JP2007005959A - 電流信号入力型単一磁束量子回路 - Google Patents
電流信号入力型単一磁束量子回路 Download PDFInfo
- Publication number
- JP2007005959A JP2007005959A JP2005181446A JP2005181446A JP2007005959A JP 2007005959 A JP2007005959 A JP 2007005959A JP 2005181446 A JP2005181446 A JP 2005181446A JP 2005181446 A JP2005181446 A JP 2005181446A JP 2007005959 A JP2007005959 A JP 2007005959A
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- junction
- circuit
- current
- josephson
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
【解決手段】電流信号をSFQ信号に変換する機能と、被比較電流の大きさに応じてSFQデータ信号を出力するコンパレータ機能を同時実現できる電流信号入力型単一磁束量子回路でSFQ機能回路を構成する。同時に、直流電圧の大きさに応じてSFQクロック信号を生成するSFQクロック信号発信回路を構成する。
【選択図】図4
Description
本発明で提案した電流信号入力型単一磁束量子回路をオーバーサンプリング型A/D変換器の変調器へ適用した例を図7に示す。回路は、本発明の電流信号入力型単一磁束量子回路701とアナログ信号積分回路702で構成される。
実施例1と同様にシグマデルタ変調器を構成した。等価回路を図8に示す。本例では高温超電導体(HTS:High TC Superconductor)で変調回路を構成することを仮定している。HTSに適した回路構成とするため、電流信号入力型単一磁束量子回路801の構成を、図4(B)で示した回路構成から一部変更した。まず、電流クロック信号820は、図4(B)の入力インダクタ404、量子化インダクタ402の磁場結合に代えて、電流クロック信号8201,8202に示すように、量子化インダクタ804を通過する形で直接入力される。現在のHTSプロセスでは、2層の超電導体を1層の絶縁体を挟んで積層する3層構造とすることが要求されるインダクタの磁場結合の実現は困難であるためである。また、コンパレータ803には、図4(B)と同様、HTSプロセスによるSFQ回路に適した4接合型コンパレータを用いた。コンパレータからのSFQデータ信号8251は、ジョセフソン伝送線路806を伝播し、SFQデータ信号8252として出力される。ここでは、ジョセフソン伝送線路806のバイアス電流源304は接合2つに対して1つとした。
本発明で提案したクロック信号入力回路を順序回路の一つであるリセット―セット型フリップフロップ(RS−FF:Reset Set Flip Flop)回路へ適用した例を説明する。従来公知のRS−FF回路の一例を図12(A)に示す。RS−FF回路はジョセフソン接合対からなる2つのコンパレータ1201、1202と、それぞれのコンパレータ1201、1202の接合対の接続点間を結ぶ1つのストレージインダクタ1203およびバイアス電流源1204で構成される。コンパレータ1201を構成するジョセフソン接合1212、ストレージインダクタ1203およびコンパレータ1202を構成するジョセフソン接合1222で超電導ループを形成する。コンパレータ1201、1202はともに、超電導ループに流れる周回電流1233を被比較電流とする。ただし、コンパレータ1201のジョセフソン接合1212にはバイアス電流1234が付加され、さらにコンパレータ1202に流れ込む周回電流1233の向きを正とするならばジョセフソン接合1212に流れる周回電流の向きは負となる。以下にRS―FF回路の動作を説明する。なお、バイアス電流1234はストレージインダクタ1203を介してコンパレータ1202にも流れ込むが、コンパレータ1201に流れ込む電流に比較して実質的に無視できる大きさでしかない。
実施例4では、一つのクロック信号源で2個以上のSFQ機能回路を駆動する方法を説明する。実施例3と同様に、SFQ機能回路はRS−FF回路とした。図13に示すように、4つのRS−FF回路13011、13012、13013および13014を用いた。実施例4では、各RS−FF回路1301の電流信号入力型単一磁束量子回路の入力インダクタ1309を直列に接続してクロック信号入力端子に接続する。電流クロック信号1336は、各RS−FF回路の電流信号入力型単一磁束量子回路の量子化インダクタ13081−13084に誘導され各コンパレータへSFQを供給する。RS−FF回路の個数が少なく、電流クロック信号1336の伝播遅延が無視できる場合、電流クロック信号の電流変化は全RS−FFの電流信号入力型単一磁束量子回路における量子化インダクタ13081−13084の周回電流に同時に反映されるため、RS−FF回路を同時に駆動できる。一方、駆動するRS−FF回路数が多く、最初のRS−FFと最後のRS−FF間での電流クロック信号の伝播遅延が無視できない場合、実施例4でも、駆動タイミングに遅延が生じる。しかし、その遅延はクロックジッタと異なり、伝播遅延として評価できるものであるため、RS−FF回路側で遅延を考慮した回路設計を行うことで、遅延の影響を回避することは容易である。
実施例5は、本発明で提案したクロック信号発振回路をHTSプロセスで構成したオーバーサンプリング型シグマデルタ変調器へ実施したものである。図15に等価回路、図16に回路レイアウトを示す。回路は、直流電圧積分回路1502、4つのジョセフソン接合で構成したコンパレータ1501、被測定アナログ信号積分回路1503および出力側のジョセフソン伝送線路1504、1505で構成される。4接合型コンパレータ1501のジョセフソン接合1511と1512よりなる接合対とジョセフソン接合1513と1514よりなる接合対は、インダクタを介してバイアス電流源に並列に接続され、各接合対にバイアス電流以外に流入する電流がないときは、電流状態にある。ジョセフソン接合1513と1514よりなる接合対の接合の接続点には直流積分回路1502より供給される周回電流1521が流入し、ジョセフソン接合1511と1512よりなる接合対の接合の接続点にはアナログ信号積分回路1503より供給される周回電流1523が流入する。
が出力される。また、ジョセフソン接合1512のスイッチにより、SFQ1個に相当した電流がアナログ信号積分回路1503の積分インダクタ1509に流れ、積分インダクタの周回電流1523を減ずる。このフィードバック動作により、アナログ信号のシグマデルタ変調を実現する。
Claims (14)
- 二つのジョセフソン接合を直列に接続したジョセフソン接合の接合対と、
該接合対の一端を接地する回路と、
一端が接地され他端が前記接合対の他端に接続されたバイアス電流源と、
前記接合対と前記バイアス電流源との接続点と接地との間に接続された第1のインダクタと第3のジョセフソン接合の直列回路と、
前記第1のインダクタと磁場結合する第2のインダクタと、
を備え、
前記接合対の二つのジョセフソン接合の接続点に、被比較アナログ信号電流を入力し、前記第2のインダクタに流れる電流信号に誘導されて前記第1のインダクタに流れる電流が所定の閾値を超えたとき、前記被比較アナログ信号電流が所定の閾値を超えているとき前記接合対の二つのジョセフソン接合の接続点から単一磁束量子信号を出力することを特徴とする電流信号入力型単一磁束量子回路。 - 二つのジョセフソン接合を直列に接続したジョセフソン接合の接合対の二つと、
それぞれの接合対の一端を接地する回路と、
それぞれの接合対の他端間を接続する第1のインダクタと、
一端が接地され他端が前記インダクタの中点に接続されたバイアス電流源と、
前記二つの接合対の一つの二つのジョセフソン接合の接続点と接地との間に接続された第2のインダクタと第5のジョセフソン接合の直列回路と、
前記第2のインダクタと磁場結合する第3のインダクタと、
を備え、
前記二つの接合対の他の一つの二つのジョセフソン接合の接続点に、被比較アナログ信号電流を入力し、前記第3のインダクタに流れる電流信号に誘導されて前記第2のインダクタに流れる電流が所定の閾値を超えたとき、前記被比較アナログ信号電流が所定の閾値を超えているとき前記他の一つの接合対の二つのジョセフソン接合の接続点から単一磁束量子信号を出力することを特徴とする電流信号入力型単一磁束量子回路。 - 一つのジョセフソン接合とバイアス電流源とを直列に接続した回路の両端を接地した回路と、
一端を接地した抵抗と、
前記ジョセフソン接合と前記バイアス電流源の接続点と前記抵抗の他端に接続されたインダクタと、
を備え、
前記インダクタと前記抵抗の直列回路の接続点に、所定の直流電圧を加え、前記ジョセフソン接合とバイアス電流源の直列回路のジョセフソン接合とバイアス電流源の接続点から、前記直流電圧に反比例する周期の単一磁束量子パルス列を出力することを特徴とする電流信号入力型単一磁束量子回路を利用する高周波クロック回路。 - 二つのジョセフソン接合を直列に接続したジョセフソン接合の接合対の二つと、
それぞれの接合対の一端を接地する回路と、
それぞれの接合対の直列に接続されたジョセフソン接合の接続点間を接続する第1のインダクタと、
一端が接地され他端が前記二つの接合対の一つの直列に接続されたジョセフソン接合の接続点と第1のインダクタの接続点に接続されたバイアス電流源と、
前記二つの接合対の他の一つの他端と接地の間に接続された第2のインダクタと第5のジョセフソン接合の直列回路と、
前記第2のインダクタと磁場結合する第3のインダクタと、
を備え、
前記二つの接合対の一つの他端に単一磁束量子セット信号を加え、前記第3のインダクタに電流リセット信号を与え、前記二つの接合対の他の一つの直列に接続されたジョセフソン接合の接続点からデータ単一磁束量子信号を出力することを特徴とする電流信号入力型単一磁束量子回路を利用するリセットーセットフリップフロップ回路。 - 前記接合対と前記バイアス電流源との接続点と接地との間に接続された第1のインダクタと第3のジョセフソン接合の直列回路および前記第1のインダクタと磁場結合する第2のインダクタとに代えて、
前記接合対の他端に一端が接続された第1のインダクタと一端が接地された第1のジョセフソン接合の直列回路を備え、
前記第1のインダクタと前記接合対の接続点から前記第1のインダクタと第3のジョセフソン接合の接続点へと、所定の電流信号を流す請求項1記載の電流信号入力型単一磁束量子回路 - 前記接合対と前記バイアス電流源との接続点と接地との間に接続された第1のインダクタと第3のジョセフソン接合の直列回路および前記第1のインダクタと磁場結合する第2のインダクタとに代えて、
前記接合対の他端に一端が接続されたインダクタと一端が接地された抵抗の直列回路を備え、前記インダクタと抵抗の直列回路の接続点に、所定の直流電圧を加える請求項1記載の電流信号入力型単一磁束量子回路。 - 前記接合対の二つのジョセフソン接合の接続点に入力される被比較アナログ信号電流が、前記接合対の二つのジョセフソン接合の接続点に一端が接続された積分インダクタと一端が接地された積分抵抗の直列回路の積分インダクタと積分抵抗の接続点に加えられるアナログ電圧によって与えられる請求項1記載の電流信号入力型単一磁束量子回路。
- 前記二つの接合対の一つの二つのジョセフソン接合の接続点と接地との間に接続された第2のインダクタと第5のジョセフソン接合の直列回路と、前記第2のインダクタと磁場結合する第3のインダクタとに代えて、
前記二つの接合対の一つの二つのジョセフソン接合の接続点に一端が接続された第2のインダクタと一端が接地された第5のジョセフソン接合の直列回路を備え、
前記第2のインダクタと前記二つの接合対の一つの二つのジョセフソン接合の接続点から前記第2のインダクタと第5のジョセフソン接合の接続点へと、所定の電流信号を流す請求項2記載の電流信号入力型単一磁束量子回路。 - 前記接合対の二つのジョセフソン接合の接続点に入力される被比較アナログ信号電流が、前記接合対の二つのジョセフソン接合の接続点に一端が接続された積分インダクタと一端が接地された積分抵抗の直列回路の積分インダクタと積分抵抗の接続点に加えられるアナログ電圧によって与えられる請求項2記載の電流信号入力型単一磁束量子回路。
- 前記接合対の二つのジョセフソン接合の接続点に入力される被比較アナログ信号電流が、前記接合対の二つのジョセフソン接合の接続点に一端が接続された積分インダクタと一端が接地された積分抵抗の直列回路の積分インダクタと積分抵抗の接続点に加えられるアナログ電圧によって与えられる請求項8記載の電流信号入力型単一磁束量子回路。
- 前記二つの接合対の他の一つの他端と接地の間に接続された第2のインダクタと第5のジョセフソン接合の直列回路と、前記第2のインダクタと磁場結合する第3のインダクタとに代えて、前記二つの接合対の他の一つの他端に一端が接続された第2のインダクタと一端が接地された第5のジョセフソン接合の直列回路を備え、
前記第2のインダクタと前記二つの接合対の他の一つの二つのジョセフソン接合の接続点から前記第2のインダクタと第5のジョセフソン接合の接続点へと、所定の電流信号を流す請求項4記載の電流信号入力型単一磁束量子回路を利用するリセットーセットフリップフロップ回路。 - 前記リセットーセットフリップフロップ回路が複数個配列されるとともに、各リセットーセットフリップフロップ回路の前記第3のインダクタが直列に接続されて一つの電流リセット信号を与えられる請求項4記載の電流信号入力型単一磁束量子回路を利用するリセットーセットフリップフロップ回路。
- 前記リセットーセットフリップフロップ回路が複数個配列されるとともに、各リセットーセットフリップフロップ回路の前記第3のインダクタが並列に接続されて一つの電流リセット信号を与えられる請求項4記載の電流信号入力型単一磁束量子回路を利用するリセットーセットフリップフロップ回路。
- 前記二つの接合対の一つの二つのジョセフソン接合の接続点と接地との間に接続された第2のインダクタと第5のジョセフソン接合の直列回路と前記第2のインダクタと磁場結合する第3のインダクタとに代える、一端が接地され他端が前記接合対の他端に接続されたインダクタと抵抗の第1の直列回路と、
前記二つの接合対の他の一つの二つのジョセフソン接合の接続点に接続される一端が接地され他端が前記接合対の他端に接続されたインダクタと抵抗の第2の直列回路と、
を備え、
前記第1の直列回路の前記インダクタと抵抗の直列回路の接続点に、所定の直流電圧を加え、
前記第2の直列回路の前記インダクタと抵抗の直列回路の接続点に、被比較アナログ信号電流を入力し、
前記第1の直列回路の前記インダクタに流れる電流が所定の閾値を超えたとき、前記被比較アナログ信号電流が所定の閾値を超えているとき前記第2の直列回路が接続される二つのジョセフソン接合の接続点から単一磁束量子信号を出力する請求項2記載の電流信号入力型単一磁束量子回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005181446A JP4690791B2 (ja) | 2005-06-22 | 2005-06-22 | 電流信号入力型単一磁束量子回路 |
US11/335,475 US7227480B2 (en) | 2005-06-22 | 2006-01-20 | Current steering type single flux quantum circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005181446A JP4690791B2 (ja) | 2005-06-22 | 2005-06-22 | 電流信号入力型単一磁束量子回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007005959A true JP2007005959A (ja) | 2007-01-11 |
JP4690791B2 JP4690791B2 (ja) | 2011-06-01 |
Family
ID=37566675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005181446A Expired - Fee Related JP4690791B2 (ja) | 2005-06-22 | 2005-06-22 | 電流信号入力型単一磁束量子回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7227480B2 (ja) |
JP (1) | JP4690791B2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7501877B2 (en) | 2006-06-09 | 2009-03-10 | Hitachi, Ltd. | Superconducting single flux quantum modulator circuit |
JP2011530219A (ja) * | 2008-07-31 | 2011-12-15 | ノースロップ グルムマン システムズ コーポレイション | 整合された量子精密フィードバックdacのための方法および装置 |
JP2014529216A (ja) * | 2011-08-12 | 2014-10-30 | ノースロップ グルムマン システムズ コーポレイション | 超伝導ラッチシステム |
JP2017516182A (ja) * | 2014-03-10 | 2017-06-15 | ノースロップ グラマン システムズ コーポレイションNorthrop Grumman Systems Corporation | 量子ビット読み出し用の相互量子論理比較器 |
CN108352841A (zh) * | 2015-12-17 | 2018-07-31 | 国际商业机器公司 | 单通量量子概率数字化仪 |
KR20200105505A (ko) * | 2018-02-01 | 2020-09-07 | 노스롭 그루먼 시스템즈 코포레이션 | 트라이-안정 스토리지 루프 |
JP2021530148A (ja) * | 2018-07-31 | 2021-11-04 | ノースロップ グラマン システムズ コーポレーション | Rql−dフリップフロップ |
JP2022510327A (ja) * | 2018-11-30 | 2022-01-26 | ノースロップ グラマン システムズ コーポレーション | 反転位相モード論理フリップフロップ |
JP2022524528A (ja) * | 2019-03-13 | 2022-05-06 | ノースロップ グラマン システムズ コーポレーション | クロック分配共振器システム |
WO2022220254A1 (ja) * | 2021-04-14 | 2022-10-20 | 国立大学法人横浜国立大学 | 磁束バイアス回路 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7733253B2 (en) * | 2008-09-17 | 2010-06-08 | Hypres, Inc. | Superconductor multi-level quantizer |
US8571614B1 (en) | 2009-10-12 | 2013-10-29 | Hypres, Inc. | Low-power biasing networks for superconducting integrated circuits |
US9207672B2 (en) | 2013-01-25 | 2015-12-08 | D-Wave Systems Inc. | Systems and methods for real-time quantum computer-based control of mobile systems |
US9174840B2 (en) * | 2013-10-02 | 2015-11-03 | Northrop Grumman Systems Corporation | Josephson AC/DC converter systems and method |
US10650319B2 (en) | 2015-02-06 | 2020-05-12 | Northrop Grumman Systems Corporation | Flux control of qubit under resonant excitation |
US10222416B1 (en) | 2015-04-14 | 2019-03-05 | Hypres, Inc. | System and method for array diagnostics in superconducting integrated circuit |
US10147484B1 (en) | 2017-11-13 | 2018-12-04 | Northrup Grumman Systems Corporation | Inverting phase mode logic gates |
US10171087B1 (en) | 2017-11-13 | 2019-01-01 | Northrop Grumman Systems Corporation | Large fan-in RQL gates |
US10756712B2 (en) | 2017-11-13 | 2020-08-25 | Northrop Grumman Systems Corporation | RQL phase-mode flip-flop |
US10158363B1 (en) | 2017-11-13 | 2018-12-18 | Northrop Grumman Systems Corporation | Josephson and/or gate |
US10084454B1 (en) * | 2018-02-01 | 2018-09-25 | Northrop Grumman Systems Corporation | RQL majority gates, and gates, and or gates |
US10103736B1 (en) | 2018-02-01 | 2018-10-16 | Northrop Gumman Systems Corporation | Four-input Josephson gates |
US10554207B1 (en) | 2018-07-31 | 2020-02-04 | Northrop Grumman Systems Corporation | Superconducting non-destructive readout circuits |
US10587245B1 (en) | 2018-11-13 | 2020-03-10 | Northrop Grumman Systems Corporation | Superconducting transmission line driver system |
US10547314B1 (en) | 2018-12-05 | 2020-01-28 | Microsoft Technology Licensing, Llc | Superconducting circuits and methods for latching data |
US10886902B2 (en) | 2018-12-05 | 2021-01-05 | Microsoft Technology Licensing, Llc | Superconducting circuit and method for detecting a rising edge of an input signal |
US10574251B1 (en) * | 2019-03-01 | 2020-02-25 | Northrop Grumman Systems Corporation | Josephson analog-to-digital converter system |
US10778229B1 (en) * | 2019-03-04 | 2020-09-15 | U.S. Government As Represented By The Director, National Security Agency | Logic gates with flux solitons |
CN110311662A (zh) * | 2019-05-27 | 2019-10-08 | 中国科学院计算技术研究所 | 超导环及超导高频时钟发生器 |
US11545288B2 (en) | 2020-04-15 | 2023-01-03 | Northrop Grumman Systems Corporation | Superconducting current control system |
US11201608B2 (en) | 2020-04-24 | 2021-12-14 | Northrop Grumman Systems Corporation | Superconducting latch system |
US11545974B2 (en) * | 2020-09-24 | 2023-01-03 | International Business Machines Corporation | Current biased tunable qubit |
US11757467B2 (en) | 2021-08-13 | 2023-09-12 | Northrop Grumman Systems Corporation | Circuits for converting SFQ-based RZ and NRZ signaling to bilevel voltage NRZ signaling |
CN113934680B (zh) * | 2021-10-13 | 2024-03-01 | 中国科学院上海微系统与信息技术研究所 | 一种片上两比特门系统及其实现方法 |
US20230344432A1 (en) * | 2022-04-26 | 2023-10-26 | International Business Machines Corporation | Asymmetrical clock separation and stage delay optimization in single flux quantum logic |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999017449A1 (fr) * | 1997-09-30 | 1999-04-08 | Yoichi Okabe | Circuit supraconducteur et systeme de circuits supraconducteurs |
JP2001119300A (ja) * | 1999-10-15 | 2001-04-27 | Toshiba Corp | 超電導シグマデルタ変調器 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2700649B2 (ja) * | 1987-11-24 | 1998-01-21 | 科学技術振興事業団 | 超伝導アナログ・デジタル変換器 |
JPH04129426A (ja) * | 1990-09-20 | 1992-04-30 | Res Dev Corp Of Japan | 超伝導デジタル・アナログ変換器 |
US5140324A (en) * | 1991-06-06 | 1992-08-18 | Westinghouse Electric Corp. | Superconducting sigma-delta analog-to-digital converter |
US5818373A (en) * | 1996-12-19 | 1998-10-06 | Research Foundation Of State University Of New York | Interface between superconductor and semiconductor electronic circuits using phase-shift keying coded output data format |
US6157329A (en) * | 1997-09-15 | 2000-12-05 | Massachusetts Institute Of Technology | Bandpass sigma-delta modulator employing high-Q resonator for narrowband noise suppression |
JP2971066B1 (ja) * | 1998-12-02 | 1999-11-02 | 株式会社日立製作所 | 超電導単一磁束量子論理回路 |
JP3806619B2 (ja) * | 2001-06-15 | 2006-08-09 | 株式会社日立製作所 | 超電導単一磁束量子回路 |
JP4044807B2 (ja) * | 2002-08-05 | 2008-02-06 | 株式会社日立製作所 | 超電導ドライバ回路 |
US6756925B1 (en) * | 2003-04-18 | 2004-06-29 | Northrop Grumman Corporation | PSK RSFQ output interface |
JP4113076B2 (ja) | 2003-08-28 | 2008-07-02 | 株式会社日立製作所 | 超電導半導体集積回路 |
JP2005328370A (ja) * | 2004-05-14 | 2005-11-24 | Fujitsu Ltd | 超電導複数段シグマデルタ変調器 |
-
2005
- 2005-06-22 JP JP2005181446A patent/JP4690791B2/ja not_active Expired - Fee Related
-
2006
- 2006-01-20 US US11/335,475 patent/US7227480B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999017449A1 (fr) * | 1997-09-30 | 1999-04-08 | Yoichi Okabe | Circuit supraconducteur et systeme de circuits supraconducteurs |
JP2001119300A (ja) * | 1999-10-15 | 2001-04-27 | Toshiba Corp | 超電導シグマデルタ変調器 |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7501877B2 (en) | 2006-06-09 | 2009-03-10 | Hitachi, Ltd. | Superconducting single flux quantum modulator circuit |
JP2011530219A (ja) * | 2008-07-31 | 2011-12-15 | ノースロップ グルムマン システムズ コーポレイション | 整合された量子精密フィードバックdacのための方法および装置 |
JP2014529216A (ja) * | 2011-08-12 | 2014-10-30 | ノースロップ グルムマン システムズ コーポレイション | 超伝導ラッチシステム |
JP2017516182A (ja) * | 2014-03-10 | 2017-06-15 | ノースロップ グラマン システムズ コーポレイションNorthrop Grumman Systems Corporation | 量子ビット読み出し用の相互量子論理比較器 |
JP2018077849A (ja) * | 2014-03-10 | 2018-05-17 | ノースロップ グラマン システムズ コーポレイションNorthrop Grumman Systems Corporation | 量子ビット読み出し用の相互量子論理比較器 |
CN108352841B (zh) * | 2015-12-17 | 2021-04-27 | 国际商业机器公司 | 单通量量子概率数字化仪 |
CN108352841A (zh) * | 2015-12-17 | 2018-07-31 | 国际商业机器公司 | 单通量量子概率数字化仪 |
JP2021512566A (ja) * | 2018-02-01 | 2021-05-13 | ノースロップ グラマン システムズ コーポレーション | 三安定ストレージループ |
KR20200105505A (ko) * | 2018-02-01 | 2020-09-07 | 노스롭 그루먼 시스템즈 코포레이션 | 트라이-안정 스토리지 루프 |
KR102407925B1 (ko) * | 2018-02-01 | 2022-06-13 | 노스롭 그루먼 시스템즈 코포레이션 | 트라이-안정 스토리지 루프 |
JP2021530148A (ja) * | 2018-07-31 | 2021-11-04 | ノースロップ グラマン システムズ コーポレーション | Rql−dフリップフロップ |
JP7073543B2 (ja) | 2018-07-31 | 2022-05-23 | ノースロップ グラマン システムズ コーポレーション | Rql-dフリップフロップ |
JP2022510327A (ja) * | 2018-11-30 | 2022-01-26 | ノースロップ グラマン システムズ コーポレーション | 反転位相モード論理フリップフロップ |
JP7100202B2 (ja) | 2018-11-30 | 2022-07-12 | ノースロップ グラマン システムズ コーポレーション | 反転位相モード論理フリップフロップ |
JP2022524528A (ja) * | 2019-03-13 | 2022-05-06 | ノースロップ グラマン システムズ コーポレーション | クロック分配共振器システム |
JP7263539B2 (ja) | 2019-03-13 | 2023-04-24 | ノースロップ グラマン システムズ コーポレーション | クロック分配共振器システム |
WO2022220254A1 (ja) * | 2021-04-14 | 2022-10-20 | 国立大学法人横浜国立大学 | 磁束バイアス回路 |
Also Published As
Publication number | Publication date |
---|---|
US7227480B2 (en) | 2007-06-05 |
US20060290553A1 (en) | 2006-12-28 |
JP4690791B2 (ja) | 2011-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4690791B2 (ja) | 電流信号入力型単一磁束量子回路 | |
JP4499002B2 (ja) | 超電導回路 | |
US7268713B2 (en) | Superconducting circuit | |
US20050047245A1 (en) | Superconductor semiconductor integrated circuit | |
US10389336B1 (en) | Josephson transmission line (JTL) system | |
JP3647795B2 (ja) | 超電導回路 | |
US20080048902A1 (en) | Flux-quantizing superconducting analog to digital converter (adc) | |
AU2019242002B2 (en) | Interfacing between SFQ and NRZ data encodings | |
US7501877B2 (en) | Superconducting single flux quantum modulator circuit | |
US20190363688A1 (en) | Compound superconducting quantum interference device output amplifier and methods | |
JP5414031B2 (ja) | ジョセフソン素子を用いた交流電圧発生回路及び交流電圧標準回路 | |
US20090237106A1 (en) | Digital programmable phase generator | |
JP2022521734A (ja) | ジョセフソンアナログ・デジタル変換器システム | |
Egan et al. | Synchronous chip-to-chip communication with a multi-chip resonator clock distribution network | |
JP2000155052A (ja) | 光パルス入力型高速ジョセフソンサンプリング測定回路 | |
EP3970272A1 (en) | Superconducting clock conditioning system | |
US20070075752A1 (en) | Digital programmable frequency divider | |
JP4402136B2 (ja) | 単一磁束量子可変遅延回路 | |
JP3936889B2 (ja) | 集積単一磁束量子回路 | |
US11533032B2 (en) | Superconducting output amplifiers with interstage filters | |
JP2004072219A (ja) | 超電導分周回路 | |
JP2009188779A (ja) | 超電導出力回路 | |
Hirayama et al. | Characteristics of a voltage multiplier for a RSFQ digital-to-analog converter | |
Koch et al. | Input and output interfaces between RSFQ and semiconductor circuits | |
Dubash et al. | Linewidth measurements and phase locking of Josephson oscillators using RSFQ circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080428 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110218 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |