JP7100202B2 - 反転位相モード論理フリップフロップ - Google Patents
反転位相モード論理フリップフロップ Download PDFInfo
- Publication number
- JP7100202B2 JP7100202B2 JP2021531279A JP2021531279A JP7100202B2 JP 7100202 B2 JP7100202 B2 JP 7100202B2 JP 2021531279 A JP2021531279 A JP 2021531279A JP 2021531279 A JP2021531279 A JP 2021531279A JP 7100202 B2 JP7100202 B2 JP 7100202B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- josephson junction
- output
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
- H03K19/1954—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with injection of the control current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/23—Majority or minority circuits, i.e. giving output having the state of the majority or the minority of the inputs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
本開示に含まれる技術的思想を以下に記載する。
(付記1)
反転レシプロカル量子論理(RQL)位相モードフリップフロップであって、
データ入力ライン上のデータ入力信号を正または負の単一磁束量子(SFQ)パルスとして受信し、前記データ入力信号に基づいて当該フリップフロップに流れるDCバイアス電流を反転するように構成された積層ジョセフソン接合と、
論理クロック入力信号を受信し、前記DCバイアス電流の方向と当該フリップフロップの論理出力状態とに基づいて、出力ライン上の前記論理クロック入力信号を、前記データ入力信号を論理反転した当該フリップフロップの出力信号として送信するか、またはその送信を抑制するように構成された比較器と、
を備えた反転RQL位相モードフリップフロップ。
(付記2)
前記出力信号は、前記比較器内における出力ジョセフソン接合の0または2πラジアン超伝導位相に対応する負または正のSFQパルスである、付記1に記載の反転RQL位相モードフリップフロップ。
(付記3)
前記論理クロック入力信号は、正および負の単一磁束量子(SFQ)パルスの相互対として供給される、付記1に記載の反転RQL位相モードフリップフロップ。
(付記4)
前記比較器内の出力ジョセフソン接合にDCバイアス電流を供給するように構成されたDCおよびACバイアスネットワークをさらに備え、前記積層ジョセフソン接合は、前記データ入力信号に応答してトリガされることにより前記DCバイアス電流を反転するように構成されている、付記1に記載の反転RQL位相モードフリップフロップ。
(付記5)
前記比較器は、前記論理クロック入力信号が供給されるエスケープジョセフソン接合と、前記エスケープジョセフソン接合と回路接地との間に接続された出力ジョセフソン接合とを含む、付記1に記載の反転RQL位相モードフリップフロップ。
(付記6)
当該フリップフロップが4つ以下のジョセフソン接合を含む、付記5に記載の反転RQL位相モードフリップフロップ。
(付記7)
前記比較器は、前記論理クロック入力信号として受信したSFQパルスに応答して前記エスケープジョセフソン接合および出力ジョセフソン接合のうちの1つのみがトリガされるように構成されている、付記5に記載の反転RQL位相モードフリップフロップ。
(付記8)
前記比較器は、前記データ入力信号に応答して前記DCバイアス電流を反転する前記積層ジョセフソン接合のトリガにより生じる前記出力ジョセフソン接合の負のバイアス条件に基づいて前記出力信号を生成するべく前記出力ジョセフソン接合が優先的にトリガされるように構成されている、付記7に記載の反転RQL位相モードフリップフロップ。
(付記9)
DCバイアスラインにトランス結合された接地インダクタを含むDCバイアス回路をさらに備え、前記DCバイアス回路は、出力ジョセフソン接合をバイアスする前記DCバイアス電流に寄与する、付記1に記載の反転RQL位相モードフリップフロップ。
(付記10)
前記比較器は、前記論理クロック入力信号が供給される抵抗器と、前記抵抗器と回路接地との間に接続された出力ジョセフソン接合とを含み、前記抵抗器は、前記出力ジョセフソン接合をトリガしない論理クロック入力信号パルスを徐々に散逸させるように構成されている、付記1に記載の反転RQL位相モードフリップフロップ。
(付記11)
当該フリップフロップが3つ以下のジョセフソン接合を含む、付記10に記載の反転RQL位相モードフリップフロップ。
(付記12)
方法であって、
反転レシプロカル量子論理(RQL)フリップフロップを論理クロック相互パルス対で初期化して当該フリップフロップを論理「1」の値に対応する位相モードにセットすること、
当該フリップフロップのデータ入力に正の単一磁束量子(SFQ)パルスを供給すること、
当該フリップフロップの積層ジョセフソン接合をトリガして当該フリップフロップの出力ジョセフソン接合を流れるDCバイアス電流の方向を反転すること、
当該フリップフロップの論理クロック入力に追加の相互SFQパルス対を供給すること、
前記反転されたDCバイアス電流に基づいて前記追加のパルス対のうちの負のパルスのみを当該フリップフロップの出力に伝達し、前記追加のパルス対のうちの正のパルスをエスケープジョセフソン接合または散逸抵抗器のいずれかで吸収すること、
当該フリップフロップを論理「0」の値に対応する位相モードにリセットすること、
を備える方法。
(付記13)
前記出力ジョセフソン接合にACバイアス信号を供給することをさらに備え、前記散逸抵抗器が含まれる場合、論理クロック入力インダクタと、前記散逸抵抗器と、前記出力ジョセフソン接合と、論理クロック入力駆動ジョセフソン接合とを含むループのL/R時定数により、前記ループが、前記供給されたACバイアス信号の1/2サイクル未満で1Φ 0 相当の電流を散逸できるように前記散逸抵抗器のサイズが設定されている、付記12に記載の方法。
(付記14)
前記追加のパルス対のうちの正のパルスはエスケープジョセフソン接合で吸収され、前記追加のパルス対のうちの負のパルスは、前記追加のパルス対のうちの負のパルスに応答して前記出力ジョセフソン接合をトリガすることにより前記出力に伝達される、付記12に記載の方法。
(付記15)
前記反転RQLフリップフロップの前記データ入力に負のSFQパルスを供給すること、
前記積層ジョセフソン接合のトリガを解除して、先の前記反転されたDCバイアス電流の方向を復元すること、
当該フリップフロップの前記論理クロック入力に後続の相互SFQパルス対を供給すること、
前記復元されたDCバイアス電流に基づいて前記後続のパルス対のうちの正のパルスのみを当該フリップフロップの前記出力に伝達し、前記後続のパルス対のうちの負のパルスをエスケープジョセフソン接合または抵抗器で吸収すること、
当該フリップフロップを論理「1」の値に対応する位相モードにセットすること、
をさらに備える付記12に記載の方法。
(付記16)
前記後続のパルス対のうちの負のパルスはエスケープジョセフソン接合で吸収され、前記後続のパルス対のうちの正のパルスは、前記後続のパルス対のうちの正のパルスに応答して前記出力ジョセフソン接合をトリガすることにより前記出力に伝達される、付記15に記載の方法。
(付記17)
回路であって、
データ入力信号を単一磁束量子(SFQ)パルスとして受信するように構成されたデータ入力と、
論理クロック入力信号を正および負のSFQパルスの相互対として受信するように構成された論理クロック入力と、
前記論理クロック入力と出力との間に接続された、エスケープジョセフソン接合または抵抗器のいずれかと、
前記出力と回路接地との間に接続された出力ジョセフソン接合と、
前記データ入力と前記出力との間に接続された積層ジョセフソン接合と、
前記出力ジョセフソン接合にDCおよびACバイアスを供給するように構成されたDCおよびACバイアスネットワークと、を備え、
前記積層ジョセフソン接合のトリガによってDCバイアスが反転可能であり、
当該回路は、論理「1」または論理「0」の値に対応する出力信号を前記出力から供給するように構成されており、前記出力信号は、前記論理クロック入力信号によってクロッキングされる前記データ入力信号を反転したものである、回路。
(付記18)
DCバイアスラインにトランス結合された接地インダクタを含むDCバイアス回路をさらに備え、前記DCバイアス回路は、前記出力ジョセフソン接合をバイアスするDCバイアス電流に寄与する、付記17に記載の回路。
(付記19)
当該回路は、当該回路内のエスケープジョセフソン接合を除いて、3つ以下のジョセフソン接合を含む、付記17に記載の回路。
(付記20)
前記出力ジョセフソン接合は、前記データ入力信号に応答してDCバイアス電流を反転する前記積層ジョセフソン接合のトリガにより生じる前記出力ジョセフソン接合の負のバイアス条件に基づいて前記出力信号を生成するべく優先的にトリガされるように構成されている、付記17に記載の回路。
Claims (15)
- 反転レシプロカル量子論理(RQL)位相モードフリップフロップであって、
データ入力ライン上のデータ入力信号を正または負の単一磁束量子(SFQ)パルスとして受信し、前記データ入力信号に基づいて当該フリップフロップに流れるDCバイアス電流を反転するように構成された積層ジョセフソン接合と、
論理クロック入力信号を受信し、前記DCバイアス電流の方向と当該フリップフロップの論理出力状態とに基づいて、出力ライン上の前記論理クロック入力信号を、前記データ入力信号を論理反転した当該フリップフロップの出力信号として送信するか、またはその送信を抑制するように構成された比較器と、
を備えた反転RQL位相モードフリップフロップ。 - 前記出力信号は、前記比較器内における出力ジョセフソン接合の0または2πラジアン超伝導位相に対応する負または正のSFQパルスである、請求項1に記載の反転RQL位相モードフリップフロップ。
- 前記論理クロック入力信号は、正および負の単一磁束量子(SFQ)パルスの相互対として供給される、請求項1に記載の反転RQL位相モードフリップフロップ。
- 前記比較器内の出力ジョセフソン接合にDCバイアス電流を供給するように構成されたDCおよびACバイアスネットワークをさらに備え、前記積層ジョセフソン接合は、前記データ入力信号に応答してトリガされることにより前記DCバイアス電流を反転するように構成されている、請求項1に記載の反転RQL位相モードフリップフロップ。
- 前記比較器は、前記論理クロック入力信号が供給されるエスケープジョセフソン接合と、前記エスケープジョセフソン接合と回路接地との間に接続された出力ジョセフソン接合とを含む、請求項1に記載の反転RQL位相モードフリップフロップ。
- 当該フリップフロップが4つ以下のジョセフソン接合を含む、請求項5に記載の反転RQL位相モードフリップフロップ。
- 前記比較器は、前記論理クロック入力信号として受信したSFQパルスに応答して前記エスケープジョセフソン接合および出力ジョセフソン接合のうちの1つのみがトリガされるように構成されている、請求項5に記載の反転RQL位相モードフリップフロップ。
- 前記比較器は、前記データ入力信号に応答して前記DCバイアス電流を反転する前記積層ジョセフソン接合のトリガにより生じる前記出力ジョセフソン接合の負のバイアス条件に基づいて前記出力信号を生成するべく前記出力ジョセフソン接合が優先的にトリガされるように構成されている、請求項7に記載の反転RQL位相モードフリップフロップ。
- DCバイアスラインにトランス結合された接地インダクタを含むDCバイアス回路をさらに備え、前記DCバイアス回路は、出力ジョセフソン接合をバイアスする前記DCバイアス電流に寄与する、請求項1に記載の反転RQL位相モードフリップフロップ。
- 前記比較器は、前記論理クロック入力信号が供給される抵抗器と、前記抵抗器と回路接地との間に接続された出力ジョセフソン接合とを含み、前記抵抗器は、前記出力ジョセフソン接合をトリガしない論理クロック入力信号パルスを徐々に散逸させるように構成されている、請求項1に記載の反転RQL位相モードフリップフロップ。
- 当該フリップフロップが3つ以下のジョセフソン接合を含む、請求項10に記載の反転RQL位相モードフリップフロップ。
- 方法であって、
反転レシプロカル量子論理(RQL)フリップフロップを論理クロック相互パルス対で初期化して当該フリップフロップを論理「1」の値に対応する位相モードにセットすること、
当該フリップフロップのデータ入力に正の単一磁束量子(SFQ)パルスを供給すること、
当該フリップフロップの積層ジョセフソン接合をトリガして当該フリップフロップの出力ジョセフソン接合を流れるDCバイアス電流の方向を反転すること、
当該フリップフロップの論理クロック入力に追加の相互SFQパルス対を供給すること、
前記反転されたDCバイアス電流に基づいて前記追加のパルス対のうちの負のパルスのみを当該フリップフロップの出力に伝達し、前記追加のパルス対のうちの正のパルスをエスケープジョセフソン接合または散逸抵抗器のいずれかで吸収すること、
当該フリップフロップを論理「0」の値に対応する位相モードにリセットすること、
を備える方法。 - 前記出力ジョセフソン接合にACバイアス信号を供給することをさらに備え、前記散逸抵抗器が含まれる場合、論理クロック入力インダクタと、前記散逸抵抗器と、前記出力ジョセフソン接合と、論理クロック入力駆動ジョセフソン接合とを含むループのL/R時定数により、前記ループが、前記供給されたACバイアス信号の1/2サイクル未満で1Φ0相当の電流を散逸できるように前記散逸抵抗器のサイズが設定されている、請求項12に記載の方法。
- 前記追加のパルス対のうちの正のパルスはエスケープジョセフソン接合で吸収され、前記追加のパルス対のうちの負のパルスは、前記追加のパルス対のうちの負のパルスに応答して前記出力ジョセフソン接合をトリガすることにより前記出力に伝達される、請求項12に記載の方法。
- 前記反転RQLフリップフロップの前記データ入力に負のSFQパルスを供給すること、
前記積層ジョセフソン接合のトリガを解除して、先の前記反転されたDCバイアス電流の方向を復元すること、
当該フリップフロップの前記論理クロック入力に後続の相互SFQパルス対を供給すること、
前記復元されたDCバイアス電流に基づいて前記後続のパルス対のうちの正のパルスのみを当該フリップフロップの前記出力に伝達し、前記後続のパルス対のうちの負のパルスをエスケープジョセフソン接合または抵抗器で吸収すること、
当該フリップフロップを論理「1」の値に対応する位相モードにセットすること、
をさらに備える請求項12に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/205,959 US10447279B1 (en) | 2018-11-30 | 2018-11-30 | Inverting phase-mode logic flip-flops |
US16/205,959 | 2018-11-30 | ||
PCT/US2019/058797 WO2020112294A1 (en) | 2018-11-30 | 2019-10-30 | Inverting phase-mode logic flip-flops |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022510327A JP2022510327A (ja) | 2022-01-26 |
JP7100202B2 true JP7100202B2 (ja) | 2022-07-12 |
Family
ID=68165109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021531279A Active JP7100202B2 (ja) | 2018-11-30 | 2019-10-30 | 反転位相モード論理フリップフロップ |
Country Status (6)
Country | Link |
---|---|
US (1) | US10447279B1 (ja) |
EP (1) | EP3871334A1 (ja) |
JP (1) | JP7100202B2 (ja) |
KR (1) | KR102536715B1 (ja) |
CA (1) | CA3118868C (ja) |
WO (1) | WO2020112294A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10879906B2 (en) * | 2016-06-08 | 2020-12-29 | Auburn University | Quantum phase slip junction based adiabatic logic circuits and applications of same |
CN111049503B (zh) * | 2019-12-19 | 2021-10-22 | 中国科学院计算技术研究所 | 一种超导触发器及其运行方法 |
CN111427810B (zh) * | 2020-03-17 | 2021-10-15 | 中国科学院计算技术研究所 | 超导接口异步采集装置 |
US10892761B1 (en) * | 2020-03-18 | 2021-01-12 | Northrop Grumman Systems Corporation | Inverting WPL gates with edge-triggered readout |
US11342920B1 (en) * | 2021-01-06 | 2022-05-24 | Northrop Grumman Systems Corporation | Pulse selector system |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004289529A (ja) | 2003-03-24 | 2004-10-14 | Hitachi Ltd | 超電導単一磁束量子ジンクフィルタ |
JP2007005959A (ja) | 2005-06-22 | 2007-01-11 | Hitachi Ltd | 電流信号入力型単一磁束量子回路 |
JP2014529216A (ja) | 2011-08-12 | 2014-10-30 | ノースロップ グルムマン システムズ コーポレイション | 超伝導ラッチシステム |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7508230B2 (en) | 2005-10-04 | 2009-03-24 | Hypres, Inc. | Digital programmable phase generator |
US7724020B2 (en) * | 2007-12-13 | 2010-05-25 | Northrop Grumman Systems Corporation | Single flux quantum circuits |
US7570075B2 (en) * | 2007-06-29 | 2009-08-04 | Hypres, Inc. | Ultra fast differential transimpedance digital amplifier for superconducting circuits |
US9543959B1 (en) * | 2015-10-21 | 2017-01-10 | Microsoft Technology Licensing, Llc | Phase-mode based superconducting logic |
US9812192B1 (en) * | 2016-09-02 | 2017-11-07 | Northrop Grumman Systems Corporation | Superconducting gate memory circuit |
US10171087B1 (en) * | 2017-11-13 | 2019-01-01 | Northrop Grumman Systems Corporation | Large fan-in RQL gates |
-
2018
- 2018-11-30 US US16/205,959 patent/US10447279B1/en active Active
-
2019
- 2019-10-30 CA CA3118868A patent/CA3118868C/en active Active
- 2019-10-30 WO PCT/US2019/058797 patent/WO2020112294A1/en unknown
- 2019-10-30 KR KR1020217016179A patent/KR102536715B1/ko active IP Right Grant
- 2019-10-30 JP JP2021531279A patent/JP7100202B2/ja active Active
- 2019-10-30 EP EP19805853.9A patent/EP3871334A1/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004289529A (ja) | 2003-03-24 | 2004-10-14 | Hitachi Ltd | 超電導単一磁束量子ジンクフィルタ |
JP2007005959A (ja) | 2005-06-22 | 2007-01-11 | Hitachi Ltd | 電流信号入力型単一磁束量子回路 |
JP2014529216A (ja) | 2011-08-12 | 2014-10-30 | ノースロップ グルムマン システムズ コーポレイション | 超伝導ラッチシステム |
Also Published As
Publication number | Publication date |
---|---|
CA3118868A1 (en) | 2020-06-04 |
KR102536715B1 (ko) | 2023-05-26 |
WO2020112294A1 (en) | 2020-06-04 |
US10447279B1 (en) | 2019-10-15 |
CA3118868C (en) | 2023-06-27 |
EP3871334A1 (en) | 2021-09-01 |
KR20210080538A (ko) | 2021-06-30 |
JP2022510327A (ja) | 2022-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7100202B2 (ja) | 反転位相モード論理フリップフロップ | |
KR102444860B1 (ko) | Rql d 플립-플롭 | |
US7786748B1 (en) | Method and apparatus for signal inversion in superconducting logic gates | |
JP7015913B2 (ja) | Rql位相モードフリップフロップ | |
JP6924900B2 (ja) | 反転位相モード論理ゲート | |
JP6919067B2 (ja) | 大規模ファンインrqlゲート | |
US10090841B1 (en) | Josephson polarity and logical inverter gates | |
JP7177163B2 (ja) | Sfqデータ符号化とnrzデータ符号化との間のインターフェース | |
JP7185706B2 (ja) | 三安定ストレージループ | |
US10892761B1 (en) | Inverting WPL gates with edge-triggered readout | |
Nishanth et al. | Design of low power sequential circuit using Clocked Pair Shared Flip flop | |
JP3582407B2 (ja) | アービタ回路及びアービタシステム | |
Bharathi et al. | Design of Storage Element for Low Power VLSI System | |
PULSE | INTERNATIONAL JOURNAL OF RESEARCH IN COMPUTER APPLICATIONS AND ROBOTICS |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210531 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210531 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220527 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220614 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220630 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7100202 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |