JP6919067B2 - 大規模ファンインrqlゲート - Google Patents
大規模ファンインrqlゲート Download PDFInfo
- Publication number
- JP6919067B2 JP6919067B2 JP2020518629A JP2020518629A JP6919067B2 JP 6919067 B2 JP6919067 B2 JP 6919067B2 JP 2020518629 A JP2020518629 A JP 2020518629A JP 2020518629 A JP2020518629 A JP 2020518629A JP 6919067 B2 JP6919067 B2 JP 6919067B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- logical
- inputs
- logic
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/44—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using super-conductive elements, e.g. cryotron
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
- H03K19/1954—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with injection of the control current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
- H03K19/23—Majority or minority circuits, i.e. giving output having the state of the majority or the minority of the inputs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
本開示に含まれる技術的思想を以下に記載する。
(付記1)
レシプロカル量子論理(RQL)ゲート回路であって、
正の単一磁束量子(SFQ)パルスの受信に基づいてアサートされるように各々構成された3つ以上の論理入力を有する入力段であって、前記入力段が、論理入力毎に当該論理入力に関連付けられた少なくとも1つのストレージループを含み、各ストレージループが少なくとも1つの入力ジョセフソン接合(JJ)と、少なくとも1つのインダクタと、論理決定JJとを含み、前記論理決定JJが、前記論理入力に関連付けられているすべての前記ストレージループに共通とされている、前記入力段と、
前記論理入力の組み合わせに応じた前記論理決定JJのトリガに基づいて出力をアサートするように構成された出力段と、
を備えるRQLゲート回路。
(付記2)
前記入力段の論理入力に関連付けられた各ストレージループが、当該ストレージループの関連する入力のアサートに基づいて超伝導電流を蓄積するように構成されている、付記1に記載のRQLゲート回路。
(付記3)
前記出力段がさらに、前記入力段の閾値を設定するためのバイアス信号に基づいて前記論理決定JJにバイアス電流を誘起するように構成されたバイアス入力を含む、付記1に記載のRQLゲート回路。
(付記4)
前記バイアス信号が、ACおよびDCバイアス信号である、付記3に記載のRQLゲート回路。
(付記5)
前記出力段がさらに、論理入力の異なる組み合わせに応じた前記論理決定JJのトリガ解除に基づいて前記出力をデアサートするように構成されている、付記1に記載のRQLゲート回路。
(付記6)
前記入力段が実際に5つの論理入力を有し、前記出力段が前記論理入力のうちの少なくとも3つのアサートに基づいて前記出力をアサートするように構成されている、付記1に記載のRQLゲート回路。
(付記7)
前記出力段が、前記論理決定JJを除いて単一のJJを含む、付記6に記載のRQLゲート回路。
(付記8)
前記入力段と前記出力段は、すべての前記論理入力のアサートに基づいて前記出力をアサートし、アサートされた前記論理入力のいずれか1つのデアサートに基づいて前記出力をデアサートするように構成されている、付記1に記載のRQLゲート回路。
(付記9)
前記入力段が実際に3つの論理入力を有する、付記8に記載のRQLゲート回路。
(付記10)
前記入力段と前記出力段は、前記論理入力のいずれか1つのアサートに基づいて前記出力をアサートし、アサートされたすべての前記論理入力のデアサートに基づいて前記出力をデアサートするように構成されている、付記1に記載のRQLゲート回路。
(付記11)
前記入力段が実際に3つの論理入力を有する、付記10に記載のRQLゲート回路。
(付記12)
前記論理入力が、第1の論理入力と残りの複数の論理入力とからなり、
前記入力段と前記出力段が、
前記第1の論理入力のアサートと、
前記残りの複数の論理入力のうちの少なくとも1つのアサートと、
に基づいて前記出力をアサートするように構成されており、
前記入力段と前記出力段が、
アサートされた前記第1の論理入力のデアサート、または、
アサートされた前記残りの複数の論理入力のすべてのデアサート、
に基づいて前記出力をデアサートするように構成されている、付記1に記載のRQLゲート回路。
(付記13)
前記入力段が実際に3つの論理入力を有する、付記12に記載のRQLゲート回路。
(付記14)
論理値を決定する方法であって、
1つ以上の正の単一磁束量子(SFQ)パルスを供給して、3つ以上の論理入力を有するレシプロカル量子論理(RQL)ゲートの1つ以上の論理入力をアサートすること、
前記正のSFQパルスの供給に基づいて前記RQLゲート内の1つ以上の入力ストレージループに1つ以上の正電流を流すことであって、前記RQLゲートが論理入力毎に少なくとも1つのストレージループを有する、前記正電流を流すこと、
前記正電流を流すことに基づいて、前記RQLゲートの論理決定ジョセフソン接合(JJ)を論理入力の組み合わせに応じてトリガすること、
前記トリガすることに基づいて、前記RQLゲートの出力からアサート信号を伝搬すること、
を備える方法。
(付記15)
前記伝搬することの後に、
1つ以上の負のSFQパルスを供給して、前記論理入力の1つ以上をデアサートすること、
前記1つ以上の負のSFQパルスを供給することに基づいて、前記入力ストレージループの1つ以上に1つ以上の負電流を流すこと、
前記1つ以上の負電流を流すことに基づいて、前記論理決定JJを論理入力の異なる組み合わせに応じてトリガ解除すること、
前記トリガ解除することに基づいて、前記RQLゲートの前記出力からデアサート信号を伝搬すること、
をさらに備える付記14に記載の方法。
(付記16)
AC成分を有するバイアス信号をクロック信号として供給することをさらに備え、前記トリガすることが前記クロック信号にさらに基づいている、付記14に記載の方法。
(付記17)
回路であって、
ダブテールノードで交差する3つ以上の論理入力ジョセフソン伝送線路(JTL)であって、各論理入力JTLが、第1ノードにおいて入力ジョセフソン接合(JJ)とストレージインダクタとに接続されたストレージループ入力インダクタを含み、前記ストレージループ入力インダクタ、前記入力JJ、及び前記ストレージインダクタが、一方向のデータフローを提供するようにサイズ設定されている、前記論理入力JTLと、
前記ダブテールノードと低電圧ノードとの間に接続された論理決定JJであって、前記論理決定JJと各論理入力JTLの前記入力JJおよび前記ストレージインダクタとによって、対応するストレージループが形成されている、前記論理決定JJと、
前記ダブテールノードと論理出力ノードとの間の出力JTLと、
を備え、前記論理入力JTLに供給されたアサートまたはデアサート論理入力信号に基づいてアサートまたはデアサート論理出力信号を前記論理出力ノードに供給するように構成された回路。
(付記18)
前記出力JTLに提供されるACおよびDCバイアスラインをさらに備える付記17に記載の回路。
(付記19)
3つの論理入力JTLを有し、前記論理出力信号が、前記論理入力信号に基づいて、OR論理決定、AND論理決定、OR−AND論理決定のうちの1つを提供する、付記17に記載の回路。
(付記20)
5つ以上の論理入力JTLを有し、前記論理出力信号が、前記論理入力信号に基づいて論理多数決決定を与える、付記17に記載の回路。
Claims (15)
- レシプロカル量子論理(RQL)ゲート回路であって、
正の単一磁束量子(SFQ)パルスの受信に基づいてアサートされた状態に置かれるように各々構成された3つ以上の論理入力を有する入力段であって、前記入力段が、論理入力毎に当該論理入力に関連付けられた少なくとも1つのストレージループを含み、各ストレージループが少なくとも1つの入力ジョセフソン接合(JJ)と、少なくとも1つのインダクタと、論理決定JJとを含み、前記論理決定JJが、前記論理入力に関連付けられているすべての前記ストレージループに共通とされている、前記入力段と、
前記論理入力が単一のACクロックサイクルまたは異なるACクロックサイクル内で個々のアサートされた状態に置かれているかどうかに関係なく、前記論理入力の組み合わせに応じた前記論理決定JJのトリガに基づいて出力をアサートするように構成された出力段と、
を備えるRQLゲート回路。 - 前記入力段の論理入力に関連付けられた各ストレージループが、当該ストレージループの関連する入力のアサートに基づいて超伝導電流を蓄積するように構成されている、請求項1に記載のRQLゲート回路。
- 前記出力段がさらに、前記入力段の閾値を設定するためのバイアス信号に基づいて前記論理決定JJにバイアス電流を誘起するように構成されたバイアス入力を含む、請求項1に記載のRQLゲート回路。
- 前記バイアス信号が、AC成分およびDC成分を有する、請求項3に記載のRQLゲート回路。
- 前記出力段がさらに、論理入力の異なる組み合わせに応じた前記論理決定JJのトリガ解除に基づいて前記出力をデアサートするように構成されている、請求項1に記載のRQLゲート回路。
- 前記入力段が実際に5つの論理入力を有し、前記出力段が前記論理入力のうちの少なくとも3つのアサートに基づいて前記出力をアサートするように構成されている、請求項1に記載のRQLゲート回路。
- 前記出力段が、前記論理決定JJを除いて単一のJJを含む、請求項6に記載のRQLゲート回路。
- 前記入力段と前記出力段は、すべての前記論理入力のアサートに基づいて前記出力をアサートし、アサートされた前記論理入力のいずれか1つのデアサートに基づいて前記出力をデアサートするように構成されている、請求項1に記載のRQLゲート回路。
- 前記入力段が実際に3つの論理入力を有する、請求項8に記載のRQLゲート回路。
- 前記入力段と前記出力段は、前記論理入力のいずれか1つのアサートに基づいて前記出力をアサートし、アサートされたすべての前記論理入力のデアサートに基づいて前記出力をデアサートするように構成されている、請求項1に記載のRQLゲート回路。
- 前記入力段が実際に3つの論理入力を有する、請求項10に記載のRQLゲート回路。
- 前記論理入力が、第1の論理入力と残りの複数の論理入力とからなり、
前記入力段と前記出力段が、
前記第1の論理入力のアサートと、
前記残りの複数の論理入力のうちの少なくとも1つのアサートと、
に基づいて前記出力をアサートするように構成されており、
前記入力段と前記出力段が、
アサートされた前記第1の論理入力のデアサート、または、
アサートされた前記残りの複数の論理入力のすべてのデアサート、
に基づいて前記出力をデアサートするように構成されている、請求項1に記載のRQLゲート回路。 - 前記入力段が実際に3つの論理入力を有する、請求項12に記載のRQLゲート回路。
- 論理値を決定する方法であって、
1つ以上の正の単一磁束量子(SFQ)パルスを供給して、3つ以上の論理入力を有するレシプロカル量子論理(RQL)ゲートの1つ以上の論理入力をアサートされた状態に置くこと、
前記正のSFQパルスの供給に基づいて前記RQLゲート内の1つ以上の入力ストレージループに1つ以上の正電流を流すことであって、前記RQLゲートが論理入力毎に少なくとも1つのストレージループを有し、各ストレージループが少なくとも1つのジョセフソン接合(JJ)と、少なくとも1つのインダクタと、論理決定JJとを含み、前記論理決定JJが、前記論理入力に関連付けられているすべての前記ストレージループに共通とされている、前記正電流を流すこと、
前記論理入力が単一のACクロックサイクルまたは異なるACクロックサイクル内で個々のアサートされた状態に置かれているかどうかに関係なく、前記正電流を流すことに基づいて、前記RQLゲートの論理決定ジョセフソン接合(JJ)を論理入力の組み合わせに応じてトリガすること、
前記トリガすることに基づいて、前記RQLゲートの出力からアサート信号を伝搬すること、
を備える方法。 - 前記伝搬することの後に、
1つ以上の負のSFQパルスを供給して、前記論理入力の1つ以上をデアサートすること、
前記1つ以上の負のSFQパルスを供給することに基づいて、前記入力ストレージループの1つ以上に1つ以上の負電流を流すこと、
前記1つ以上の負電流を流すことに基づいて、前記論理決定JJを論理入力の異なる組み合わせに応じてトリガ解除すること、
前記トリガ解除することに基づいて、前記RQLゲートの前記出力からデアサート信号を伝搬すること、
をさらに備える請求項14に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/810,907 | 2017-11-13 | ||
US15/810,907 US10171087B1 (en) | 2017-11-13 | 2017-11-13 | Large fan-in RQL gates |
PCT/US2018/056305 WO2019094160A1 (en) | 2017-11-13 | 2018-10-17 | Large fan-in rql gates |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2020536436A JP2020536436A (ja) | 2020-12-10 |
JP2020536436A5 JP2020536436A5 (ja) | 2021-01-28 |
JP6919067B2 true JP6919067B2 (ja) | 2021-08-11 |
Family
ID=64172589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020518629A Active JP6919067B2 (ja) | 2017-11-13 | 2018-10-17 | 大規模ファンインrqlゲート |
Country Status (7)
Country | Link |
---|---|
US (1) | US10171087B1 (ja) |
EP (1) | EP3711163B1 (ja) |
JP (1) | JP6919067B2 (ja) |
KR (1) | KR102353451B1 (ja) |
AU (1) | AU2018364955B2 (ja) |
CA (1) | CA3077090C (ja) |
WO (1) | WO2019094160A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10650319B2 (en) | 2015-02-06 | 2020-05-12 | Northrop Grumman Systems Corporation | Flux control of qubit under resonant excitation |
US10756712B2 (en) | 2017-11-13 | 2020-08-25 | Northrop Grumman Systems Corporation | RQL phase-mode flip-flop |
US10103736B1 (en) * | 2018-02-01 | 2018-10-16 | Northrop Gumman Systems Corporation | Four-input Josephson gates |
US10615783B2 (en) * | 2018-07-31 | 2020-04-07 | Northrop Grumman Systems Corporation | RQL D flip-flops |
US10554207B1 (en) | 2018-07-31 | 2020-02-04 | Northrop Grumman Systems Corporation | Superconducting non-destructive readout circuits |
US10447279B1 (en) * | 2018-11-30 | 2019-10-15 | Northrop Grumman Systems Corporation | Inverting phase-mode logic flip-flops |
US11201608B2 (en) | 2020-04-24 | 2021-12-14 | Northrop Grumman Systems Corporation | Superconducting latch system |
Family Cites Families (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3094685A (en) | 1957-09-30 | 1963-06-18 | Ibm | Non-destructive readout system |
JP2700649B2 (ja) | 1987-11-24 | 1998-01-21 | 科学技術振興事業団 | 超伝導アナログ・デジタル変換器 |
JP2802446B2 (ja) * | 1989-11-27 | 1998-09-24 | 科学技術振興事業団 | 超電導論理回路 |
US5233243A (en) * | 1991-08-14 | 1993-08-03 | Westinghouse Electric Corp. | Superconducting push-pull flux quantum logic circuits |
JP2000124794A (ja) * | 1998-10-12 | 2000-04-28 | Science & Tech Agency | 超電導論理回路 |
JP2971066B1 (ja) | 1998-12-02 | 1999-11-02 | 株式会社日立製作所 | 超電導単一磁束量子論理回路 |
JP2000261307A (ja) | 1999-03-05 | 2000-09-22 | Nec Corp | 超伝導nor回路 |
US6734699B1 (en) * | 1999-07-14 | 2004-05-11 | Northrop Grumman Corporation | Self-clocked complementary logic |
JP2002344306A (ja) * | 2001-05-17 | 2002-11-29 | Seiko Instruments Inc | 単一磁束量子理論に基づく論理ゲート |
JP3806619B2 (ja) | 2001-06-15 | 2006-08-09 | 株式会社日立製作所 | 超電導単一磁束量子回路 |
US6518786B2 (en) | 2001-06-15 | 2003-02-11 | Trw Inc. | Combinational logic using asynchronous single-flux quantum gates |
JP3845320B2 (ja) * | 2002-03-07 | 2006-11-15 | 日本電気株式会社 | 超伝導単一磁束量子多入力排他的論理和回路 |
US6756925B1 (en) | 2003-04-18 | 2004-06-29 | Northrop Grumman Corporation | PSK RSFQ output interface |
JP4113076B2 (ja) | 2003-08-28 | 2008-07-02 | 株式会社日立製作所 | 超電導半導体集積回路 |
JP4690791B2 (ja) | 2005-06-22 | 2011-06-01 | 株式会社日立製作所 | 電流信号入力型単一磁束量子回路 |
US7554369B2 (en) | 2005-10-04 | 2009-06-30 | Hypres, Inc. | Digital programmable frequency divider |
US7443719B2 (en) | 2006-02-23 | 2008-10-28 | Hypres, Inc. | Superconducting circuit for high-speed lookup table |
EP2100376B1 (en) * | 2007-01-18 | 2018-01-10 | Northrop Grumman Systems Corporation | Single flux quantum circuits |
US7724020B2 (en) * | 2007-12-13 | 2010-05-25 | Northrop Grumman Systems Corporation | Single flux quantum circuits |
US7969178B2 (en) | 2008-05-29 | 2011-06-28 | Northrop Grumman Systems Corporation | Method and apparatus for controlling qubits with single flux quantum logic |
EP2304550A2 (en) | 2008-06-03 | 2011-04-06 | D-Wave Systems Inc. | Systems, methods and apparatus for superconducting demultiplexer circuits |
US7786748B1 (en) | 2009-05-15 | 2010-08-31 | Northrop Grumman Systems Corporation | Method and apparatus for signal inversion in superconducting logic gates |
US8489163B2 (en) | 2011-08-12 | 2013-07-16 | Northrop Grumman Systems Corporation | Superconducting latch system |
CA2952922C (en) | 2014-07-08 | 2019-05-21 | Northrop Grumman Systems Corporation | Superconductive gate system |
US9780765B2 (en) * | 2014-12-09 | 2017-10-03 | Northrop Grumman Systems Corporation | Josephson current source systems and method |
US9768771B2 (en) | 2015-02-06 | 2017-09-19 | Northrop Grumman Systems Corporation | Superconducting single-pole double-throw switch system |
US9905900B2 (en) | 2015-05-01 | 2018-02-27 | Northrop Grumman Systems Corporation | Superconductor circuits with active termination |
US9712172B2 (en) | 2015-10-07 | 2017-07-18 | Microsoft Technology Licensing, Llc | Devices with an array of superconducting logic cells |
US9543959B1 (en) | 2015-10-21 | 2017-01-10 | Microsoft Technology Licensing, Llc | Phase-mode based superconducting logic |
US9595970B1 (en) | 2016-03-24 | 2017-03-14 | Northrop Grumman Systems Corporation | Superconducting cell array logic circuit system |
US9646682B1 (en) | 2016-05-27 | 2017-05-09 | Northrop Grumman Systems Corporation | Reciprocal quantum logic (RQL) sense amplifier |
US9998122B2 (en) * | 2016-06-08 | 2018-06-12 | Auburn University | Superconducting quantum logic and applications of same |
US9972380B2 (en) | 2016-07-24 | 2018-05-15 | Microsoft Technology Licensing, Llc | Memory cell having a magnetic Josephson junction device with a doped magnetic layer |
US9812192B1 (en) | 2016-09-02 | 2017-11-07 | Northrop Grumman Systems Corporation | Superconducting gate memory circuit |
US9876505B1 (en) | 2016-09-02 | 2018-01-23 | Northrop Grumman Systems Corporation | Superconducting isochronous receiver system |
-
2017
- 2017-11-13 US US15/810,907 patent/US10171087B1/en active Active
-
2018
- 2018-10-17 WO PCT/US2018/056305 patent/WO2019094160A1/en unknown
- 2018-10-17 CA CA3077090A patent/CA3077090C/en active Active
- 2018-10-17 EP EP18799633.5A patent/EP3711163B1/en active Active
- 2018-10-17 KR KR1020207013699A patent/KR102353451B1/ko active IP Right Grant
- 2018-10-17 JP JP2020518629A patent/JP6919067B2/ja active Active
- 2018-10-17 AU AU2018364955A patent/AU2018364955B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2020536436A (ja) | 2020-12-10 |
EP3711163A1 (en) | 2020-09-23 |
CA3077090A1 (en) | 2019-05-16 |
EP3711163B1 (en) | 2023-06-07 |
AU2018364955A1 (en) | 2020-04-09 |
KR102353451B1 (ko) | 2022-01-20 |
AU2018364955B2 (en) | 2021-02-18 |
WO2019094160A1 (en) | 2019-05-16 |
CA3077090C (en) | 2022-12-06 |
KR20200069349A (ko) | 2020-06-16 |
US10171087B1 (en) | 2019-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6919067B2 (ja) | 大規模ファンインrqlゲート | |
JP7047111B2 (ja) | 4入力ジョセフソンゲート | |
JP6924900B2 (ja) | 反転位相モード論理ゲート | |
KR102444860B1 (ko) | Rql d 플립-플롭 | |
EP3711165B1 (en) | Superconducting and/or gate and method for determining logical and/or values based on single flux quantum pulse inputs | |
JP7050160B2 (ja) | Rql多数決ゲート、andゲート、およびorゲート | |
JP7100202B2 (ja) | 反転位相モード論理フリップフロップ | |
JP2020536436A5 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200331 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210316 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210609 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210629 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210721 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6919067 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |