JP3845320B2 - 超伝導単一磁束量子多入力排他的論理和回路 - Google Patents
超伝導単一磁束量子多入力排他的論理和回路 Download PDFInfo
- Publication number
- JP3845320B2 JP3845320B2 JP2002061425A JP2002061425A JP3845320B2 JP 3845320 B2 JP3845320 B2 JP 3845320B2 JP 2002061425 A JP2002061425 A JP 2002061425A JP 2002061425 A JP2002061425 A JP 2002061425A JP 3845320 B2 JP3845320 B2 JP 3845320B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- exclusive
- signal
- end connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、極低温で動作する超伝導集積回路の基本ゲートに関するものであり、より詳しくは、少なくとも３つ以上の入力信号に対して排他的論理和の演算を行う超伝導単一磁束量子多入力排他的論理和回路に関するものである。
【０００２】
【従来の技術】
多入力排他的論理和回路は、例えば、デジタル信号処理回路の基本構成要素である全加算器の基本ゲートとして使用される。より具体的には、全加算器は、一般に２個の２進数（加数と被加数）の加算を行う回路であるが、入力信号としては加数と被加数の同一の桁の信号と下位の桁からの桁上げ信号の３つの入力信号の演算を行う必要がある。
【０００３】
従って、全加算器は、これら３つの信号から加数と被加数の同一桁を演算する回路（ＳＵＭ回路）と上位の桁への桁上げ信号を発生する回路（ＣＡＲＲＹ回路）とで構成される。ＳＵＭ回路は、３つの信号（加数の信号、被加数の信号、下位の桁からの桁上げ信号）の排他的論理和を演算すれば良い。
【０００４】
従来、２つの入力信号の排他的論理和をとる単一磁束量子（Single Flux Quantum、SFQとも呼ぶ）を利用した超伝導回路（文献：IEEE Trans. on Applied Superconductivity. Vol. 1, p. 10, March 1991のFig.13）は良く知られているが、３つ以上の入力信号の排他的論理和を一度にとる回路はなかった。そのため、多入力の排他的論理和の論理演算を行うために、上記２入力の排他的論理和回路を多段に組み合わせて構成する方式が知られている。
【０００５】
図７に、一例として、この従来の技術による３入力の排他的論理和回路のブロック構成図を、図８に５入力の排他的論理和回路のブロック構成図を示す。これらの多入力の排他的論理和回路は、２入力の排他的論理和回路（２ＸＯＲ）を基本ブロックとして構成されている。従って、これらの多入力の排他的論理和回路の動作を説明するために、その基本ブロックである２入力の排他的論理和回路（２ＸＯＲ）の動作を最初に説明する。
【０００６】
図９に、従来の技術による超伝導単一磁束量子２入力排他的論理和回路の等価回路図を示す。また、この２入力の排他的論理和の入出力の論理状態を記した真理値表を図１０に示す。
【０００７】
この回路は、複数個のジョセフソン接合（Ｊ１Ａ、Ｊ２Ａ、Ｊ１Ｂ、Ｊ２Ｂ、Ｊ３、Ｊ４、Ｊ５）、２個のインダクタンス（Ｌ１Ａ、Ｌ１Ｂ）、信号入力端（ＩｎＡ、ＩｎＢ）、信号出力端（ＯＵＴ）、及び直流バイアス入力端（Ｉｂ１、Ｉｂ２）とで構成されている。２入力の排他的論理和は、図１０の真理値表に示したように、一方の入力信号のみが”１”の時、出力が”１”になり、両方の入力信号が”０”又は”１”の時は出力信号は”０”になる。
【０００８】
この論理演算を実現するために、この回路では、単一磁束量子を保持できる２つの超伝導ループ（Ｊ１Ａ、Ｊ２Ａ、Ｌ１Ａ、Ｊ３、Ｊ４からなる超伝導ループ１とＪ１Ｂ、Ｊ２Ｂ、Ｌ１Ｂ、Ｊ３、Ｊ４からなる超伝導ループ２）が組合わさった構成になっており、２つの超伝導ループのどちらか一方にだけには単一磁束量子が保持されるが、両方の超伝導ループには同時に２個の単一磁束量子は保持されないように設計されている。
【０００９】
従って、信号入力端ＩｎＡ又はＩｎＢのどちらか一方にだけＳＦＱパルスが入力されると、入力された側の超伝導ループに単一磁束量子が保持され、ジョセフソン接合Ｊ４がバイアスされた状態（単一磁束量子が保持されたことにより、超伝導ループに永久電流が流れ、超伝導ループの一部であるジョセフソン接合Ｊ４にはこの永久電流が流れた状態になっている。）になるため、その後クロック信号（Ｃｌｏｃｋ）が入力されると、ジョセフソン接合Ｊ４が磁束量子転移して出力端にＳＦＱパルスを発生させる。
【００１０】
信号入力端ＩｎＡとＩｎＢのどちらにもＳＦＱパルスが入力されないと、超伝導ループには単一磁束量子は保持されないため、ジョセフソン接合Ｊ４もバイアス状態にならない。そのため、その後クロック信号が入力してもジョセフソン接合Ｊ４は磁束量子転移せず、出力端にＳＦＱパルスを発生しない。
【００１１】
信号入力端ＩｎＡとＩｎＢの両方にＳＦＱパルスが入力されると、最初に一方の超伝導ループに単一磁束量子が保持されて超伝導ループに永久電流が流れるが、その後入力されたＳＦＱパルスによりもう一方の超伝導ループにも単一磁束量子を保持しようとする。しかし、この時すでに最初のＳＦＱパルスにより超伝導電流が流れているため、電流が足し合わされてジョセフソン接合Ｊ３に流れ込み、ジョセフソン接合Ｊ３は磁束量子転移して超伝導ループに保持していた単一磁束量子を排除する。このため、ジョセフソン接合Ｊ４はバイアス状態ではなくなるため、その後クロックパルスが入力されても磁束量子転移せず、出力端にＳＦＱパルスを発生しない。
【００１２】
以上の動作により、図１０の真理値表に示したような２入力の排他的論理和の演算を行うことができる。
【００１３】
次に、再度図７及び図８を参照して、超伝導単一磁束量子多入力排他的論理和回路の動作を簡単に説明する。３入力の排他的論理和は、２入力の排他的論理和回路を図７の様に２段に接続し、最初に入力信号ＩｎＡと入力信号ＩｎＢの排他的論理和を２入力排他的論理和回路（２ＸＯＲ１）で演算し、その出力信号と入力信号ＩｎＣとの排他的論理和を２入力排他的論理和回路（２ＸＯＲ２）で演算することで得ることが出来る。
【００１４】
５入力の排他的論理和は、２入力の排他的論理和回路を図８の様に４段に接続し、最初に入力信号ＩｎＡと入力信号ＩｎＢの排他的論理和を２入力排他的論理和回路（２ＸＯＲ１）で演算し、その出力信号と入力信号ＩｎＣとの排他的論理和を２入力排他的論理和回路（２ＸＯＲ２）で演算し、その出力信号と入力信号ＩｎＤとの排他的論理和を２入力排他的論理和回路（２ＸＯＲ３）で演算し、その出力信号と入力信号ＩｎＥとの排他的論理和を２入力排他的論理和回路（２ＸＯＲ４）で演算することで得ることが出来る。
【００１５】
この様に、入力信号の個数に応じて２入力の排他的論理和回路を多段に接続することで、多入力の超伝導単一磁束量子排他的論理和回路を構成することが出来る。
【００１６】
【発明が解決しようとする課題】
しかしながら、上記従来の技術の超伝導単一磁束量子多入力排他的論理和回路には、次のような問題点がある。即ち、多入力の排他的論理和回路を構成するために、２入力の排他的論理和回路を多段に接続しているため、論理段数が増大して全体としての高速動作が困難である。
【００１７】
また、２入力の排他的論理和回路の各段にクロック信号を供給する必要があり、入力信号数に応じてクロック入力信号数が増大するという問題点もある。
【００１８】
さらに、２入力の排他的論理和回路を多段に接続しているため回路規模が大きくなり、消費電力も増大するという問題点もある。
【００１９】
【課題を解決するための手段】
従って、本発明の目的は、上記従来の技術が有する問題点を解決する排他的論理和回路を提供する。即ち、本発明は、論理段数を増やさず高速に動作可能な超伝導単一磁束量子多入力排他的論理和回路を提供することを目的としている。
【００２０】
上記目的を達成するために、本発明では、第１の信号入力端と第２の信号入力端及び信号出力端を有し、複数個のジョセフソン接合と複数個のインダクタンスとで構成され、前記第１及び第２の信号入力端にそれぞれ入力される第１の入力信号と第２の入力信号に対して排他的論理和の演算を行い、その結果を前記信号出力端に出力する機能を有する従来の超伝導単一磁束量子排他的論理和回路に於いて、前記第１及び第２の入力信号に加えてさらに少なくとも１個以上の第３の入力信号を入力するための入力回路を具備し、前記入力回路が前記第１及び第２の入力信号の位相に対して所望の時間だけ第３の入力信号の位相を遅延させる機能を有することにより、前記第１と第２及び第３の入力信号に対して排他的論理和の演算を行い、その結果を前記出力端に出力する機能を有するようにした。
【００２１】
ここで、前記入力回路の遅延機能は、ジョセフソン接合とインダクタンスで構成されるジョセフソン伝送線路の信号伝搬遅延を用いることで実現することができる。
【００２２】
あるいは、前記入力回路の遅延機能を、マイクロストリップラインの信号伝搬遅延を用いることで実現することもできる。
【００２３】
【発明の実施の形態】
最初に、従来の技術によって３入力の排他的論理和回路を構成した場合の動作について説明する。
【００２４】
図９に示した従来の技術の２入力の排他的論理和回路は、２つの信号入力端にＳＦＱパルスが時間差をもって入力されても、或いは、同時に入力されても正常な動作が可能である。上記従来の技術の説明では、２つの信号入力端にＳＦＱパルスが、順番に時間差をもって入力された場合について説明した。
【００２５】
この場合は、第１のＳＦＱパルスが信号入力端ＩｎＡから超伝導ループ１（Ｊ１Ａ、Ｊ２Ａ、Ｌ１Ａ、Ｊ３、Ｊ４から構成されるループ）に入力されることで、まず超伝導ループ１に単一磁束量子が保持される。その後、第２のＳＦＱパルスが信号入力端ＩｎＢから超伝導ループ２（Ｊ１Ｂ、Ｊ２Ｂ、Ｌ１Ｂ、Ｊ３、Ｊ４から構成されるループ）に入力された時点で、ジョセフソン接合Ｊ３が磁束量子転移することで超伝導ループに保持されていた単一磁束量子が排除される。この一連の動作により、超伝導ループの量子状態は初期状態（状態“０”）に戻る（リセット）。
【００２６】
一方、２つの信号入力端にＳＦＱパルスが同時に入力されると、最初からジョセフソン接合Ｊ３が磁束量子転移するだけで、超伝導ループの量子状態は初期状態（状態“０”）のままで変化しない。どちらの場合も最終的な量子状態が同じになる。従って、２入力の場合は、ＳＦＱパルスが入力される順番は問題にならなかった。
【００２７】
しかし、この従来の２入力の排他的論理和回路を単純に３入力にしただけでは、正常な３入力の排他的論理和の論理演算を行うことが出来なかった。なぜなら、３つのＳＦＱパルスが順番に入力された場合と同時に入力された場合では、超伝導ループの最終的な量子状態が異なってしまうからである。３つのＳＦＱパルスが順番に入力される場合は、超伝導ループの量子状態は、第１のＳＦＱパルスの入力により初期状態（“０”）から“１”状態になり、第２のＳＦＱパルスの入力により“１”状態から“０”状態にリセットされ、第３のＳＦＱパルスの入力により再度“０”状態から“１”状態になる。このため、その後、クロック信号が入力されると、出力端にＳＦＱパルスを発生する。この計算結果は正常なものである。
【００２８】
一方、３つのＳＦＱパルスが同時に入力される場合は、最初からジョセフソン接合Ｊ３が磁束量子転移するだけで、超伝導ループの量子状態は初期状態（状態“０”）のままで変化しない。この場合の計算結果は正常なものとはならない。或いは、１つのＳＦＱパルスが入力された後、残りの２つのＳＦＱパルスが同時に入力された場合は、超伝導ループの量子状態は、まず第１のＳＦＱパルスの入力により初期状態（“０”）から“１”状態になり、その後、第２及び第３のＳＦＱパルスが同時に入力されることにより“１”状態から“０”状態にリセットされる。この場合も、超伝導ループの最終状態は“０”状態になり、３つのＳＦＱパルスが順番に入力される場合の最終の量子状態（“１”状態）と異なってしまい誤動作になる。
【００２９】
従って、本発明の特徴は、少なくとも１つ以上の第３の入力信号が、第１及び第２の入力信号に対して所望の時間差をもって超伝導ループに入力されることを保証する手段を有する点にある。これにより、少なくとも３つ以上の入力信号の排他的論理和の演算を一度に１クロックで実行することができる。
【００３０】
次に、本発明の第１の実施形態について、図１ないし図３を参照して説明する。
【００３１】
図１は、本発明の超伝導単一磁束量子多入力排他的論理和回路の第１の実施形態を示す３入力の排他的論理和回路の等価回路図である。図２は、この超伝導３入力排他的論理和回路の真理値表である。
【００３２】
まず、本回路の構成と機能について説明する。本回路は、複数個のジョセフソン接合（Ｊ１Ａ、Ｊ２Ａ、Ｊ１Ｂ、Ｊ２Ｂ、Ｊ３、Ｊ４、Ｊ５）、２個のインダクタンス（Ｌ１Ａ、Ｌ１Ｂ）、信号入力端（ＩｎＡ、ＩｎＢ）、信号出力端（ＯＵＴ）、及び直流バイアス入力端（Ｉｂ１、Ｉｂ２）とで構成された従来の２入力排他的論理和回路の構成に加えて、第３の信号入力端（ＩｎＣ）とジョセフソン接合（Ｊ１Ｃ、Ｊ２Ｃ、Ｊｄ１、Ｊｄ２）とインダクタンス（Ｌ１Ｃ、Ｌｄ１、Ｌｄ２）及び直流バイアス入力端（Ｉｂ３、Ｉｂ４、Ｉｂ５）が接続された構成になっている。ジョセフソン接合（Ｊｄ１、Ｊｄ２）とインダクタンス（Ｌｄ１、Ｌｄ２）及び直流バイアス入力端（Ｉｂ４、Ｉｂ５）で構成されたジョセフソン伝送ライン（ＪＴＬ）は、信号入力端（ＩｎＣ）に入力された信号を他の信号入力端（ＩｎＡ、ＩｎＢ）に入力された信号に対して所望の時間だけ遅延させる機能を持つ。
【００３３】
３入力の排他的論理和は、図２の真理値表に示したように、入力信号が“１”である個数が、奇数の場合は出力が“１”になり、入力信号が“１”である個数が、ゼロ又は偶数の場合は出力が“０”になる。言いかえれば、３つの信号入力端（ＩｎＡ、ＩｎＢ、ＩｎＣ）のいずれか１つに“１”の信号が入力された時と、３つ全てに“１”の信号が入力された時に、出力が”１”になり、３つの入力信号が”０”又は２つ入力信号のみが”１”の時は出力信号は”０”になる。
【００３４】
この論理演算を実現するために、この回路では、単一磁束量子を保持できる３つの超伝導ループ（Ｊ１Ａ、Ｊ２Ａ、Ｌ１Ａ、Ｊ３、Ｊ４からなる超伝導ループ１とＪ１Ｂ、Ｊ２Ｂ、Ｌ１Ｂ、Ｊ３、Ｊ４からなる超伝導ループ２、Ｊ１Ｃ、Ｊ２Ｃ、Ｌ１Ｃ、Ｊ３、Ｊ４からなる超伝導ループ３）が組合わさった構成になっており、３つの超伝導ループのいずれか１つだけには単一磁束量子が保持されるが、３つの超伝導ループには同時にそれぞれ単一磁束量子は保持されないように設計されている。
【００３５】
加えて、本発明の特徴である遅延機能を有する入力回路は、ジョセフソン伝送線路（ＪＴＬ）で構成されており、信号入力端（ＩｎＣ）に入力された第３の入力信号は、ジョセフソン伝送線路（ＪＴＬ）の伝搬遅延時間だけ遅れて超伝導ループ３に入力される。
【００３６】
図３に、本実施例の超伝導単一磁束量子３入力排他的論理和回路の動作波形の概略図を示す。この動作波形に基づいて、この回路の動作を説明する。図において、上から信号入力端ＩｎＡ、ＩｎＢ、ＩｎＣに入力される入力信号、クロック信号（Ｃｌｏｃｋ）、及び出力信号（ＯＵＴ）を示している。横軸は、時間軸である。この回路は、ＳＦＱパルスにより論理動作を行う回路であり、入力信号、クロック信号、及び出力信号は全てＳＦＱパルスである。ＳＦＱパルス論理の回路では、クロックパルス間にＳＦＱパルスが入力された状態を信号の”１”状態、クロックパルス間にＳＦＱパルスが入力されない状態を信号の”０”状態としている。
【００３７】
また、各入力信号のＳＦＱパルスに関しては、入力信号が、対応するそれぞれの超伝導ループに入力されたタイミングで示されている。
【００３８】
入力信号パターンが、図２の真理値表に対応したものであり、真理値表の８つの論理状態（（１）〜（８））に対応した動作波形を示している。クロックパルス間に入力された入力信号により、超伝導ループの量子状態が変化し、クロックパルスが入力された時点でその時の超伝導ループの量子状態に応じて出力端（ＯＵＴ）にＳＦＱパルスが発生する。この時同時に超伝導ループの量子状態は初期状態”０”にリセットされる。言い換えれば、クロックパルスが入力される前の入力信号パターンに対応して、クロック信号が入力された後に出力パルスが発生する。即ち、１クロック遅れて出力信号が発生する。
【００３９】
３つの信号入力端（ＩｎＡ、ＩｎＢ、ＩｎＣ）に入力される入力信号の”１”状態が２つ以下の場合は、従来の技術で説明した動作とほぼ同様であるので、ここでは入力信号が全て”１”状態である図２の（８）の論理状態の場合の動作の説明をする。また、前記３つの入力信号は、ほぼ同時に各信号入力端に入力されるものとする。
【００４０】
２つの信号入力端ＩｎＡ、ＩｎＢにそれぞれ同時に、第１のＳＦＱパルス、第２のＳＦＱパルスが対応する超伝導ループ１、２に入力されると、最初からジョセフソン接合Ｊ３が磁束量子転移するだけで、超伝導ループの量子状態は初期状態（状態“０”）のままで変化しない。従って、ジョセフソン接合Ｊ４はバイアス状態ではない。
【００４１】
その後、ジョセフソン伝送線路（ＪＴＬ）の伝搬遅延時間だけ遅延された第３のＳＦＱパルスが対応する超伝導ループ３に入力されると、超伝導ループ３に単一磁束量子が保持され、ジョセフソン接合Ｊ４は再度バイアス状態になる。そのため、その後クロックパルスが入力されると、ジョセフソン接合Ｊ４は磁束量子転移し、出力端にＳＦＱパルスを発生する。
【００４２】
ここでは、前記第１のＳＦＱパルスと第２のＳＦＱパルスが同時に対応する超伝導ループに入力される場合を示したが、第１のＳＦＱパルスの後に第２のＳＦＱパルスが入力されてもよい。その場合に動作が正常に行われるためには、最初に第１のＳＦＱパルスの入力により超伝導ループに単一磁束量子が保持され、その後入力された第２のＳＦＱパルスの入力により、超伝導ループの量子状態がリセットされた後に、第３のＳＦＱパルスが入力される必要がある。
【００４３】
なぜなら、もし第２のＳＦＱパルスと第３のＳＦＱパルスが同時刻に超伝導ループに入力されると、この時点で第１のＳＦＱパルスにより超伝導ループに保持された単一磁束量子が排除されるからである。そのため、ジョセフソン接合Ｊ４はバイアスされなくなるので、その後クロック信号が入力してもジョセフソン接合Ｊ４は磁束量子転移せず、出力端にＳＦＱパルスを発生しない。この動作は、誤動作である。
【００４４】
従って、第２のＳＦＱパルスが超伝導ループに入力された後（第１のＳＦＱパルスと第２のＳＦＱパルスが同時に入力される場合は、その入力後）、所望の時間だけ遅らせて超伝導ループに第３のＳＦＱパルスが入力されないと正常な動作は行われない。より具体的には、図２の時間ｔ０だけ遅れて第３のＳＦＱパルスが超伝導ループ３に入力される必要がある。時間ｔ０は、第２のＳＦＱパルスが超伝導ループ２に入力されて、超伝導ループの量子状態をリセットするのに要する時間である。本実施例のジョセフソン伝送ラインは、この時間ｔ０だけ第３のＳＦＱパルスが超伝導ループに入力される時刻を送らせる機能を持つ。以上の動作により、表１の真理値表に示したような３入力の排他的論理和の演算を行うことができる。
【００４５】
また、図１において、具体的な回路定数は例えば以下のように設定することが出来る。
【００４６】
J1A ＝ 0.0926 mA、J1B ＝ 0.0926 mA、J1C ＝ 0.0926 mA、J2A ＝ 0.0824 mA、J2B ＝ 0.0824 mA、J2C ＝ 0.0824 mA、J3 ＝ 0.0848 mA、J4 ＝ 0.0781 mA、J5 ＝ 1.123 mA、L1A = 6.5 pH、L1B = 6.5 pH、L1C = 6.5 pH、Jd1 = Jd2 = 0.1mA、Ld1 = Ld2 = 10pH。
【００４７】
ここで、各ジョセフソン接合は、マッカンバ定数β＝１程度のオーバーダンピング状態で動作するように設定されている。また、臨界電流密度２５００Ａ/ｃｍ２のNb/AlOx/Nb接合を想定した回路シミュレーションでは、上記ｔ０として５ピコ秒程度の時間差を設定すれば十分であることを確認した。この値は、接合特性等の回路定数に大きく依存する。
【００４８】
なお、本実施形態に於いては、３つの信号入力端（ＩｎＡ、ＩｎＢ、ＩｎＣ）に入力される３つの入力信号は、本３入力排他的論理和回路の前段の回路に於いてほぼ同時刻に発生されるものと想定している。ＳＦＱ回路は、マイクロパイプライン的に使用されることが一般的であるため、この様な想定は妥当なものである。
【００４９】
また、本実施形態では、遅延機能を実現するジョセフソン伝送ライン（ＪＴＬ）として２段構成のＪＴＬ（ジョセフソン接合Ｊｄ１とインダクタンスＬｄ１、ジョセフソン接合Ｊｄ２とインダクタンスＬｄ２）で構成したが、所望の遅延時間ｔ０の大小によっては、１段或いは多段に構成しても同様の効果を得ることが出来る。また、遅延時間は、ジョセフソン伝送ラインのバイアス電流（Ｉｂ４、Ｉｂ５）の値によっても調整することが出来る。
【００５０】
以降の実施形態において、第３及びそれ以降のＳＦＱパルスを遅延させるための遅延回路を示しているが、上記時間ｔ０だけ遅延させることができるものであれば、これに限る必要はない。
【００５１】
以上説明したように、本実施形態の超伝導単一磁束量子３入力排他的論理和回路により、第３の入力信号を遅延させて入力することで、３入力の排他的論理和の演算を１クロックの動作で実現できる。これにより、高速化と同時に、従来の技術に比べて素子数の削減ができるため、回路サイズの縮小及び低消費電力化が実現できるという効果もある。
【００５２】
次に、図４を参照して、本発明の第２の実施形態の超伝導単一磁束量子多入力排他的論理和回路について説明する。
【００５３】
図４は、当該第２の実施形態を示す３入力の排他的論理和回路の等価回路図である。本回路の構成は、第１の実施形態に於いて、第３の入力信号を時間的に遅延させる役割のジョセフソン伝送ライン（ＪＴＬ）をマイクロストリップラインで置き換えたものである。
【００５４】
マイクロストリップラインは、前後のジョセフソン接合とインピーダンス整合するように適切な値の特性インピーダンスを持つように設定される。従って、遅延時間ｔ０は、マイクロストリップラインの信号伝搬時間で決まり、マイクロストリップラインの長さに比例する。所望の遅延時間は、マイクロストリップラインの長さを調整することで実現できる。
【００５５】
本実施形態の回路の動作は、前記第１の実施形態と同様である。従って、第１の実施形態と同様の効果が得られる。さらに、遅延手段にジョセフソン伝送ラインのようにジョセフソン接合を使用しないため、第１の実施の形態に比べてさらに素子数の減少が可能で低消費電力化が実現できるという効果もある。
【００５６】
次に、図５及び図６を参照して、本発明の第３の実施形態の超伝導単一磁束量子多入力排他的論理和回路について説明する。
【００５７】
図５は、当該第３の実施形態を示す５入力の排他的論理和回路の等価回路図である。図６には、この超伝導５入力排他的論理和回路の真理値表が示されている。
【００５８】
まず、本回路の構成と機能について説明する。本回路は、複数個のジョセフソン接合（Ｊ１Ａ、Ｊ２Ａ、Ｊ１Ｂ、Ｊ２Ｂ、Ｊ３、Ｊ４、Ｊ５）、２個のインダクタンス（Ｌ１Ａ、Ｌ１Ｂ）、信号入力端（ＩｎＡ、ＩｎＢ）、信号出力端（ＯＵＴ）、及び直流バイアス入力端（Ｉｂ１、Ｉｂ２）とで構成された従来の２入力排他的論理和回路の構成に加えて、第３の信号入力端（ＩｎＣ）と遅延回路（Ｄｅｌａｙ１）とジョセフソン接合（Ｊ１Ｃ、Ｊ２Ｃ）とインダクタンス（Ｌ１Ｃ）及び直流バイアス入力端（Ｉｂ３）、第４の信号入力端（ＩｎＤ）と遅延回路（Ｄｅｌａｙ２）とジョセフソン接合（Ｊ１Ｄ、Ｊ２Ｄ）とインダクタンス（Ｌ１Ｄ）及び直流バイアス入力端（Ｉｂ４）、第５の信号入力端（ＩｎＥ）と遅延回路（Ｄｅｌａｙ３）とジョセフソン接合（Ｊ１Ｅ、Ｊ２Ｅ）とインダクタンス（Ｌ１Ｅ）及び直流バイアス入力端（Ｉｂ５）とが接続された構成になっている。
【００５９】
遅延回路（Ｄｅｌａｙ１、Ｄｅｌａｙ２、Ｄｅｌａｙ３）は、ここではボックスで示されているが、具体的には第１の実施形態で示したジョセフソン伝送ライン（ＪＴＬ）又は第２の実施形態で示したマイクロストリップラインを用いることが出来る。もちろん、上述したように、その他の遅延回路を用いて本発明を構成することもできる。
【００６０】
各遅延回路（Ｄｅｌａｙ１、Ｄｅｌａｙ２、Ｄｅｌａｙ３）の遅延時間は、第１の実施形態で述べた時間ｔ０だけお互いに異なった時間に設定されている。さらに、本実施の形態では、この５入力排他的論理和回路への５つの入力信号を発生する前段の回路として、各信号入力端（ＩｎＡ、ＩｎＢ、ＩｎＣ、ＩｎＤ、ＩｎＥ）の前に超伝導単一磁束量子ＲＳフリップフロップ回路（ＲＳ−ＦＦ）を接続した構成になっている。超伝導単一磁束量子ＲＳフリップフロップ回路は、良く知られている回路で文献（IEEE Trans. on Applied Superconductivity. Vol. 1, p. 7, March 1991のFig.7）に詳しく記されている。
【００６１】
５入力の排他的論理和は、図６の真理値表に示したように、入力信号が“１”である個数が、奇数の場合は出力が“１”になり、入力信号が“１”である個数が、ゼロ又は偶数の場合は出力が“０”になる。この論理演算を実現するために、この回路では、単一磁束量子を保持できる５つの超伝導ループ（Ｊ１Ａ、Ｊ２Ａ、Ｌ１Ａ、Ｊ３、Ｊ４からなる超伝導ループ１とＪ１Ｂ、Ｊ２Ｂ、Ｌ１Ｂ、Ｊ３、Ｊ４からなる超伝導ループ２、Ｊ１Ｃ、Ｊ２Ｃ、Ｌ１Ｃ、Ｊ３、Ｊ４からなる超伝導ループ３、Ｊ１Ｄ、Ｊ２Ｄ、Ｌ１Ｄ、Ｊ３、Ｊ４からなる超伝導ループ４、Ｊ１Ｅ、Ｊ２Ｅ、Ｌ１Ｅ、Ｊ３、Ｊ４からなる超伝導ループ５）が組合わさった構成になっており、５つの超伝導ループのいずれか１つだけには単一磁束量子が保持されるが、５つの超伝導ループには同時にそれぞれ単一磁束量子は保持されないように設計されている。
【００６２】
加えて、本実施形態の特徴である遅延回路（Ｄｅｌａｙ１、Ｄｅｌａｙ２、Ｄｅｌａｙ３）は、お互いに異なった時間だけ超伝導ループに入力する信号を遅らすことが出来る。これにより、第３の入力信号と第４の入力信号及び第５の入力信号を順番に遅らせて入力することが可能になる。
【００６３】
５つ信号入力端（ＩｎＡ、ＩｎＢ、ＩｎＣ、ＩｎＤ、ＩｎＥ）に入力される入力信号の”１”状態が３つ以下の場合は、従来の技術及び第１の実施の形態で説明した動作とほぼ同様であるので、ここでは一例として入力信号が全て”１”状態である場合（図６の真理値表の最下行に記した状態）の動作の説明をする。
【００６４】
まず、信号入力端ＩｎＡにＳＦＱパルスが入力されると、超伝導ループ１に単一磁束量子が保持され、ジョセフソン接合Ｊ４がバイアスされた状態（単一磁束量子が保持されたことにより、超伝導ループに永久電流が流れ、超伝導ループの一部であるジョセフソン接合Ｊ４にはこの永久電流が流れた状態になっている。）になる。
【００６５】
その後、信号入力端ＩｎＢにＳＦＱパルスが入力されて超伝導ループ２にも単一磁束量子を保持しようとする。しかし、この時すでに最初のＳＦＱパルスにより超伝導電流が流れているため、電流が足し合わされてジョセフソン接合Ｊ３に流れ込み、ジョセフソン接合Ｊ３は磁束量子転移して超伝導ループに保持していた単一磁束量子を排除することで、超伝導ループを初期状態（”０”状態）にリセットする。このため、ジョセフソン接合Ｊ４はバイアス状態ではなくなる。
【００６６】
ここで、ＩｎＡ、ＩｎＢのＳＦＱパルスは、それぞれ同時に、対応する超伝導ループに入力されてもよい。
【００６７】
その後、第３のＳＦＱパルスが入力されると、超伝導ループ３に単一磁束量子が保持され、ジョセフソン接合Ｊ４は再度バイアス状態になる。その後、信号入力端ＩｎＤにＳＦＱパルスが入力されて超伝導ループ４にも単一磁束量子を保持しようとする。しかし、この時すでに第３のＳＦＱパルスにより超伝導電流が流れているため、電流が足し合わされてジョセフソン接合Ｊ３に流れ込み、ジョセフソン接合Ｊ３は磁束量子転移して超伝導ループに保持していた単一磁束量子を排除することで、超伝導ループを初期状態（”０”状態）にリセットする。このため、ジョセフソン接合Ｊ４はバイアス状態ではなくなる。
【００６８】
その後、第５のＳＦＱパルスが入力されると、超伝導ループ５に単一磁束量子が保持され、ジョセフソン接合Ｊ４は再度バイアス状態になる。そのため、その後クロックパルスが入力されると、ジョセフソン接合Ｊ４は磁束量子転移し、出力端にＳＦＱパルスを発生する。
【００６９】
上記一連の動作が正常に行われるためには、ＳＦＱパルスが入力されるたびに、５つの内のいずれかの超伝導ループに単一磁束量子が保持（セット）され、次のＳＦＱパルスの入力により保持された単一磁束量子が超伝導ループから排除され初期状態にリセットされる。以降、ＳＦＱパルスの入力数に応じてセットとリセットが正常に繰り返される必要がある。この条件は、第３から第５の入力信号が、お互いに異なった時刻に超伝導ループに入力されるように設定することで満足される。信号間の時間差は、第１の実施形態で述べた時間差ｔ０だけお互いに異なる様に設定しておけば良い（時間ｔ０は、ＳＦＱパルスがいずれかの超伝導ループに入力されて、”１”状態であった超伝導ループの量子状態をリセットするのに要する時間である）。
【００７０】
以上の動作により、図６の真理値表に示したような５入力の排他的論理和の演算を行うことができる。この様に、第３から第５の入力信号に対してそれぞれ所望の遅延を設定することで、全体として１クロックで動作する（論理段数１段）超伝導単一磁束量子５入力排他的論理和回路を実現することできる。
【００７１】
また、図５において、具体的な回路定数は例えば以下のように設定することが出来る。
【００７２】
J1A = J1B = J1C = J1D = J1E = 0.0926 mA、J2A = J2B = J2C = J2D = J2E = 0.0824 mA、J3 = 0.0848 mA、J4 = 0.0781 mA、J5 = 1.123 mA、L1A = L1B =L1C = L1D =L1E = 6.5 pH。
【００７３】
ここで、各ジョセフソン接合は、マッカンバ定数β＝１程度のオーバーダンピング状態で動作するように設定されている。
【００７４】
なお、本実施形態に於いては、５つの信号入力端（ＩｎＡ、ＩｎＢ、ＩｎＣ、ＩｎＤ、ＩｎＥ）に入力される５つの入力信号は、前段の超伝導単一磁束量子ＲＳフリップフロップ回路（ＲＳ−ＦＦ）に於いてほぼ同時刻に発生する。即ち、５つのＲＳフリップフロップ回路にクロック信号が入力されると、ＲＳフリップフロップの内部状態（量子状態）に応じてほぼ同時にＳＦＱパルスが出力される。
【００７５】
以上説明したように、本実施の形態の超伝導単一磁束量子５入力排他的論理和回路により、５入力の排他的論理和の演算を１クロックの動作で実現できると言う効果がある。これにより、高速化と同時に、従来の技術に比べて素子数の削減ができるため、回路サイズの縮小及び低消費電力化が実現できるという効果もある。
【００７６】
また、本実施形態では、５つの入力信号に対する超伝導単一磁束量子５入力排他的論理和回路を構成したが、さらに多くの入力信号に対しても本実施形態と同様に追加した入力信号に遅延を付して入力することで、同様の効果を持つ超伝導単一磁束量子多入力排他的論理和回路を実現することができる。
【００７７】
【発明の効果】
以上説明した様に本発明により、１クロックで高速に動作可能な超伝導単一磁束量子多入力排他的論理和回路が実現できる。本発明の超伝導単一磁束量子多入力排他的論理和回路は、入力信号数が増えても、従来の技術の多入力排他的論理和回路のように多段構成にする必要がないため、回路サイズの縮小及び低消費電力化が実現できるという効果もある。また、本発明の超伝導単一磁束量子３入力排他的論理和回路を用いることで、デジタル信号処理回路の基本ブロックである全加算器を容易に構成できるという効果もある。
【図面の簡単な説明】
【図１】本発明の超伝導単一磁束量子多入力排他的論理和回路の第１の実施形態を説明するための等価回路図である。
【図２】本発明の超伝導単一磁束量子多入力排他的論理和回路の第１の実施形態を説明するための真理値表である。
【図３】本発明の超伝導単一磁束量子多入力排他的論理和回路の第１の実施形態の動作を説明するため動作波形の概略図である。
【図４】本発明の超伝導単一磁束量子多入力排他的論理和回路の第２の実施形態を説明するための等価回路図である。
【図５】本発明の超伝導単一磁束量子多入力排他的論理和回路の第３の実施形態を説明するための等価回路図である。
【図６】本発明の超伝導単一磁束量子多入力排他的論理和回路の第３の実施形態を説明するための真理値表である。
【図７】従来の技術の超伝導単一磁束量子３入力排他的論理和回路を説明するためのブロック構成図である。
【図８】従来の技術の超伝導単一磁束量子５入力排他的論理和回路を説明するためのブロック構成図である。
【図９】従来の技術の超伝導単一磁束量子２入力排他的論理和回路を説明するための等価回路図である。
【図１０】従来の技術の超伝導単一磁束量子２入力排他的論理和回路を説明するための真理値表である。
【符号の説明】
Ｊ１Ａ、Ｊ１Ｂ、Ｊ１Ｃ、Ｊ１Ｄ、Ｊ１Ｅ、Ｊ２Ａ、Ｊ２Ｂ、Ｊ２Ｃ、Ｊ２Ｄ、Ｊ２Ｅ、Ｊ３、Ｊ４、Ｊ５、Ｊｄ１、Ｊｄ２ ジョセフソン接合
Ｌ１Ａ、Ｌ１Ｂ、Ｌ１Ｃ、Ｌ１Ｄ、Ｌ１Ｅ、Ｌｄ１、Ｌｄ２ インダクタンス
Ｉｂ１、Ｉｂ２、Ｉｂ３、Ｉｂ４、Ｉｂ５ 直流バイアス電流
ＩｎＡ、ＩｎＢ、ＩｎＣ、ＩｎＤ、ＩｎＥ 信号入力端
２ＸＯＲ１、２ＸＯＲ２、２ＸＯＲ３、２ＸＯＲ４ ２入力排他的論理和回路
【発明の属する技術分野】
本発明は、極低温で動作する超伝導集積回路の基本ゲートに関するものであり、より詳しくは、少なくとも３つ以上の入力信号に対して排他的論理和の演算を行う超伝導単一磁束量子多入力排他的論理和回路に関するものである。
【０００２】
【従来の技術】
多入力排他的論理和回路は、例えば、デジタル信号処理回路の基本構成要素である全加算器の基本ゲートとして使用される。より具体的には、全加算器は、一般に２個の２進数（加数と被加数）の加算を行う回路であるが、入力信号としては加数と被加数の同一の桁の信号と下位の桁からの桁上げ信号の３つの入力信号の演算を行う必要がある。
【０００３】
従って、全加算器は、これら３つの信号から加数と被加数の同一桁を演算する回路（ＳＵＭ回路）と上位の桁への桁上げ信号を発生する回路（ＣＡＲＲＹ回路）とで構成される。ＳＵＭ回路は、３つの信号（加数の信号、被加数の信号、下位の桁からの桁上げ信号）の排他的論理和を演算すれば良い。
【０００４】
従来、２つの入力信号の排他的論理和をとる単一磁束量子（Single Flux Quantum、SFQとも呼ぶ）を利用した超伝導回路（文献：IEEE Trans. on Applied Superconductivity. Vol. 1, p. 10, March 1991のFig.13）は良く知られているが、３つ以上の入力信号の排他的論理和を一度にとる回路はなかった。そのため、多入力の排他的論理和の論理演算を行うために、上記２入力の排他的論理和回路を多段に組み合わせて構成する方式が知られている。
【０００５】
図７に、一例として、この従来の技術による３入力の排他的論理和回路のブロック構成図を、図８に５入力の排他的論理和回路のブロック構成図を示す。これらの多入力の排他的論理和回路は、２入力の排他的論理和回路（２ＸＯＲ）を基本ブロックとして構成されている。従って、これらの多入力の排他的論理和回路の動作を説明するために、その基本ブロックである２入力の排他的論理和回路（２ＸＯＲ）の動作を最初に説明する。
【０００６】
図９に、従来の技術による超伝導単一磁束量子２入力排他的論理和回路の等価回路図を示す。また、この２入力の排他的論理和の入出力の論理状態を記した真理値表を図１０に示す。
【０００７】
この回路は、複数個のジョセフソン接合（Ｊ１Ａ、Ｊ２Ａ、Ｊ１Ｂ、Ｊ２Ｂ、Ｊ３、Ｊ４、Ｊ５）、２個のインダクタンス（Ｌ１Ａ、Ｌ１Ｂ）、信号入力端（ＩｎＡ、ＩｎＢ）、信号出力端（ＯＵＴ）、及び直流バイアス入力端（Ｉｂ１、Ｉｂ２）とで構成されている。２入力の排他的論理和は、図１０の真理値表に示したように、一方の入力信号のみが”１”の時、出力が”１”になり、両方の入力信号が”０”又は”１”の時は出力信号は”０”になる。
【０００８】
この論理演算を実現するために、この回路では、単一磁束量子を保持できる２つの超伝導ループ（Ｊ１Ａ、Ｊ２Ａ、Ｌ１Ａ、Ｊ３、Ｊ４からなる超伝導ループ１とＪ１Ｂ、Ｊ２Ｂ、Ｌ１Ｂ、Ｊ３、Ｊ４からなる超伝導ループ２）が組合わさった構成になっており、２つの超伝導ループのどちらか一方にだけには単一磁束量子が保持されるが、両方の超伝導ループには同時に２個の単一磁束量子は保持されないように設計されている。
【０００９】
従って、信号入力端ＩｎＡ又はＩｎＢのどちらか一方にだけＳＦＱパルスが入力されると、入力された側の超伝導ループに単一磁束量子が保持され、ジョセフソン接合Ｊ４がバイアスされた状態（単一磁束量子が保持されたことにより、超伝導ループに永久電流が流れ、超伝導ループの一部であるジョセフソン接合Ｊ４にはこの永久電流が流れた状態になっている。）になるため、その後クロック信号（Ｃｌｏｃｋ）が入力されると、ジョセフソン接合Ｊ４が磁束量子転移して出力端にＳＦＱパルスを発生させる。
【００１０】
信号入力端ＩｎＡとＩｎＢのどちらにもＳＦＱパルスが入力されないと、超伝導ループには単一磁束量子は保持されないため、ジョセフソン接合Ｊ４もバイアス状態にならない。そのため、その後クロック信号が入力してもジョセフソン接合Ｊ４は磁束量子転移せず、出力端にＳＦＱパルスを発生しない。
【００１１】
信号入力端ＩｎＡとＩｎＢの両方にＳＦＱパルスが入力されると、最初に一方の超伝導ループに単一磁束量子が保持されて超伝導ループに永久電流が流れるが、その後入力されたＳＦＱパルスによりもう一方の超伝導ループにも単一磁束量子を保持しようとする。しかし、この時すでに最初のＳＦＱパルスにより超伝導電流が流れているため、電流が足し合わされてジョセフソン接合Ｊ３に流れ込み、ジョセフソン接合Ｊ３は磁束量子転移して超伝導ループに保持していた単一磁束量子を排除する。このため、ジョセフソン接合Ｊ４はバイアス状態ではなくなるため、その後クロックパルスが入力されても磁束量子転移せず、出力端にＳＦＱパルスを発生しない。
【００１２】
以上の動作により、図１０の真理値表に示したような２入力の排他的論理和の演算を行うことができる。
【００１３】
次に、再度図７及び図８を参照して、超伝導単一磁束量子多入力排他的論理和回路の動作を簡単に説明する。３入力の排他的論理和は、２入力の排他的論理和回路を図７の様に２段に接続し、最初に入力信号ＩｎＡと入力信号ＩｎＢの排他的論理和を２入力排他的論理和回路（２ＸＯＲ１）で演算し、その出力信号と入力信号ＩｎＣとの排他的論理和を２入力排他的論理和回路（２ＸＯＲ２）で演算することで得ることが出来る。
【００１４】
５入力の排他的論理和は、２入力の排他的論理和回路を図８の様に４段に接続し、最初に入力信号ＩｎＡと入力信号ＩｎＢの排他的論理和を２入力排他的論理和回路（２ＸＯＲ１）で演算し、その出力信号と入力信号ＩｎＣとの排他的論理和を２入力排他的論理和回路（２ＸＯＲ２）で演算し、その出力信号と入力信号ＩｎＤとの排他的論理和を２入力排他的論理和回路（２ＸＯＲ３）で演算し、その出力信号と入力信号ＩｎＥとの排他的論理和を２入力排他的論理和回路（２ＸＯＲ４）で演算することで得ることが出来る。
【００１５】
この様に、入力信号の個数に応じて２入力の排他的論理和回路を多段に接続することで、多入力の超伝導単一磁束量子排他的論理和回路を構成することが出来る。
【００１６】
【発明が解決しようとする課題】
しかしながら、上記従来の技術の超伝導単一磁束量子多入力排他的論理和回路には、次のような問題点がある。即ち、多入力の排他的論理和回路を構成するために、２入力の排他的論理和回路を多段に接続しているため、論理段数が増大して全体としての高速動作が困難である。
【００１７】
また、２入力の排他的論理和回路の各段にクロック信号を供給する必要があり、入力信号数に応じてクロック入力信号数が増大するという問題点もある。
【００１８】
さらに、２入力の排他的論理和回路を多段に接続しているため回路規模が大きくなり、消費電力も増大するという問題点もある。
【００１９】
【課題を解決するための手段】
従って、本発明の目的は、上記従来の技術が有する問題点を解決する排他的論理和回路を提供する。即ち、本発明は、論理段数を増やさず高速に動作可能な超伝導単一磁束量子多入力排他的論理和回路を提供することを目的としている。
【００２０】
上記目的を達成するために、本発明では、第１の信号入力端と第２の信号入力端及び信号出力端を有し、複数個のジョセフソン接合と複数個のインダクタンスとで構成され、前記第１及び第２の信号入力端にそれぞれ入力される第１の入力信号と第２の入力信号に対して排他的論理和の演算を行い、その結果を前記信号出力端に出力する機能を有する従来の超伝導単一磁束量子排他的論理和回路に於いて、前記第１及び第２の入力信号に加えてさらに少なくとも１個以上の第３の入力信号を入力するための入力回路を具備し、前記入力回路が前記第１及び第２の入力信号の位相に対して所望の時間だけ第３の入力信号の位相を遅延させる機能を有することにより、前記第１と第２及び第３の入力信号に対して排他的論理和の演算を行い、その結果を前記出力端に出力する機能を有するようにした。
【００２１】
ここで、前記入力回路の遅延機能は、ジョセフソン接合とインダクタンスで構成されるジョセフソン伝送線路の信号伝搬遅延を用いることで実現することができる。
【００２２】
あるいは、前記入力回路の遅延機能を、マイクロストリップラインの信号伝搬遅延を用いることで実現することもできる。
【００２３】
【発明の実施の形態】
最初に、従来の技術によって３入力の排他的論理和回路を構成した場合の動作について説明する。
【００２４】
図９に示した従来の技術の２入力の排他的論理和回路は、２つの信号入力端にＳＦＱパルスが時間差をもって入力されても、或いは、同時に入力されても正常な動作が可能である。上記従来の技術の説明では、２つの信号入力端にＳＦＱパルスが、順番に時間差をもって入力された場合について説明した。
【００２５】
この場合は、第１のＳＦＱパルスが信号入力端ＩｎＡから超伝導ループ１（Ｊ１Ａ、Ｊ２Ａ、Ｌ１Ａ、Ｊ３、Ｊ４から構成されるループ）に入力されることで、まず超伝導ループ１に単一磁束量子が保持される。その後、第２のＳＦＱパルスが信号入力端ＩｎＢから超伝導ループ２（Ｊ１Ｂ、Ｊ２Ｂ、Ｌ１Ｂ、Ｊ３、Ｊ４から構成されるループ）に入力された時点で、ジョセフソン接合Ｊ３が磁束量子転移することで超伝導ループに保持されていた単一磁束量子が排除される。この一連の動作により、超伝導ループの量子状態は初期状態（状態“０”）に戻る（リセット）。
【００２６】
一方、２つの信号入力端にＳＦＱパルスが同時に入力されると、最初からジョセフソン接合Ｊ３が磁束量子転移するだけで、超伝導ループの量子状態は初期状態（状態“０”）のままで変化しない。どちらの場合も最終的な量子状態が同じになる。従って、２入力の場合は、ＳＦＱパルスが入力される順番は問題にならなかった。
【００２７】
しかし、この従来の２入力の排他的論理和回路を単純に３入力にしただけでは、正常な３入力の排他的論理和の論理演算を行うことが出来なかった。なぜなら、３つのＳＦＱパルスが順番に入力された場合と同時に入力された場合では、超伝導ループの最終的な量子状態が異なってしまうからである。３つのＳＦＱパルスが順番に入力される場合は、超伝導ループの量子状態は、第１のＳＦＱパルスの入力により初期状態（“０”）から“１”状態になり、第２のＳＦＱパルスの入力により“１”状態から“０”状態にリセットされ、第３のＳＦＱパルスの入力により再度“０”状態から“１”状態になる。このため、その後、クロック信号が入力されると、出力端にＳＦＱパルスを発生する。この計算結果は正常なものである。
【００２８】
一方、３つのＳＦＱパルスが同時に入力される場合は、最初からジョセフソン接合Ｊ３が磁束量子転移するだけで、超伝導ループの量子状態は初期状態（状態“０”）のままで変化しない。この場合の計算結果は正常なものとはならない。或いは、１つのＳＦＱパルスが入力された後、残りの２つのＳＦＱパルスが同時に入力された場合は、超伝導ループの量子状態は、まず第１のＳＦＱパルスの入力により初期状態（“０”）から“１”状態になり、その後、第２及び第３のＳＦＱパルスが同時に入力されることにより“１”状態から“０”状態にリセットされる。この場合も、超伝導ループの最終状態は“０”状態になり、３つのＳＦＱパルスが順番に入力される場合の最終の量子状態（“１”状態）と異なってしまい誤動作になる。
【００２９】
従って、本発明の特徴は、少なくとも１つ以上の第３の入力信号が、第１及び第２の入力信号に対して所望の時間差をもって超伝導ループに入力されることを保証する手段を有する点にある。これにより、少なくとも３つ以上の入力信号の排他的論理和の演算を一度に１クロックで実行することができる。
【００３０】
次に、本発明の第１の実施形態について、図１ないし図３を参照して説明する。
【００３１】
図１は、本発明の超伝導単一磁束量子多入力排他的論理和回路の第１の実施形態を示す３入力の排他的論理和回路の等価回路図である。図２は、この超伝導３入力排他的論理和回路の真理値表である。
【００３２】
まず、本回路の構成と機能について説明する。本回路は、複数個のジョセフソン接合（Ｊ１Ａ、Ｊ２Ａ、Ｊ１Ｂ、Ｊ２Ｂ、Ｊ３、Ｊ４、Ｊ５）、２個のインダクタンス（Ｌ１Ａ、Ｌ１Ｂ）、信号入力端（ＩｎＡ、ＩｎＢ）、信号出力端（ＯＵＴ）、及び直流バイアス入力端（Ｉｂ１、Ｉｂ２）とで構成された従来の２入力排他的論理和回路の構成に加えて、第３の信号入力端（ＩｎＣ）とジョセフソン接合（Ｊ１Ｃ、Ｊ２Ｃ、Ｊｄ１、Ｊｄ２）とインダクタンス（Ｌ１Ｃ、Ｌｄ１、Ｌｄ２）及び直流バイアス入力端（Ｉｂ３、Ｉｂ４、Ｉｂ５）が接続された構成になっている。ジョセフソン接合（Ｊｄ１、Ｊｄ２）とインダクタンス（Ｌｄ１、Ｌｄ２）及び直流バイアス入力端（Ｉｂ４、Ｉｂ５）で構成されたジョセフソン伝送ライン（ＪＴＬ）は、信号入力端（ＩｎＣ）に入力された信号を他の信号入力端（ＩｎＡ、ＩｎＢ）に入力された信号に対して所望の時間だけ遅延させる機能を持つ。
【００３３】
３入力の排他的論理和は、図２の真理値表に示したように、入力信号が“１”である個数が、奇数の場合は出力が“１”になり、入力信号が“１”である個数が、ゼロ又は偶数の場合は出力が“０”になる。言いかえれば、３つの信号入力端（ＩｎＡ、ＩｎＢ、ＩｎＣ）のいずれか１つに“１”の信号が入力された時と、３つ全てに“１”の信号が入力された時に、出力が”１”になり、３つの入力信号が”０”又は２つ入力信号のみが”１”の時は出力信号は”０”になる。
【００３４】
この論理演算を実現するために、この回路では、単一磁束量子を保持できる３つの超伝導ループ（Ｊ１Ａ、Ｊ２Ａ、Ｌ１Ａ、Ｊ３、Ｊ４からなる超伝導ループ１とＪ１Ｂ、Ｊ２Ｂ、Ｌ１Ｂ、Ｊ３、Ｊ４からなる超伝導ループ２、Ｊ１Ｃ、Ｊ２Ｃ、Ｌ１Ｃ、Ｊ３、Ｊ４からなる超伝導ループ３）が組合わさった構成になっており、３つの超伝導ループのいずれか１つだけには単一磁束量子が保持されるが、３つの超伝導ループには同時にそれぞれ単一磁束量子は保持されないように設計されている。
【００３５】
加えて、本発明の特徴である遅延機能を有する入力回路は、ジョセフソン伝送線路（ＪＴＬ）で構成されており、信号入力端（ＩｎＣ）に入力された第３の入力信号は、ジョセフソン伝送線路（ＪＴＬ）の伝搬遅延時間だけ遅れて超伝導ループ３に入力される。
【００３６】
図３に、本実施例の超伝導単一磁束量子３入力排他的論理和回路の動作波形の概略図を示す。この動作波形に基づいて、この回路の動作を説明する。図において、上から信号入力端ＩｎＡ、ＩｎＢ、ＩｎＣに入力される入力信号、クロック信号（Ｃｌｏｃｋ）、及び出力信号（ＯＵＴ）を示している。横軸は、時間軸である。この回路は、ＳＦＱパルスにより論理動作を行う回路であり、入力信号、クロック信号、及び出力信号は全てＳＦＱパルスである。ＳＦＱパルス論理の回路では、クロックパルス間にＳＦＱパルスが入力された状態を信号の”１”状態、クロックパルス間にＳＦＱパルスが入力されない状態を信号の”０”状態としている。
【００３７】
また、各入力信号のＳＦＱパルスに関しては、入力信号が、対応するそれぞれの超伝導ループに入力されたタイミングで示されている。
【００３８】
入力信号パターンが、図２の真理値表に対応したものであり、真理値表の８つの論理状態（（１）〜（８））に対応した動作波形を示している。クロックパルス間に入力された入力信号により、超伝導ループの量子状態が変化し、クロックパルスが入力された時点でその時の超伝導ループの量子状態に応じて出力端（ＯＵＴ）にＳＦＱパルスが発生する。この時同時に超伝導ループの量子状態は初期状態”０”にリセットされる。言い換えれば、クロックパルスが入力される前の入力信号パターンに対応して、クロック信号が入力された後に出力パルスが発生する。即ち、１クロック遅れて出力信号が発生する。
【００３９】
３つの信号入力端（ＩｎＡ、ＩｎＢ、ＩｎＣ）に入力される入力信号の”１”状態が２つ以下の場合は、従来の技術で説明した動作とほぼ同様であるので、ここでは入力信号が全て”１”状態である図２の（８）の論理状態の場合の動作の説明をする。また、前記３つの入力信号は、ほぼ同時に各信号入力端に入力されるものとする。
【００４０】
２つの信号入力端ＩｎＡ、ＩｎＢにそれぞれ同時に、第１のＳＦＱパルス、第２のＳＦＱパルスが対応する超伝導ループ１、２に入力されると、最初からジョセフソン接合Ｊ３が磁束量子転移するだけで、超伝導ループの量子状態は初期状態（状態“０”）のままで変化しない。従って、ジョセフソン接合Ｊ４はバイアス状態ではない。
【００４１】
その後、ジョセフソン伝送線路（ＪＴＬ）の伝搬遅延時間だけ遅延された第３のＳＦＱパルスが対応する超伝導ループ３に入力されると、超伝導ループ３に単一磁束量子が保持され、ジョセフソン接合Ｊ４は再度バイアス状態になる。そのため、その後クロックパルスが入力されると、ジョセフソン接合Ｊ４は磁束量子転移し、出力端にＳＦＱパルスを発生する。
【００４２】
ここでは、前記第１のＳＦＱパルスと第２のＳＦＱパルスが同時に対応する超伝導ループに入力される場合を示したが、第１のＳＦＱパルスの後に第２のＳＦＱパルスが入力されてもよい。その場合に動作が正常に行われるためには、最初に第１のＳＦＱパルスの入力により超伝導ループに単一磁束量子が保持され、その後入力された第２のＳＦＱパルスの入力により、超伝導ループの量子状態がリセットされた後に、第３のＳＦＱパルスが入力される必要がある。
【００４３】
なぜなら、もし第２のＳＦＱパルスと第３のＳＦＱパルスが同時刻に超伝導ループに入力されると、この時点で第１のＳＦＱパルスにより超伝導ループに保持された単一磁束量子が排除されるからである。そのため、ジョセフソン接合Ｊ４はバイアスされなくなるので、その後クロック信号が入力してもジョセフソン接合Ｊ４は磁束量子転移せず、出力端にＳＦＱパルスを発生しない。この動作は、誤動作である。
【００４４】
従って、第２のＳＦＱパルスが超伝導ループに入力された後（第１のＳＦＱパルスと第２のＳＦＱパルスが同時に入力される場合は、その入力後）、所望の時間だけ遅らせて超伝導ループに第３のＳＦＱパルスが入力されないと正常な動作は行われない。より具体的には、図２の時間ｔ０だけ遅れて第３のＳＦＱパルスが超伝導ループ３に入力される必要がある。時間ｔ０は、第２のＳＦＱパルスが超伝導ループ２に入力されて、超伝導ループの量子状態をリセットするのに要する時間である。本実施例のジョセフソン伝送ラインは、この時間ｔ０だけ第３のＳＦＱパルスが超伝導ループに入力される時刻を送らせる機能を持つ。以上の動作により、表１の真理値表に示したような３入力の排他的論理和の演算を行うことができる。
【００４５】
また、図１において、具体的な回路定数は例えば以下のように設定することが出来る。
【００４６】
J1A ＝ 0.0926 mA、J1B ＝ 0.0926 mA、J1C ＝ 0.0926 mA、J2A ＝ 0.0824 mA、J2B ＝ 0.0824 mA、J2C ＝ 0.0824 mA、J3 ＝ 0.0848 mA、J4 ＝ 0.0781 mA、J5 ＝ 1.123 mA、L1A = 6.5 pH、L1B = 6.5 pH、L1C = 6.5 pH、Jd1 = Jd2 = 0.1mA、Ld1 = Ld2 = 10pH。
【００４７】
ここで、各ジョセフソン接合は、マッカンバ定数β＝１程度のオーバーダンピング状態で動作するように設定されている。また、臨界電流密度２５００Ａ/ｃｍ２のNb/AlOx/Nb接合を想定した回路シミュレーションでは、上記ｔ０として５ピコ秒程度の時間差を設定すれば十分であることを確認した。この値は、接合特性等の回路定数に大きく依存する。
【００４８】
なお、本実施形態に於いては、３つの信号入力端（ＩｎＡ、ＩｎＢ、ＩｎＣ）に入力される３つの入力信号は、本３入力排他的論理和回路の前段の回路に於いてほぼ同時刻に発生されるものと想定している。ＳＦＱ回路は、マイクロパイプライン的に使用されることが一般的であるため、この様な想定は妥当なものである。
【００４９】
また、本実施形態では、遅延機能を実現するジョセフソン伝送ライン（ＪＴＬ）として２段構成のＪＴＬ（ジョセフソン接合Ｊｄ１とインダクタンスＬｄ１、ジョセフソン接合Ｊｄ２とインダクタンスＬｄ２）で構成したが、所望の遅延時間ｔ０の大小によっては、１段或いは多段に構成しても同様の効果を得ることが出来る。また、遅延時間は、ジョセフソン伝送ラインのバイアス電流（Ｉｂ４、Ｉｂ５）の値によっても調整することが出来る。
【００５０】
以降の実施形態において、第３及びそれ以降のＳＦＱパルスを遅延させるための遅延回路を示しているが、上記時間ｔ０だけ遅延させることができるものであれば、これに限る必要はない。
【００５１】
以上説明したように、本実施形態の超伝導単一磁束量子３入力排他的論理和回路により、第３の入力信号を遅延させて入力することで、３入力の排他的論理和の演算を１クロックの動作で実現できる。これにより、高速化と同時に、従来の技術に比べて素子数の削減ができるため、回路サイズの縮小及び低消費電力化が実現できるという効果もある。
【００５２】
次に、図４を参照して、本発明の第２の実施形態の超伝導単一磁束量子多入力排他的論理和回路について説明する。
【００５３】
図４は、当該第２の実施形態を示す３入力の排他的論理和回路の等価回路図である。本回路の構成は、第１の実施形態に於いて、第３の入力信号を時間的に遅延させる役割のジョセフソン伝送ライン（ＪＴＬ）をマイクロストリップラインで置き換えたものである。
【００５４】
マイクロストリップラインは、前後のジョセフソン接合とインピーダンス整合するように適切な値の特性インピーダンスを持つように設定される。従って、遅延時間ｔ０は、マイクロストリップラインの信号伝搬時間で決まり、マイクロストリップラインの長さに比例する。所望の遅延時間は、マイクロストリップラインの長さを調整することで実現できる。
【００５５】
本実施形態の回路の動作は、前記第１の実施形態と同様である。従って、第１の実施形態と同様の効果が得られる。さらに、遅延手段にジョセフソン伝送ラインのようにジョセフソン接合を使用しないため、第１の実施の形態に比べてさらに素子数の減少が可能で低消費電力化が実現できるという効果もある。
【００５６】
次に、図５及び図６を参照して、本発明の第３の実施形態の超伝導単一磁束量子多入力排他的論理和回路について説明する。
【００５７】
図５は、当該第３の実施形態を示す５入力の排他的論理和回路の等価回路図である。図６には、この超伝導５入力排他的論理和回路の真理値表が示されている。
【００５８】
まず、本回路の構成と機能について説明する。本回路は、複数個のジョセフソン接合（Ｊ１Ａ、Ｊ２Ａ、Ｊ１Ｂ、Ｊ２Ｂ、Ｊ３、Ｊ４、Ｊ５）、２個のインダクタンス（Ｌ１Ａ、Ｌ１Ｂ）、信号入力端（ＩｎＡ、ＩｎＢ）、信号出力端（ＯＵＴ）、及び直流バイアス入力端（Ｉｂ１、Ｉｂ２）とで構成された従来の２入力排他的論理和回路の構成に加えて、第３の信号入力端（ＩｎＣ）と遅延回路（Ｄｅｌａｙ１）とジョセフソン接合（Ｊ１Ｃ、Ｊ２Ｃ）とインダクタンス（Ｌ１Ｃ）及び直流バイアス入力端（Ｉｂ３）、第４の信号入力端（ＩｎＤ）と遅延回路（Ｄｅｌａｙ２）とジョセフソン接合（Ｊ１Ｄ、Ｊ２Ｄ）とインダクタンス（Ｌ１Ｄ）及び直流バイアス入力端（Ｉｂ４）、第５の信号入力端（ＩｎＥ）と遅延回路（Ｄｅｌａｙ３）とジョセフソン接合（Ｊ１Ｅ、Ｊ２Ｅ）とインダクタンス（Ｌ１Ｅ）及び直流バイアス入力端（Ｉｂ５）とが接続された構成になっている。
【００５９】
遅延回路（Ｄｅｌａｙ１、Ｄｅｌａｙ２、Ｄｅｌａｙ３）は、ここではボックスで示されているが、具体的には第１の実施形態で示したジョセフソン伝送ライン（ＪＴＬ）又は第２の実施形態で示したマイクロストリップラインを用いることが出来る。もちろん、上述したように、その他の遅延回路を用いて本発明を構成することもできる。
【００６０】
各遅延回路（Ｄｅｌａｙ１、Ｄｅｌａｙ２、Ｄｅｌａｙ３）の遅延時間は、第１の実施形態で述べた時間ｔ０だけお互いに異なった時間に設定されている。さらに、本実施の形態では、この５入力排他的論理和回路への５つの入力信号を発生する前段の回路として、各信号入力端（ＩｎＡ、ＩｎＢ、ＩｎＣ、ＩｎＤ、ＩｎＥ）の前に超伝導単一磁束量子ＲＳフリップフロップ回路（ＲＳ−ＦＦ）を接続した構成になっている。超伝導単一磁束量子ＲＳフリップフロップ回路は、良く知られている回路で文献（IEEE Trans. on Applied Superconductivity. Vol. 1, p. 7, March 1991のFig.7）に詳しく記されている。
【００６１】
５入力の排他的論理和は、図６の真理値表に示したように、入力信号が“１”である個数が、奇数の場合は出力が“１”になり、入力信号が“１”である個数が、ゼロ又は偶数の場合は出力が“０”になる。この論理演算を実現するために、この回路では、単一磁束量子を保持できる５つの超伝導ループ（Ｊ１Ａ、Ｊ２Ａ、Ｌ１Ａ、Ｊ３、Ｊ４からなる超伝導ループ１とＪ１Ｂ、Ｊ２Ｂ、Ｌ１Ｂ、Ｊ３、Ｊ４からなる超伝導ループ２、Ｊ１Ｃ、Ｊ２Ｃ、Ｌ１Ｃ、Ｊ３、Ｊ４からなる超伝導ループ３、Ｊ１Ｄ、Ｊ２Ｄ、Ｌ１Ｄ、Ｊ３、Ｊ４からなる超伝導ループ４、Ｊ１Ｅ、Ｊ２Ｅ、Ｌ１Ｅ、Ｊ３、Ｊ４からなる超伝導ループ５）が組合わさった構成になっており、５つの超伝導ループのいずれか１つだけには単一磁束量子が保持されるが、５つの超伝導ループには同時にそれぞれ単一磁束量子は保持されないように設計されている。
【００６２】
加えて、本実施形態の特徴である遅延回路（Ｄｅｌａｙ１、Ｄｅｌａｙ２、Ｄｅｌａｙ３）は、お互いに異なった時間だけ超伝導ループに入力する信号を遅らすことが出来る。これにより、第３の入力信号と第４の入力信号及び第５の入力信号を順番に遅らせて入力することが可能になる。
【００６３】
５つ信号入力端（ＩｎＡ、ＩｎＢ、ＩｎＣ、ＩｎＤ、ＩｎＥ）に入力される入力信号の”１”状態が３つ以下の場合は、従来の技術及び第１の実施の形態で説明した動作とほぼ同様であるので、ここでは一例として入力信号が全て”１”状態である場合（図６の真理値表の最下行に記した状態）の動作の説明をする。
【００６４】
まず、信号入力端ＩｎＡにＳＦＱパルスが入力されると、超伝導ループ１に単一磁束量子が保持され、ジョセフソン接合Ｊ４がバイアスされた状態（単一磁束量子が保持されたことにより、超伝導ループに永久電流が流れ、超伝導ループの一部であるジョセフソン接合Ｊ４にはこの永久電流が流れた状態になっている。）になる。
【００６５】
その後、信号入力端ＩｎＢにＳＦＱパルスが入力されて超伝導ループ２にも単一磁束量子を保持しようとする。しかし、この時すでに最初のＳＦＱパルスにより超伝導電流が流れているため、電流が足し合わされてジョセフソン接合Ｊ３に流れ込み、ジョセフソン接合Ｊ３は磁束量子転移して超伝導ループに保持していた単一磁束量子を排除することで、超伝導ループを初期状態（”０”状態）にリセットする。このため、ジョセフソン接合Ｊ４はバイアス状態ではなくなる。
【００６６】
ここで、ＩｎＡ、ＩｎＢのＳＦＱパルスは、それぞれ同時に、対応する超伝導ループに入力されてもよい。
【００６７】
その後、第３のＳＦＱパルスが入力されると、超伝導ループ３に単一磁束量子が保持され、ジョセフソン接合Ｊ４は再度バイアス状態になる。その後、信号入力端ＩｎＤにＳＦＱパルスが入力されて超伝導ループ４にも単一磁束量子を保持しようとする。しかし、この時すでに第３のＳＦＱパルスにより超伝導電流が流れているため、電流が足し合わされてジョセフソン接合Ｊ３に流れ込み、ジョセフソン接合Ｊ３は磁束量子転移して超伝導ループに保持していた単一磁束量子を排除することで、超伝導ループを初期状態（”０”状態）にリセットする。このため、ジョセフソン接合Ｊ４はバイアス状態ではなくなる。
【００６８】
その後、第５のＳＦＱパルスが入力されると、超伝導ループ５に単一磁束量子が保持され、ジョセフソン接合Ｊ４は再度バイアス状態になる。そのため、その後クロックパルスが入力されると、ジョセフソン接合Ｊ４は磁束量子転移し、出力端にＳＦＱパルスを発生する。
【００６９】
上記一連の動作が正常に行われるためには、ＳＦＱパルスが入力されるたびに、５つの内のいずれかの超伝導ループに単一磁束量子が保持（セット）され、次のＳＦＱパルスの入力により保持された単一磁束量子が超伝導ループから排除され初期状態にリセットされる。以降、ＳＦＱパルスの入力数に応じてセットとリセットが正常に繰り返される必要がある。この条件は、第３から第５の入力信号が、お互いに異なった時刻に超伝導ループに入力されるように設定することで満足される。信号間の時間差は、第１の実施形態で述べた時間差ｔ０だけお互いに異なる様に設定しておけば良い（時間ｔ０は、ＳＦＱパルスがいずれかの超伝導ループに入力されて、”１”状態であった超伝導ループの量子状態をリセットするのに要する時間である）。
【００７０】
以上の動作により、図６の真理値表に示したような５入力の排他的論理和の演算を行うことができる。この様に、第３から第５の入力信号に対してそれぞれ所望の遅延を設定することで、全体として１クロックで動作する（論理段数１段）超伝導単一磁束量子５入力排他的論理和回路を実現することできる。
【００７１】
また、図５において、具体的な回路定数は例えば以下のように設定することが出来る。
【００７２】
J1A = J1B = J1C = J1D = J1E = 0.0926 mA、J2A = J2B = J2C = J2D = J2E = 0.0824 mA、J3 = 0.0848 mA、J4 = 0.0781 mA、J5 = 1.123 mA、L1A = L1B =L1C = L1D =L1E = 6.5 pH。
【００７３】
ここで、各ジョセフソン接合は、マッカンバ定数β＝１程度のオーバーダンピング状態で動作するように設定されている。
【００７４】
なお、本実施形態に於いては、５つの信号入力端（ＩｎＡ、ＩｎＢ、ＩｎＣ、ＩｎＤ、ＩｎＥ）に入力される５つの入力信号は、前段の超伝導単一磁束量子ＲＳフリップフロップ回路（ＲＳ−ＦＦ）に於いてほぼ同時刻に発生する。即ち、５つのＲＳフリップフロップ回路にクロック信号が入力されると、ＲＳフリップフロップの内部状態（量子状態）に応じてほぼ同時にＳＦＱパルスが出力される。
【００７５】
以上説明したように、本実施の形態の超伝導単一磁束量子５入力排他的論理和回路により、５入力の排他的論理和の演算を１クロックの動作で実現できると言う効果がある。これにより、高速化と同時に、従来の技術に比べて素子数の削減ができるため、回路サイズの縮小及び低消費電力化が実現できるという効果もある。
【００７６】
また、本実施形態では、５つの入力信号に対する超伝導単一磁束量子５入力排他的論理和回路を構成したが、さらに多くの入力信号に対しても本実施形態と同様に追加した入力信号に遅延を付して入力することで、同様の効果を持つ超伝導単一磁束量子多入力排他的論理和回路を実現することができる。
【００７７】
【発明の効果】
以上説明した様に本発明により、１クロックで高速に動作可能な超伝導単一磁束量子多入力排他的論理和回路が実現できる。本発明の超伝導単一磁束量子多入力排他的論理和回路は、入力信号数が増えても、従来の技術の多入力排他的論理和回路のように多段構成にする必要がないため、回路サイズの縮小及び低消費電力化が実現できるという効果もある。また、本発明の超伝導単一磁束量子３入力排他的論理和回路を用いることで、デジタル信号処理回路の基本ブロックである全加算器を容易に構成できるという効果もある。
【図面の簡単な説明】
【図１】本発明の超伝導単一磁束量子多入力排他的論理和回路の第１の実施形態を説明するための等価回路図である。
【図２】本発明の超伝導単一磁束量子多入力排他的論理和回路の第１の実施形態を説明するための真理値表である。
【図３】本発明の超伝導単一磁束量子多入力排他的論理和回路の第１の実施形態の動作を説明するため動作波形の概略図である。
【図４】本発明の超伝導単一磁束量子多入力排他的論理和回路の第２の実施形態を説明するための等価回路図である。
【図５】本発明の超伝導単一磁束量子多入力排他的論理和回路の第３の実施形態を説明するための等価回路図である。
【図６】本発明の超伝導単一磁束量子多入力排他的論理和回路の第３の実施形態を説明するための真理値表である。
【図７】従来の技術の超伝導単一磁束量子３入力排他的論理和回路を説明するためのブロック構成図である。
【図８】従来の技術の超伝導単一磁束量子５入力排他的論理和回路を説明するためのブロック構成図である。
【図９】従来の技術の超伝導単一磁束量子２入力排他的論理和回路を説明するための等価回路図である。
【図１０】従来の技術の超伝導単一磁束量子２入力排他的論理和回路を説明するための真理値表である。
【符号の説明】
Ｊ１Ａ、Ｊ１Ｂ、Ｊ１Ｃ、Ｊ１Ｄ、Ｊ１Ｅ、Ｊ２Ａ、Ｊ２Ｂ、Ｊ２Ｃ、Ｊ２Ｄ、Ｊ２Ｅ、Ｊ３、Ｊ４、Ｊ５、Ｊｄ１、Ｊｄ２ ジョセフソン接合
Ｌ１Ａ、Ｌ１Ｂ、Ｌ１Ｃ、Ｌ１Ｄ、Ｌ１Ｅ、Ｌｄ１、Ｌｄ２ インダクタンス
Ｉｂ１、Ｉｂ２、Ｉｂ３、Ｉｂ４、Ｉｂ５ 直流バイアス電流
ＩｎＡ、ＩｎＢ、ＩｎＣ、ＩｎＤ、ＩｎＥ 信号入力端
２ＸＯＲ１、２ＸＯＲ２、２ＸＯＲ３、２ＸＯＲ４ ２入力排他的論理和回路
Claims (6)
- 一端が第１の接続点に接続され他端が出力点に接続された第１のジョセフソン接合と、一端が前記出力点に接続され他端が接地された第２のジョセフソン接合と、一端が前記出力点に接続され他端が制御信号入力点に接続された第３のジョセフソン接合と、一端が第１の信号入力点に接続され他端が接地された第４のジョセフソン接合と、一端が第１のバイアス電流入力点に接続され他端が前記第１の信号入力点に接続された第５のジョセフソン接合と、一端が前記第１のバイアス電流入力点に接続され他端が前記第１の接続点に接続された第１のインダクタンスと、一端が第２の信号入力点に接続され他端が接地された第６のジョセフソン接合と、一端が第２のバイアス電流入力点に接続され他端が前記第２の信号入力点に接続された第７のジョセフソン接合と、一端が前記第２のバイアス電流入力点に接続され他端が前記第１の接続点に接続された第２のインダクタンスとで構成された超伝導単一磁束量子排他的論理和回路において、
第３の信号入力点と第３のバイアス電流入力点とを有し、一端が前記第３の信号入力点に接続され他端が第２の接続点に接続された所定の遅延時間を有する遅延回路と、一端が前記第２の接続点に接続され他端が接地された第８のジョセフソン接合と、一端が前記第３のバイアス電流入力点に接続され他端が前記第２の接続点に接続された第９のジョセフソン接合と、一端が前記第３のバイアス電流入力点の１つに接続され他端が前記第１の接続点に接続された第３のインダクタンスとから構成された回路を少なくとも１個以上含むことを特徴とする超伝導単一磁束量子多入力排他的論理和回路。 - 前記所定の遅延時間は、前記第１のジョセフソン接合と前記第２のジョセフソン接合を共通に含み前記第１から第３のインダクタンスと前記第４から第９のジョセフソン接合と接地とを介して構成される超伝導ループが、その超伝導ループの量子状態をリセットするのに要する時間以上の時間であることを特徴とする請求項１記載の超伝導単一磁束量子多入力排他的論理和回路。
- 前記少なくとも１個以上の第３の信号入力点に接続された少なくとも１個以上の遅延回路の遅延時間は、前記所定の遅延時間だけ順次お互いに異なっていることを特徴とする請求項１記載の超伝導単一磁束量子多入力排他的論理和回路。
- 前記遅延回路は、ジョセフソン接合とインダクタンスで構成されるジョセフソン伝送線路の信号伝搬遅延を用いることで実現したことを特徴とする請求項１記載の超伝導単一磁束量子多入力排他的論理和回路。
- 前記遅延回路は、マイクロストリップラインの信号伝搬遅延を用いて実現されていることを特徴とする請求項１記載の超伝導単一磁束量子多入力排他的論理和回路。
- 前記制御信号が周期的なクロック信号であることを特徴とする請求項１記載の超伝導単一磁束量子多入力排他的論理和回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002061425A JP3845320B2 (ja) | 2002-03-07 | 2002-03-07 | 超伝導単一磁束量子多入力排他的論理和回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002061425A JP3845320B2 (ja) | 2002-03-07 | 2002-03-07 | 超伝導単一磁束量子多入力排他的論理和回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003264458A JP2003264458A (ja) | 2003-09-19 |
| JP3845320B2 true JP3845320B2 (ja) | 2006-11-15 |
Family
ID=29195739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002061425A Expired - Fee Related JP3845320B2 (ja) | 2002-03-07 | 2002-03-07 | 超伝導単一磁束量子多入力排他的論理和回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3845320B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005328371A (ja) * | 2004-05-14 | 2005-11-24 | Fujitsu Ltd | 超電導回路 |
| US7782077B2 (en) * | 2007-01-18 | 2010-08-24 | Northrop Grumman Systems Corporation | Method and apparatus for ballistic single flux quantum logic |
| US7786748B1 (en) * | 2009-05-15 | 2010-08-31 | Northrop Grumman Systems Corporation | Method and apparatus for signal inversion in superconducting logic gates |
| JP5875045B2 (ja) * | 2012-02-01 | 2016-03-02 | 国立研究開発法人情報通信研究機構 | 超伝導単一光子検出システムおよび超伝導単一光子検出方法 |
| US10171087B1 (en) * | 2017-11-13 | 2019-01-01 | Northrop Grumman Systems Corporation | Large fan-in RQL gates |
| CN113030709B (zh) * | 2021-04-06 | 2022-06-24 | 中国科学院上海微系统与信息技术研究所 | 超导高频测试系统和方法 |
| US11569821B2 (en) * | 2021-06-22 | 2023-01-31 | Northrop Grumman Systems Corporation | Superconducting exclusive-OR (XOR) gate system |
-
2002
- 2002-03-07 JP JP2002061425A patent/JP3845320B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003264458A (ja) | 2003-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Jabbari et al. | Interconnect routing for large-scale RSFQ circuits | |
| US10331163B1 (en) | Superconducting integrated circuits with clock signals distributed via inductive coupling | |
| JP2021513252A (ja) | ４入力ジョセフソンゲート | |
| EP3577693B1 (en) | Josephson transmission line for superconducting devices and method for operating said josephson transmission line | |
| US20030011398A1 (en) | Combinational logic using asynchronous single-flux quantum gates | |
| EP3577761B1 (en) | Superconducting circuits based devices and methods | |
| EP3577551B1 (en) | Superconducting devices with enforced directionality | |
| US10171087B1 (en) | Large fan-in RQL gates | |
| Krylov et al. | Asynchronous dynamic single-flux quantum majority gates | |
| Katam et al. | Design of complex rapid single-flux-quantum cells with application to logic synthesis | |
| Katam et al. | Design of multiple fanout clock distribution network for rapid single flux quantum technology | |
| JP3845320B2 (ja) | 超伝導単一磁束量子多入力排他的論理和回路 | |
| US3717755A (en) | Parallel adder using a carry propagation bus | |
| US4482821A (en) | Superconductive logic circuit | |
| US3978329A (en) | One-bit full adder | |
| Patra et al. | Delay insensitive logic for RSFQ superconductor technology | |
| Yoshikawa et al. | A new design approach for RSFQ logic circuits based on the binary decision diagram | |
| US7376691B2 (en) | Arithmetic and logic unit using half adder | |
| JP2006270282A (ja) | 直流電源駆動型超伝導ループドライバ回路及びドライブ方法 | |
| JPH0262967B2 (ja) | ||
| US20240039541A1 (en) | SFQ-based Pulse-conserving Logic Gates | |
| JP3931759B2 (ja) | 超電導分周回路 | |
| KR101991622B1 (ko) | 삼진 순차 회로 장치 | |
| US20230351234A1 (en) | Effective synchronous gates for rapid single flux quantum logic | |
| JPH0211928B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050203 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060721 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060726 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060818 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130825 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |