JP2022524528A - クロック分配共振器システム - Google Patents
クロック分配共振器システム Download PDFInfo
- Publication number
- JP2022524528A JP2022524528A JP2021554394A JP2021554394A JP2022524528A JP 2022524528 A JP2022524528 A JP 2022524528A JP 2021554394 A JP2021554394 A JP 2021554394A JP 2021554394 A JP2021554394 A JP 2021554394A JP 2022524528 A JP2022524528 A JP 2022524528A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- clock
- clock distribution
- clock signal
- resonator system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
- H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
- H03K5/1508—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using a plurality of delay lines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
本開示に含まれる技術的思想を以下に記載する。
(付記1)
クロック分配共振器システムであって、
所定の波長を有するクロック信号を生成するように構成されたクロックソースと、
前記クロック信号の波長に応じて規定された第1の所定の長さを有し、前記クロックソースに結合されて前記クロック信号を伝搬する主伝送ラインと、
前記クロック信号の波長に応じて規定された、前記第1の所定の長さとは異なる第2の所定の長さを各々有し、前記主伝送ラインに各々結合されて前記クロック信号を伝搬する複数の伝送ライン分岐と、
前記複数の伝送ライン分岐にそれぞれ結合された複数のクロック分配ネットワークと、を備え、前記複数のクロック分配ネットワークの各々は複数の並列な定在波共振器を含み、前記複数の並列な定在波共振器の各々に複数の回路が結合されており、前記複数のクロック分配ネットワークは、前記複数の回路の各々に前記クロック信号を供給して当該関連する複数の回路をクロック同期させるように構成されている、クロック分配共振器システム。
(付記2)
前記クロック信号が正弦波クロック信号である、付記1に記載のクロック分配共振器システム。
(付記3)
前記第1の所定の長さが、前記クロック信号の前記所定の波長の1/4周期の奇数倍である、付記1に記載のクロック分配共振器システム。
(付記4)
前記第2の所定の長さが、前記クロック信号の前記所定の波長の半周期の倍数である、付記1に記載のクロック分配共振器システム。
(付記5)
前記複数のクロック分配ネットワークの各々が、前記複数の伝送ライン分岐を介して他の複数のクロック分配ネットワークの各々から前記所定の波長の整数倍で分離されている、付記1に記載のクロック分配共振器システム。
(付記6)
前記主伝送ラインおよび前記複数の伝送ライン分岐は、前記クロックソースと各前記クロック分配ネットワークとの間の総インピーダンスが略50Ω以下となるように配置されている、付記1に記載のクロック分配共振器システム。
(付記7)
前記複数の伝送ライン分岐が複数の第1の伝送ライン分岐であり、前記クロック分配共振器システムはさらに第2の伝送ライン分岐の複数のセットを備えており、前記第2の伝送ライン分岐の複数のセットの各々が前記複数の第1の伝送ライン分岐の1つに結合されており、前記複数のクロック分配ネットワークの各々が前記第2の伝送ライン分岐の複数のセットのうちの対応する1つに関連する伝送ライン分岐に結合されて伝送ライン分岐の樹枝状ネットワークを形成している、付記1に記載のクロック分配共振器システム。
(付記8)
前記複数の第1の伝送ライン分岐の各々および前記第2の伝送ライン分岐の複数のセットの各々の各伝送ライン分岐が、前記第2の所定の長さを有している、付記7に記載のクロック分配共振器システム。
(付記9)
前記複数の回路の第1の部分が第1の集積回路(IC)チップ上に配置されており、前記複数の回路の第2の部分が第2のICチップ上に配置されている、付記1に記載のクロック分配共振器システム。
(付記10)
前記複数の回路の第1の部分が第1のプリント回路基板(PCB)上に配置されており、前記複数の回路の第2の部分が第2のPCB上に配置されている、付記1に記載のクロック分配共振器システム。
(付記11)
前記複数のクロック分配ネットワークの各々は、前記複数の回路の各々に前記クロック信号を結合するように構成された動的ゼロ次共振器(DynaZOR)として配置されている、付記1に記載のクロック分配共振器システム。
(付記12)
クロック分配共振器システムであって、
所定の波長を有する正弦波クロック信号を生成するように構成されたクロックソースと、
前記正弦波クロック信号の前記所定の波長の1/4周期の奇数倍として規定された長さを有し、前記クロックソースに結合されて前記正弦波クロック信号を伝搬する主伝送ラインと、
前記正弦波クロック信号の前記所定の波長の半周期の倍数として規定された長さを各々有し、前記主伝送ラインに各々結合されて前記正弦波クロック信号を伝搬する複数の伝送ライン分岐と、
前記複数の伝送ライン分岐にそれぞれ結合された複数のクロック分配ネットワークと、を備え、前記複数のクロック分配ネットワークの各々は複数の並列な定在波共振器を含み、前記複数の並列な定在波共振器の各々に複数の回路が結合されており、前記複数のクロック分配ネットワークは、前記複数の回路の各々に前記正弦波クロック信号を供給して当該関連する複数の回路をクロック同期させるように構成されている、クロック分配共振器システム。
(付記13)
前記主伝送ラインおよび前記複数の伝送ライン分岐は、前記クロックソースと各前記クロック分配ネットワークとの間の総インピーダンスが略50Ω以下となるように配置されている、付記12に記載のクロック分配共振器システム。
(付記14)
前記複数の伝送ライン分岐が複数の第1の伝送ライン分岐であり、前記クロック分配共振器システムはさらに第2の伝送ライン分岐の複数のセットを備えており、前記第2の伝送ライン分岐の複数のセットの各々が前記複数の第1の伝送ライン分岐の1つに結合されており、前記複数のクロック分配ネットワークの各々が前記第2の伝送ライン分岐の複数のセットのうちの対応する1つに関連する伝送ライン分岐に結合されて伝送ライン分岐の樹枝状ネットワークを形成している、付記12に記載のクロック分配共振器システム。
(付記15)
前記複数のクロック分配ネットワークの各々は、前記複数の回路の各々に前記正弦波クロック信号を誘導結合するように構成された動的ゼロ次共振器(DynaZOR)として配置されている、付記12に記載のクロック分配共振器システム。
(付記16)
クロック分配共振器システムであって、
所定の波長を有する正弦波クロック信号を生成するように構成されたクロックソースと、
前記正弦波クロック信号の波長に応じて規定された第1の所定の長さを有し、前記クロックソースに結合されて前記正弦波クロック信号を伝搬する主伝送ラインと、
前記正弦波クロック信号の波長に応じて規定された、前記第1の所定の長さとは異なる第2の所定の長さを各々有し、前記主伝送ラインに各々結合されて前記正弦波クロック信号を伝搬する複数の伝送ライン分岐と、
前記複数の伝送ライン分岐にそれぞれ結合された複数のクロック分配ネットワークと、を備え、前記クロックソースと各前記クロック分配ネットワークとの間の総インピーダンスが略50Ω以下となるように前記主伝送ラインおよび前記複数の伝送ライン分岐が配置されており、前記複数のクロック分配ネットワークの各々は複数の並列な定在波共振器を含み、前記複数の並列な定在波共振器の各々に複数の回路が結合されており、前記複数のクロック分配ネットワークは、前記複数の回路の各々に前記正弦波クロック信号を供給して当該関連する複数の回路をクロック同期させるように構成されている、クロック分配共振器システム。
(付記17)
前記第1の所定の長さが、前記正弦波クロック信号の前記所定の波長の1/4周期の奇数倍である、付記16に記載のクロック分配共振器システム。
(付記18)
前記第2の所定の長さが、前記正弦波クロック信号の前記所定の波長の半周期の倍数である、付記16に記載のクロック分配共振器システム。
(付記19)
前記複数のクロック分配ネットワークの各々は、前記複数の伝送ライン分岐を介して他の複数のクロック分配ネットワークの各々から前記所定の波長の整数倍で分離されている、付記16に記載のクロック分配共振器システム。
(付記20)
前記複数のクロック分配ネットワークの各々は、前記複数の回路の各々に前記クロック信号を結合するように構成された動的ゼロ次共振器(DynaZOR)として配置されている、付記16に記載のクロック分配共振器システム。
Claims (20)
- クロック分配共振器システムであって、
所定の波長を有するクロック信号を生成するように構成されたクロックソースと、
前記クロック信号の波長に応じて規定された第1の所定の長さを有し、前記クロックソースに結合されて前記クロック信号を伝搬する主伝送ラインと、
前記クロック信号の波長に応じて規定された、前記第1の所定の長さとは異なる第2の所定の長さを各々有し、前記主伝送ラインに各々結合されて前記クロック信号を伝搬する複数の伝送ライン分岐と、
前記複数の伝送ライン分岐にそれぞれ結合された複数のクロック分配ネットワークと、を備え、前記複数のクロック分配ネットワークの各々は複数の並列な定在波共振器を含み、前記複数の並列な定在波共振器の各々に複数の回路が結合されており、前記複数のクロック分配ネットワークは、前記複数の回路の各々に前記クロック信号を供給して当該関連する複数の回路をクロック同期させるように構成されている、クロック分配共振器システム。 - 前記クロック信号が正弦波クロック信号である、請求項1に記載のクロック分配共振器システム。
- 前記第1の所定の長さが、前記クロック信号の前記所定の波長の1/4周期の奇数倍である、請求項1に記載のクロック分配共振器システム。
- 前記第2の所定の長さが、前記クロック信号の前記所定の波長の半周期の倍数である、請求項1に記載のクロック分配共振器システム。
- 前記複数のクロック分配ネットワークの各々が、前記複数の伝送ライン分岐を介して他の複数のクロック分配ネットワークの各々から前記所定の波長の整数倍で分離されている、請求項1に記載のクロック分配共振器システム。
- 前記主伝送ラインおよび前記複数の伝送ライン分岐は、前記クロックソースと各前記クロック分配ネットワークとの間の総インピーダンスが略50Ω以下となるように配置されている、請求項1に記載のクロック分配共振器システム。
- 前記複数の伝送ライン分岐が複数の第1の伝送ライン分岐であり、前記クロック分配共振器システムはさらに第2の伝送ライン分岐の複数のセットを備えており、前記第2の伝送ライン分岐の複数のセットの各々が前記複数の第1の伝送ライン分岐の1つに結合されており、前記複数のクロック分配ネットワークの各々が前記第2の伝送ライン分岐の複数のセットのうちの対応する1つに関連する伝送ライン分岐に結合されて伝送ライン分岐の樹枝状ネットワークを形成している、請求項1に記載のクロック分配共振器システム。
- 前記複数の第1の伝送ライン分岐の各々および前記第2の伝送ライン分岐の複数のセットの各々の各伝送ライン分岐が、前記第2の所定の長さを有している、請求項6に記載のクロック分配共振器システム。
- 前記複数の回路の第1の部分が第1の集積回路(IC)チップ上に配置されており、前記複数の回路の第2の部分が第2のICチップ上に配置されている、請求項1に記載のクロック分配共振器システム。
- 前記複数の回路の第1の部分が第1のプリント回路基板(PCB)上に配置されており、前記複数の回路の第2の部分が第2のPCB上に配置されている、請求項1に記載のクロック分配共振器システム。
- 前記複数のクロック分配ネットワークの各々は、前記複数の回路の各々に前記クロック信号を結合するように構成された動的ゼロ次共振器(DynaZOR)として配置されている、請求項1に記載のクロック分配共振器システム。
- クロック分配共振器システムであって、
所定の波長を有する正弦波クロック信号を生成するように構成されたクロックソースと、
前記正弦波クロック信号の前記所定の波長の1/4周期の奇数倍として規定された長さを有し、前記クロックソースに結合されて前記正弦波クロック信号を伝搬する主伝送ラインと、
前記正弦波クロック信号の前記所定の波長の半周期の倍数として規定された長さを各々有し、前記主伝送ラインに各々結合されて前記正弦波クロック信号を伝搬する複数の伝送ライン分岐と、
前記複数の伝送ライン分岐にそれぞれ結合された複数のクロック分配ネットワークと、を備え、前記複数のクロック分配ネットワークの各々は複数の並列な定在波共振器を含み、前記複数の並列な定在波共振器の各々に複数の回路が結合されており、前記複数のクロック分配ネットワークは、前記複数の回路の各々に前記正弦波クロック信号を供給して当該関連する複数の回路をクロック同期させるように構成されている、クロック分配共振器システム。 - 前記主伝送ラインおよび前記複数の伝送ライン分岐は、前記クロックソースと各前記クロック分配ネットワークとの間の総インピーダンスが略50Ω以下となるように配置されている、請求項12に記載のクロック分配共振器システム。
- 前記複数の伝送ライン分岐が複数の第1の伝送ライン分岐であり、前記クロック分配共振器システムはさらに第2の伝送ライン分岐の複数のセットを備えており、前記第2の伝送ライン分岐の複数のセットの各々が前記複数の第1の伝送ライン分岐の1つに結合されており、前記複数のクロック分配ネットワークの各々が前記第2の伝送ライン分岐の複数のセットのうちの対応する1つに関連する伝送ライン分岐に結合されて伝送ライン分岐の樹枝状ネットワークを形成している、請求項12に記載のクロック分配共振器システム。
- 前記複数のクロック分配ネットワークの各々は、前記複数の回路の各々に前記正弦波クロック信号を誘導結合するように構成された動的ゼロ次共振器(DynaZOR)として配置されている、請求項12に記載のクロック分配共振器システム。
- クロック分配共振器システムであって、
所定の波長を有する正弦波クロック信号を生成するように構成されたクロックソースと、
前記正弦波クロック信号の波長に応じて規定された第1の所定の長さを有し、前記クロックソースに結合されて前記正弦波クロック信号を伝搬する主伝送ラインと、
前記正弦波クロック信号の波長に応じて規定された、前記第1の所定の長さとは異なる第2の所定の長さを各々有し、前記主伝送ラインに各々結合されて前記正弦波クロック信号を伝搬する複数の伝送ライン分岐と、
前記複数の伝送ライン分岐にそれぞれ結合された複数のクロック分配ネットワークと、を備え、前記クロックソースと各前記クロック分配ネットワークとの間の総インピーダンスが略50Ω以下となるように前記主伝送ラインおよび前記複数の伝送ライン分岐が配置されており、前記複数のクロック分配ネットワークの各々は複数の並列な定在波共振器を含み、前記複数の並列な定在波共振器の各々に複数の回路が結合されており、前記複数のクロック分配ネットワークは、前記複数の回路の各々に前記正弦波クロック信号を供給して当該関連する複数の回路をクロック同期させるように構成されている、クロック分配共振器システム。 - 前記第1の所定の長さが、前記正弦波クロック信号の前記所定の波長の1/4周期の奇数倍である、請求項16に記載のクロック分配共振器システム。
- 前記第2の所定の長さが、前記正弦波クロック信号の前記所定の波長の半周期の倍数である、請求項16に記載のクロック分配共振器システム。
- 前記複数のクロック分配ネットワークの各々は、前記複数の伝送ライン分岐を介して他の複数のクロック分配ネットワークの各々から前記所定の波長の整数倍で分離されている、請求項16に記載のクロック分配共振器システム。
- 前記複数のクロック分配ネットワークの各々は、前記複数の回路の各々に前記クロック信号を結合するように構成された動的ゼロ次共振器(DynaZOR)として配置されている、請求項16に記載のクロック分配共振器システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/352,558 US10591952B1 (en) | 2019-03-13 | 2019-03-13 | Clock distribution resonator system |
US16/352,558 | 2019-03-13 | ||
PCT/US2020/017701 WO2020185341A1 (en) | 2019-03-13 | 2020-02-11 | Clock distribution resonator system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022524528A true JP2022524528A (ja) | 2022-05-06 |
JP7263539B2 JP7263539B2 (ja) | 2023-04-24 |
Family
ID=69771233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021554394A Active JP7263539B2 (ja) | 2019-03-13 | 2020-02-11 | クロック分配共振器システム |
Country Status (5)
Country | Link |
---|---|
US (1) | US10591952B1 (ja) |
EP (1) | EP3938862A1 (ja) |
JP (1) | JP7263539B2 (ja) |
CA (1) | CA3130329C (ja) |
WO (1) | WO2020185341A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10884450B2 (en) | 2018-03-06 | 2021-01-05 | Northrop Grumman Systems Corporation | Clock distribution system |
US10754371B1 (en) | 2019-11-13 | 2020-08-25 | Northrop Grumman Systems Corporation | Capacitive clock distribution system |
US11231742B1 (en) * | 2021-03-08 | 2022-01-25 | Northrop Grumman Systems Corporation | Clock distribution resonator system |
US11429135B1 (en) | 2021-03-11 | 2022-08-30 | Northrop Grumman Systems Corporation | Clock distribution system |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0854957A (ja) * | 1994-08-12 | 1996-02-27 | Hitachi Ltd | クロック分配システム |
US6098176A (en) * | 1998-01-30 | 2000-08-01 | International Business Machines Corporation | Sinusoidal clock signal distribution using resonant transmission lines |
US6184736B1 (en) * | 1992-04-03 | 2001-02-06 | Compaq Computer Corporation | Sinusoidal radio-frequency clock distribution system for synchronization of a computer system |
JP2007005959A (ja) * | 2005-06-22 | 2007-01-11 | Hitachi Ltd | 電流信号入力型単一磁束量子回路 |
JP2007272796A (ja) * | 2006-03-31 | 2007-10-18 | Nippon Dempa Kogyo Co Ltd | デジタル処理装置のクロック分配回路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5990721A (en) | 1997-08-18 | 1999-11-23 | Ncr Corporation | High-speed synchronous clock generated by standing wave |
US6563358B1 (en) | 2000-09-20 | 2003-05-13 | Nortel Networks Limited | Technique for distributing common phase clock signals |
JP4769741B2 (ja) | 2006-05-08 | 2011-09-07 | エルピーダメモリ株式会社 | 信号供給構造及び半導体装置 |
US20090146748A1 (en) | 2007-12-05 | 2009-06-11 | Mobius Microsystems, Inc. | Amplitude Controller for a Clock, Frequency Reference, and Other Reference Signal Generator |
US9501748B2 (en) | 2014-11-04 | 2016-11-22 | Northrop Grumman Systems Corporation | Mixed coupling between a qubit and resonator |
US10520974B2 (en) * | 2015-06-22 | 2019-12-31 | Northrop Grumman Systems Corporation | Clock distribution system |
-
2019
- 2019-03-13 US US16/352,558 patent/US10591952B1/en active Active
-
2020
- 2020-02-11 CA CA3130329A patent/CA3130329C/en active Active
- 2020-02-11 JP JP2021554394A patent/JP7263539B2/ja active Active
- 2020-02-11 WO PCT/US2020/017701 patent/WO2020185341A1/en unknown
- 2020-02-11 EP EP20709999.5A patent/EP3938862A1/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6184736B1 (en) * | 1992-04-03 | 2001-02-06 | Compaq Computer Corporation | Sinusoidal radio-frequency clock distribution system for synchronization of a computer system |
JPH0854957A (ja) * | 1994-08-12 | 1996-02-27 | Hitachi Ltd | クロック分配システム |
US6098176A (en) * | 1998-01-30 | 2000-08-01 | International Business Machines Corporation | Sinusoidal clock signal distribution using resonant transmission lines |
JP2007005959A (ja) * | 2005-06-22 | 2007-01-11 | Hitachi Ltd | 電流信号入力型単一磁束量子回路 |
JP2007272796A (ja) * | 2006-03-31 | 2007-10-18 | Nippon Dempa Kogyo Co Ltd | デジタル処理装置のクロック分配回路 |
Also Published As
Publication number | Publication date |
---|---|
JP7263539B2 (ja) | 2023-04-24 |
US10591952B1 (en) | 2020-03-17 |
CA3130329C (en) | 2024-04-09 |
WO2020185341A1 (en) | 2020-09-17 |
CA3130329A1 (en) | 2020-09-17 |
EP3938862A1 (en) | 2022-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2022524528A (ja) | クロック分配共振器システム | |
CN105144587B (zh) | 高效时间交织模数转换器 | |
JP2007087380A (ja) | クロックスキュー管理方法および装置 | |
JP2007082158A (ja) | クロック信号の生成及び分配装置 | |
DE60006650D1 (de) | Schneller zufallszahlengenerator | |
EP2156440B1 (en) | Integrated circuit for clock generation for memory devices | |
US6378080B1 (en) | Clock distribution circuit | |
JP2021515328A (ja) | クロック分配システム | |
Dickson et al. | An 80-Gb/s 2/sup 31/-1 pseudorandom binary sequence generator in SiGe BiCMOS technology | |
US20240088901A1 (en) | Low power clock network | |
US8930742B2 (en) | Clock signals for dynamic reconfiguration of communication link bundles | |
JPS5921045B2 (ja) | クロツク信号分配回路の調整方式 | |
US7624296B2 (en) | Method and apparatus for synchronizing multiple direct digital synthesizers (DDSs) across multiple printed circuit assemblies (PCAs) | |
JP3617392B2 (ja) | 多段パイプラインラッチ回路及びその製造方法 | |
Clarke et al. | 140 Gb/s serializer using clock doublers in 90 nm SiGe technology | |
US11231742B1 (en) | Clock distribution resonator system | |
Chaudhary et al. | 13-Gb/s transmitter for bunch of wires chip-to-chip interface standard | |
US6407575B1 (en) | Load insensitive clock source to enable hot swap of a node in a multiprocessor computer system | |
US6847247B2 (en) | Jittery polyphase clock | |
CN218918006U (zh) | 一种时钟控制电路、电路系统和电子设备 | |
JP4588435B2 (ja) | 出力信号を安定して生成する同期化回路 | |
JP2003087103A (ja) | 半導体集積回路及び送信信号の伝達方法 | |
Chattopadhyay et al. | Reference-based clock distribution architectures | |
JP2010239500A (ja) | クロック供給装置およびクロック供給方法 | |
KR20180118357A (ko) | 복수 개의 클럭 신호 간에 스큐를 최소화하는 클럭분배기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210929 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230412 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7263539 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |