KR20200105505A - 트라이-안정 스토리지 루프 - Google Patents

트라이-안정 스토리지 루프 Download PDF

Info

Publication number
KR20200105505A
KR20200105505A KR1020207022355A KR20207022355A KR20200105505A KR 20200105505 A KR20200105505 A KR 20200105505A KR 1020207022355 A KR1020207022355 A KR 1020207022355A KR 20207022355 A KR20207022355 A KR 20207022355A KR 20200105505 A KR20200105505 A KR 20200105505A
Authority
KR
South Korea
Prior art keywords
storage loop
current
storage
positive
state
Prior art date
Application number
KR1020207022355A
Other languages
English (en)
Other versions
KR102407925B1 (ko
Inventor
알렉산더 루이스 브라운
Original Assignee
노스롭 그루먼 시스템즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노스롭 그루먼 시스템즈 코포레이션 filed Critical 노스롭 그루먼 시스템즈 코포레이션
Publication of KR20200105505A publication Critical patent/KR20200105505A/ko
Application granted granted Critical
Publication of KR102407925B1 publication Critical patent/KR102407925B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/44—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using super-conductive elements, e.g. cryotron
    • H01L39/223—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/038—Multistable circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/81—Containers; Mountings
    • H10N60/815—Containers; Mountings for Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Logic Circuits (AREA)

Abstract

상호 양자 로직(RQL) 게이트 회로들 및 시스템들에 유용한 트라이-안정 스토리지 루프는, 제어 및 신호 입력 라인들을 갖는다. 상기 제어 입력 라인에 제공되는 교번 입력(alternating input)에 의해 상기 스토리지 루프에서 안정 전류 스토리지 상태들(stable current storage states)의 교번(alternating)이 유도될 때, 상기 스토리지 루프가 포지티브 전류를 저장하는 동안 상기 신호 입력 라인에 포지티브 SFQ 펄스를 제공하는 것은, 포지티브-전류 상태와 널-전류 상태 사이의 교번으로부터, 네거티브-전류 상태와 상기 널-전류 상태 사이의 교번으로, 상기 스토리지 루프를 변경(changes)하고, 그리고 상기 스토리지 루프가 네거티브 전류를 저장하는 동안 상기 신호 입력 라인에 네거티브 SFQ 펄스를 제공하는 것은, 상기 네거티브-전류 상태와 상기 널-전류 상태 사이의 교번으로부터, 상기 포지티브-전류 상태와 상기 널-전류 상태 사이의 교번으로, 상기 스토리지 루프를 변경한다.

Description

트라이-안정 스토리지 루프
본 출원은 2019년 2월 1일 출원된 미국 특허 출원 제15/886652호로부터 우선권을 주장하며, 이는 그 전체가 본 명세서에 포함된다.
본 발명은, 일반적으로 양자(quantum) 및 정통 디지털 초전도 회로(classical digital superconducting circuits)에 관한 것으로, 구체적으로, RQL 회로에서 사용하기 위한 트라이-안정 스토리지 루프(tri-stable storage loops)(즉, 홀딩된 상태(held state)가 하나 이상의 입력 신호에 의해 확정적으로 변경될 때까지, 포지티브(positive), 네거티브(negative), 및 제로 상태(zero states)를 나타내는 전류를 안정적으로 홀딩(holding)할 수 있는 루프(loops)임)에 관한 것이다.
디지털 로직(digital logic)의 분야에서, 잘 알려져 있고 고도로 개발된 상보적 금속-산화물 반도체(CMOS: complimentary metal-oxide semiconductor) 기술이 광범위하게 사용되고 있다. CMOS는 기술적으로 성숙 단계에 접근하기 시작했기 때문에, 속도, 전력 소모 계산 밀도, 상호연결 대역폭(interconnect bandwidth) 등에 있어서 더 높은 성능을 달성할 수 있는 대안에 대한 관심이 모아지고 있다. CMOS 기술에 대한 대안은, 전형적인 데이터 레이트(typical data rate)가 초당 20 기가비트(gigabits)(Gb/s) 이상에서, 전형적인 신호 전력(signal power)이 약 4 나노와트(nanowatts)(nW)이고, 동작 온도가 약 4 켈빈(kelvins)인, 초전도 조셉슨 접합(JJ: Josephson junctions)을 이용하는 초전도체 기반 단자속양자 회로(single flux quantum circuitry)를 포함한다.
상호 양자 로직(RQL: reciprocal quantum logic) 패밀리(family) 내의 시스템 및 회로의 맥락(context)에서, 스토리지 루프(storage loop)는, 예를 들어, 스토리지 루프가 구성 요소(constituent)일 수 있는 더 큰 회로에 존재하는 주변 AC 조건과는 반대로, 입력 신호에 의해 이러한 루프에서의 전류 및 그에 의해 표현된 상태가 확정적으로 변경될 때까지, 안정적으로, 상태를 나타내는 초전도 전류를 홀딩할 수 있는 루프이다.
일 예는, 상호 양자 로직(RQL: reciprocal quantum logic) 트라이-안정 스토리지 루프 회로(tri-stable storage loop circuit)를 포함한다. 제어 입력 라인(control input line)은 상기 회로에서 스토리지 루프의 입력단(input end)에 제어 입력(control input)을 제공한다. 신호 입력 라인(signal input line)은 상기 스토리지 루프의 출력단(output end)에 신호 입력(signal input)을 제공한다. 출력 라인은 상기 스토리지 루프의 상기 출력단으로부터 출력 단자속양자(SFQ: single flux quantum) 펄스를 전파(propagate)한다. 상기 스토리지 루프는, 상기 입력단에서의 제어 조셉슨 접합(JJ: Josephson junction); 상기 출력단에서의 로직 조셉슨 접합(JJ); 및 상기 입력단을 상기 출력단에 연결하는 스토리지 인덕터(storage inductor)로 구성된다.
다른 예는, 포지티브-전류 상태(positive-current state)와 널-전류 상태(null-current state) 사이의 교번(alternating)으로부터, 네거티브-전류 상태(negative-current state)와 상기 널-전류 상태 사이의 교번으로, 일련의 펄스들을 변경(alter)하는 방법을 포함한다. 스토리지 루프에서 포지티브 방향으로 전류가 순환하는 포지티브 전류 스토리지 상태(positive current storage state) 및 상기 스토리지 루프에서 본질적으로 전류가 순환하지 않는 널 전류 스토리지 상태(null current storage state) 사이에서, 상기 스토리지 루프를 교번(alternate)시키기 위해, 상호 양자 로직(RQL: reciprocal quantum logic) 시스템에서 상기 스토리지 루프에 교번의 포지티브 및 네거티브 제어 입력들(alternate positive and negative control inputs)이 제공된다. 상기 널 상태로 상기 스토리지 루프를 리턴(return)하고, 후속적으로, 다음 네거티브 제어 입력에서, 상기 스토리지 루프에서 전류가 네거티브 방향으로 순환하는 네거티브 전류 스토리지 상태로, 상기 스토리지 루프가 전이(transition)하게 하기 위해, 상기 포지티브 상태 동안 상기 스토리지 루프에 포지티브 단자속양자(SFQ: single flux quantum) 신호 펄스가 입력된다. 그 직접적인 결과로, 상기 제어 입력들이 상기 네거티브 상태와 상기 널 상태 사이에서 상기 스토리지 루프를 교번(alternate)한다.
또 다른 예는, 입력 노드(input node)에 연결된 제어 입력 라인(control input line); 회로 접지(circuit ground)와 상기 입력 노드의 사이에 연결된 제어 조셉슨 접합(JJ: Josephson junction); 상기 입력 노드와 출력 노드(output node) 사이에 연결된 스토리지 인덕터; 상기 회로 접지와 상기 출력 노드의 사이에 연결된 로직 조셉슨 접합(JJ); 상기 출력 노드에 연결된 신호 입력 라인; 및 상기 출력 노드에 연결된 출력 라인을 포함하는 회로를 포함한다. 상기 제어 조셉슨 접합(JJ), 스토리지 인덕터, 및 로직 조셉슨 접합(JJ)은 스토리지 루프를 형성한다. 상기 제어 조셉슨 접합(JJ) 및 스토리지 인덕터는, 상기 제어 입력 라인을 통해 제공되는 제어 입력들의 단방향 흐름(unidirectional flow)을 제공하도록 크기가 정해(sized)진다.
도 1은 예시적인 트라이-안정 스토리지 루프(tri-stable loop)의 회로도(circuit diagram)이다.
도 2는 주기적(cyclical)인 제어 입력을 갖지만 신호 입력이 없는 시간(time)의 함수(function)로서 트라이-안정 루프에서의 전류의 플롯(plot)이다.
도 3은 주기적인 제어 입력을 가지고 신호 입력을 갖는 시간의 함수로서 트라이-안정 루프에서의 전류의 플롯이다.
도 4a 및 도 4b는, 포지티브-전류 상태와 널-전류 상태 사이에서의 교번으로부터, 네거티브-전류 상태와 널-전류 상태 사이에서의 교번으로(도 4a), 및 그 반대로(도 4b), 일련의 펄스들을 변경하는 예시적인 방법들의 흐름도이다.
본 개시는 일반적으로 상호 양자 로직(RQL: reciprocal quantum logic) 시스템 및 관련 방법에 사용하기 위한 로직 회로(logical circuits)에 관한 것이다. 보다 구체적으로, 본 개시는 루프의 양 단들(ends)에서 조셉슨 접합들(JJ: Josephson junctions)에서의 신호들의 상호작용을 통해 3 개의 안정 상태들 중 임의의 상태로 구동될 수 있는 유도 스토리지 루프(inductive storage loop)에 관한 것이다. 본 명세서에 기술된 유도 스토리지 루프는, 단자속양자(SFQ) 로직이 접합들 중 하나에서 포지티브 바이어스(positive bias), 네거티브 바이어스(negative bias), 또는 노-바이어스(no bias)를 선택적으로 인가(apply)할 수 있게 한다.
도 1은 예시적인 트라이-안정 루프(100)를 도시한다. 트라이-안정 루프(100)는 제어 조셉슨 접합(control JJ)(104)을 스토리지 인덕터(106)에 연결(connecting)하는 입력 노드(input node)에 제공된 제어 입력 라인(102)을 포함한다. 스토리지 인덕터(106)의 반대쪽 단(opposite end)에서 로직 조셉슨 접합(logic JJ)(108), 신호 입력 라인(110), 및 출력 라인(112)이 연결되는 출력 노드이다. 따라서, 스토리지 루프(100)는 회로 접지(circuit ground), 제어 JJ(104), 스토리지 인덕터(106), 로직 JJ(108), 및 상기 회로 접지 사이에 형성된다. 입력 라인들(102, 110) 및 출력 라인(112)은 예를 들어, 각각 SFQ 펄스들을 스토리지 루프(100) 내로(into) 또는 밖으로(out of) 전파하기 위해 조셉슨 전송 라인들(JTL: Josephson transmission lines)(미도시)에 연결될 수 있다.
루프(100)는 로직 JJ(108)에 부가적인 바이어스를 인가하여, 신호 입력 라인(110)을 따라 인가된 SFQ 신호가 출력 라인(112)에서 전파되는 출력을 생성한다. 이를 달성하기 위해, 제어 접합(control junction)(104)은 전류의 SFQ를 스토리지 루프(100)에 보내(put)도록 트리거(triggered)된다. 이는 제어 입력 라인(102)을 따라 공급되는 RQL-인코딩된(RQL-encoded) SFQ 펄스들을 통해 수행될 수 있거나, 또는 제어 입력 라인(102)을 따라 공급되는 AC 전력의 직접 인가(direct application)를 통해 수행될 수 있다.
스토리지 루프(100) 내의 구성요소 크기의 선택은, 단방향 데이터 흐름(unidirectional data flow)을 제공한다. 예를 들어, 제어 JJ(104)는 로직 JJ(108)에 비해 큰 크기로 정해(sized)질 수 있고, 스토리지 인덕터(106)는 주변 AC 바이어스 조건에 관계없이 루프(100)를 안정(stable)하게 만들기 위해 입력 라인 JTL들(미도시) 내의 전파 경로 인덕턴스(propagation-path inductances)에 비해 큰 크기로 정해질 수 있다. 신호 방향(signal direction)은 회로(100)에서 이렇게 제공된다. 예를 들어, 제어 입력 라인(102) 상에 제공된 SFQ 펄스는 스토리지 루프(100)로 하나의 Φ0의 전류를 배치(place)할 수 있다. 이러한 스토리지 루프를 통한 전류의 크기(magnitude)는, 스토리지 루프(100)에서 스토리지 인덕터(106)의 크기에 의해 결정된다. 따라서, 제어 입력 라인(102) 상의 입력 인덕터(미도시)의 인덕턴스 값(inductance value)은, 스토리지 인덕터(106)의 인덕턴스 값에 비해 작을 수 있다(예를 들어, 약 8 pH와 9 pH 사이로 예를 들어 8.5 pH). 한편, 스토리지 인덕터(106)는, 제어 입력 라인(102)에 제공된 제어 입력 SFQ 펄스에 의해 유도된 저장된 전류의 크기를 감소시키기 위해 비교적 큰 크기로 정해질 수 있다(예를 들어, 약 30 pH와 40 pH 사이로 예를 들어 35 pH)(예를 들어, 전술한 입력 인덕터보다 약 4 배 더 크다). 일부 예들에서, 제어 입력 라인(102)에 도입된 전류의 크기는, 스토리지 루프(100)에 저장된 전류보다 약 4 배 더 크다. 제어 JJ(104)는, 제어 입력 라인(102)에 연결된 임의의 구동(driving) JTL(미도시)이 제어 JJ(104)를 플립(flipping)하여, 전류를 스토리지 루프(100)로 보낼 수 있도록 크기가 정해질 수 있지만, 스토리지 루프(100)에서의 전류는, 제어 JJ(104)를 언플립(unflip)하고, 저장된 펄스가 제어 입력 라인(102)으로부터 물러나게(back out of) 하기에는 충분하지 않다.
RQL 회로에서, 임의의 조셉슨 접합은, 포지티브, 네거티브, 포지티브, 네거티브 등의 교번 방식(alternating fashion)으로 트리거하며, 상기 임의의 조셉슨 접합의 초전도 위상(superconducting phase)은 로직 상태(logical state)를 나타낸다. 도 2는, 시간의 함수(function)로서, 제어 접합(104)으로서 스토리지 인덕터(106)에서 전류는 제어 입력 라인(102)을 따라 제공된 전류에 의해 이러한 교번 방식으로 트리거되며, 신호 입력 라인(110)을 따라 인가되는 신호 입력은 없다. 제어 접합(104)의 각각의 포지티브 트리거(triggering)(202, 206)는, 하나의 Φ0(약 2.07 mA-pH) 값(worth)의 전류를 스토리지 루프(100)로 보내고, 로직 접합(108)을 포지티브로 바이어스(biasing)한다. 각각의 네거티브 트리거(204, 208)는 이러한 바이어스 전류를 제거한다(즉, 이를 다시 제로로 설정(setting)한다). 일부 예들에서, 제어 입력 라인(102)에 대한 신호는, 매 AC 클록 사이클(AC clock cycle)마다 하나의 트리거 쌍(triggering pair)(예를 들어, 202, 204)을 야기(cause)하도록 구성될 수 있다. 다른 예들에서, 제어 입력 라인(102)에 제공된 인가된 전류는 복수의(multiple) AC 클록 사이클들에 걸쳐 존재할 수 있다.
도 3은 도 2의 것과 유사한 플롯(plot)을 도시하지만, 신호 입력 라인(110)에 인가된 신호 입력들의 효과를 부가한 것이다. 제어 입력 라인(102)을 따라 제공된 제어 신호들의 결과로서, 제어 접합(104)은 계속해서 포지티브로(302, 306, 312, 318) 및 네거티브로(304, 310, 314, 320) 교번(alternately)으로 트리거한다. 루프(100)에서 제로 전류가 존재할 때의 시간 동안 신호 입력 라인(110)을 통해 회로(100)로 입력되는 임의의 SFQ 펄스들은, 스스로 로직 접합(108)을 트리거하기에 불충분하다. 그러나, 이러한 SFQ 펄스들은 스토리지 인덕터(106) 내의 전류에 의해 제공되는 추가적인 바이어스로 로직 접합(108)을 트리거할 수 있다.
도 2에 도시된 바와 같이, 신호 입력이 없을 때, 루프(100)에서만 전류가 0 및 하나의 Φ0 값의 전류 사이에서 변하(varies)기 때문에, 처음에 제어 접합(104)은 로직 접합(logic junction)(108)에 포지티브 바이어스 또는 노-바이어스를 인가할 수만 있다. 그러나, 로직 접합(108)의 포지티브 트리거는 포인트(point)(308)에 도시된 바와 같이, 스토리지 루프(100)에 저장된 전류를 제거(annihilates)하고, 이러한 포지티브 바이어스를 제거(removes)한다. 이러한 포인트(308) 이후에, 제어 접합(104)의 다음 트리거(310)는 네거티브이고, 이제 제어 접합(104)은 네거티브 바이어스를 인가할 수 있을 뿐이다.
제어 접합(104)의 후속 트리거(310, 312, 314)는, 신호 입력 라인(110)에서 인가된 네거티브 SFQ 펄스와 이러한 바이어스의 조합에 의해 로직 접합(108)이 네거티브로(316) 트리거될 때까지 0 및 -Φ0 사이에서 인가된 바이어스를 스위칭(switch)한다. 이는 다시 스토리지 루프(100)에서 전류를 제거하고, 이는 원 상태(original state)로 리턴(returns)하며, 제어 접합(104)은 노-바이어스 또는 포지티브 바이어스만 다시 한번 인가할 수 있다.
상기 설명을 고려하면, 도 1에 도시된 유형의 트라이-안정 스토리지 루프는, 하나의 RQL 신호로부터 들어오는 일련의 펄스들을 교번(alternating)하는 것을 인터럽트(interrupt)하는 능력을 제공하여, 포지티브-전류 상태(positive-current state)와 무-전류 상태(no-current state) 사이에서 선택적으로 교번할 수 있을 뿐만 아니라, 네거티브-전류 상태(negative-current state)에도 도달할 수 있다. 도 2 및 도 3의 상기 설명된 예들에서, 제어 접합(104)의 제1 트리거(triggering)(예를 들어, 202 또는 302)가 포지티브 방향으로 가정(assume)됨에도 불구하고, 회로(100)는 제어 접합(104)의 제1 트리거가 네거티브일 때와 동등하게 기능(functions)하며, 모든 설명된 전류들의 신호들은 리버스(reverse)된다. 일부 로직 기능들을 제공하는 게이트들의 구성은, 의사결정(decision-making) 조셉슨 접합(Josephson junction)에 포지티브, 네거티브, 또는 노-바이어스 전류를 인가하기 위한 RQL 신호의 능력(ability)으로부터 부분적으로 카운트(count), 효율(efficiency) 등에서 이점을 제공(benefit)한다. 따라서, 본 명세서에 설명된 유형의 트라이-안정 루프들은 이러한 RQL 게이트들의 구성에서 이전의 설계들에 비해 이점을 제공한다. 예로서, 스토리지 루프(100)는, RQL 시스템들과 호환가능한 것들 중에서 컴포넌트-효율 D 플립-플롭(component-efficient D flip-flops), 다수 게이트들(majority gates), AND 게이트들, OR 게이트들, AND-OR 게이트들, NAND 게이트들, 및 NOR 게이트들을 생성하기 위해 사용될 수 있다. 일부 예들에서, 복수의(multiple) 스토리지 루프들은 결합(combined)될 수 있으므로, 스토리지 루프들은 복수의, 다수의 또는 특정한 스토리지 루프들에 저장된 전류에 의해 생성된 적절한 바이어스(biasing)에 따라서만 트리거되는 공통 로직 접합(common logic junction)을 공유한다.
도 4a는 포지티브-전류 상태(positive-current state)와 널-전류 상태(null-current state) 사이의 교번(alternating)으로부터, 네거티브-전류 상태(negative-current state)와 상기 널-전류 상태 사이의 교번으로, 일련의 펄스들을 변경(altering)하는 방법(400)을 도시한다. 스토리지 루프에서 포지티브 방향으로 전류가 순환하는 포지티브 전류 스토리지 상태(positive current storage state) 및 상기 스토리지 루프에서 본질적으로 전류가 순환하지 않는 널 전류 스토리지 상태(null current storage state) 사이에서, 상기 스토리지 루프를 교번(alternate)시키기 위해, 상호 양자 로직(RQL: reciprocal quantum logic) 시스템에서 상기 스토리지 루프에 교번(alternate)의 포지티브 및 네거티브 제어 입력들(alternate positive and negative control inputs)이 제공된다(402). 상기 포지티브 상태 동안 상기 스토리지 루프에 포지티브 단자속양자(SFQ: single flux quantum) 신호 펄스가 입력된다(404). 상기 스토리지 루프에서 로직 JJ는 포지티브 방향으로 트리거하고(406), 상기 스토리지 루프에서 상기 포지티브 전류를 제거(annihilating)하고, 상기 널 상태로 상기 스토리지 루프를 리턴(returning)한다(408). 다음 네거티브 제어 입력에서, 상기 루프에서 전류가 네거티브 방향으로 순환하는 네거티브 전류 스토리지 상태로, 상기 스토리지 루프가 전이(transition)하도록 야기(caused)되며(410), 그 결과 후속 제어 입력들은 상기 네거티브 상태와 상기 널 상태 사이에서 상기 스토리지 루프를 교번한다(412).
도 4b는 네거티브-전류 상태(negative-current state)와 널-전류 상태 사이의 교번으로부터, 포지티브-전류 상태와 상기 널-전류 상태 사이의 교번으로, 일련의 펄스들을 변경하는 방법(450)을 도시하며, 이는 도 4a에 도시된 방법(400)으로부터 계속될 수 있다. 네거티브 SFQ 신호 펄스는 상기 네거티브 상태 동안 스토리지 루프에 입력된다(414). 스토리지 루프에서 로직 JJ는 스토리지 루프에서 전류를 제거(annihilate)시키기 위해 네거티브로 트리거함으로써(416), 스토리지 루프를 상기 널 상태로 리턴시킨다(418). 다음 포지티브 제어 입력에서, 스토리지 루프는 상기 포지티브 상태로 전이(transition)하도록 야기되며(420), 그 결과 후속 제어 입력들은 상기 널 상태와 상기 포지티브 상태 사이에서 스토리지 루프를 교번한다(422).
상술한 것은 본 발명의 예이다. 물론, 본 발명을 설명하기 위해 구성 요소 또는 방법의 생각할 수 있는 모든 조합을 설명하는 것은 가능하지 않으나, 당업자는 본 발명의 많은 추가 조합 및 치환이 가능하다는 것을 알 것이다. 따라서, 본 발명은 첨부된 청구항을 포함하여 본 출원의 범주 내에 속하는 이러한 모든 변경, 수정 및 변형을 포함하도록 의도된다. 또한, 본 개시 또는 청구항이 "하나의(a)", "한(an)", "제1(first)"또는 "다른(another)" 요소, 또는 그 등가물을 언급하는 경우, 이러한 하나의 요소보다는 하나 이상의 요소를 포함하고, 이러한 둘 이상의 요소들을 배제하지 않거나 또는 요구하지 않는 것으로 해석되어야 한다. 본 명세서에서 사용되는 바와 같이, "포함하다(includes)"와 같은 용어는, 포함하지만 이에 제한되지는 않는다는 것을 의미하고, "포함하는(including)"과 같은 용어는, 이에 제한되지는 않지만 포함하는 것을 의미한다. "~에 기초하여(based on)"와 같은 용어는 적어도 부분적으로 기초하는 것을 의미한다.

Claims (20)

  1. 상호 양자 로직(RQL: reciprocal quantum logic) 트라이-안정 스토리지 루프 회로(tri-stable storage loop circuit)에 있어서,
    스토리지 루프의 입력단(input end)에 제어 입력을 제공하도록 구성된 제어 입력 라인;
    상기 스토리지 루프의 출력단(output end)에 신호 입력을 제공하도록 구성된 신호 입력 라인; 및
    상기 스토리지 루프의 상기 출력단으로부터 출력 단자속양자(SFQ: single flux quantum) 펄스를 전파하도록 구성된 출력 라인
    을 포함하고,
    상기 스토리지 루프는,
    상기 입력단에서의 제어 조셉슨 접합(JJ: Josephson junction);
    상기 출력단에서의 로직 조셉슨 접합(JJ); 및
    상기 입력단을 상기 출력단에 연결하는 스토리지 인덕터
    를 포함하는 회로.
  2. 제1항에 있어서,
    상기 스토리지 루프는,
    포지티브 전류, 네거티브 전류를 저장하거나, 또는 전류를 저장하지 않는 상기 스토리지 루프에 기초하여, 각각, 상기 로직 조셉슨 접합(JJ)에 포지티브 바이어스(positive bias), 네거티브 바이어스(negative bias), 또는 노-바이어스(no bias) 중 하나를 선택적으로 인가하도록 구성된,
    회로.
  3. 제1항에 있어서,
    상기 조셉슨 접합들 및 상기 스토리지 인덕터는,
    상기 입력단으로부터 상기 출력단으로 단방향 신호 흐름(unidirectional signal flow)을 제공하도록 크기가 정해진,
    회로.
  4. 제3항에 있어서,
    상기 제어 입력 라인에 연결된 구동 조셉슨 전송 라인(driving JTL)이,
    상기 제어 조셉슨 접합(JJ)을 트리거(trigger)하여 상기 스토리지 루프로 전류를 보내도록 하지만, 상기 제어 조셉슨 접합(JJ)을 언트리거(untrigger)하여 펄스가 상기 제어 입력 라인으로부터 물러나도록(back out of) 하기에는 상기 전류가 불충분하도록,
    상기 제어 조셉슨 접합(JJ)의 크기가 정해지는
    회로.
  5. 제1항에 있어서,
    상기 회로는,
    상기 스토리지 루프에 제로 전류가 있는 경우, 상기 신호 입력 라인을 통한 SFQ 펄스 입력이 상기 로직 접합(logic junction)을 트리거하기에는 불충분하도록 구성된,
    회로.
  6. 제5항에 있어서,
    상기 회로는,
    상기 스토리지 루프에 포지티브 전류가 있는 경우, 상기 신호 입력 라인을 통한 포지티브 SFQ 펄스 입력이, 상기 로직 접합을 포지티브(positively)로 트리거하게 하고, 상기 스토리지 루프에서 상기 포지티브 전류를 제거하도록 구성된,
    회로.
  7. 제6항에 있어서,
    상기 회로는,
    상기 스토리지 루프에 네거티브 전류가 있는 경우, 상기 신호 입력 라인을 통한 네거티브 SFQ 펄스 입력이, 상기 로직 접합을 네거티브(negatively)로 트리거하게 하고, 상기 스토리지 루프에서 상기 네거티브 전류를 제거(annihilate)하도록 구성된,
    회로.
  8. 제1항에 있어서,
    상기 신호 입력 라인에 입력이 없는 경우, 상기 스토리지 루프는 2 개의 안정 상태를 가지는,
    회로.
  9. 제8항에 있어서,
    상기 2 개의 안정 상태는,
    상기 스토리지 루프에 본질적으로 전류가 흐르지 않는 제1 안정 상태; 및
    상기 스토리지 루프에 하나의 Φ0 값(worth)의 전류가 흐르는 제2 안정 상태
    를 포함하는 회로.
  10. 제9항에 있어서,
    상기 신호 입력 라인에 포지티브 SFQ 펄스가 공급된 경우,
    상기 스토리지 루프는,
    상기 스토리지 루프에 Φ0 값의 전류가 흐르는 제3 안정 상태를 획득하는,
    회로.
  11. 포지티브-전류 상태(positive-current state)와 널-전류 상태(null-current state) 사이의 교번(alternating)으로부터, 네거티브-전류 상태(negative-current state)와 상기 널-전류 상태 사이의 교번으로, 일련의 펄스들을 변경하는 방법에 있어서,
    스토리지 루프에서 포지티브 방향으로 전류가 순환하는 포지티브 전류 스토리지 상태(positive current storage state) 및 상기 스토리지 루프에서 본질적으로 전류가 순환하지 않는 널 전류 스토리지 상태(null current storage state) 사이에서, 상기 스토리지 루프를 교번(alternate)시키기 위해, 상호 양자 로직(RQL: reciprocal quantum logic) 시스템에서 상기 스토리지 루프에 교번(alternate)의 포지티브 및 네거티브 제어 입력들을 제공하는 단계; 및
    상기 널 상태로 상기 스토리지 루프를 리턴(return)하고, 후속적으로, 다음 네거티브 제어 입력에서, 상기 스토리지 루프에서 전류가 네거티브 방향으로 순환하는 네거티브 전류 스토리지 상태로, 상기 스토리지 루프가 전이(transition)하게 하고, 상기 제어 입력들이 상기 네거티브 상태와 상기 널 상태 사이에서 상기 스토리지 루프를 교번하도록 하기 위하여, 상기 포지티브 상태 동안 상기 스토리지 루프에 포지티브 단자속양자(SFQ: single flux quantum) 신호 펄스를 입력하는 단계
    를 포함하는 방법.
  12. 제11항에 있어서,
    상기 널 상태로 상기 스토리지 루프를 리턴하고, 후속적으로, 다음 포지티브 제어 입력에서, 상기 포지티브 상태로 상기 스토리지 루프가 전이하게 하기 위하여,
    상기 네거티브 상태 동안 상기 스토리지 루프에 네거티브 단자속양자(SFQ: single flux quantum) 신호 펄스를 입력하는 단계
    를 더 포함하는 방법.
  13. 제11항에 있어서,
    상기 SFQ 신호 펄스는,
    상기 제어 입력이 상기 스토리지 루프에 제공되는 곳으로부터 반대쪽인, 상기 스토리지 루프의 단(end)에서 상기 스토리지 루프에 입력되는,
    방법.
  14. 제11항에 있어서,
    상기 스토리지 루프는,
    제어 조셉슨 접합(JJ); 및
    스토리지 인덕터의 반대쪽 단들(opposite ends)에 연결된 로직 조셉슨 접합(JJ)
    를 포함하는 방법.
  15. 제14항에 있어서,
    상기 입력된 SFQ 신호 펄스는,
    상기 로직 조셉슨 접합(JJ)이 트리거하도록 하여 상기 스토리지 루프로부터 출력 펄스를 전파하게 하는,
    방법.
  16. 입력 노드에 연결된 제어 입력 라인(control input line);
    회로 접지와 상기 입력 노드의 사이에 연결된 제어 조셉슨 접합(JJ: Josephson junction);
    상기 입력 노드와 출력 노드의 사이에 연결된 스토리지 인덕터;
    상기 회로 접지와 상기 출력 노드의 사이에 연결된 로직 조셉슨 접합(JJ);
    상기 출력 노드에 연결된 신호 입력 라인; 및
    상기 출력 노드에 연결된 출력 라인
    을 포함하고,
    상기 제어 조셉슨 접합(JJ), 스토리지 인덕터, 및 로직 조셉슨 접합(JJ)은 스토리지 루프를 형성하고,
    상기 제어 조셉슨 접합(JJ) 및 스토리지 인덕터는,
    상기 제어 입력 라인을 통해 제공되는 제어 입력들의 단방향 흐름(unidirectional flow)을 제공하도록 크기가 정해진,
    회로.
  17. 제16항에 있어서,
    상기 스토리지 루프는,
    포지티브 전류, 네거티브 전류를 저장하거나, 또는 전류를 저장하지 않는 상기 스토리지 루프에 기초하여, 각각, 상기 로직 조셉슨 접합(JJ)에 포지티브 바이어스(positive bias), 네거티브 바이어스(negative bias), 또는 노-바이어스(no bias) 중 하나를 선택적으로 인가하도록 구성된,
    회로.
  18. 제16항에 있어서,
    상기 스토리지 루프는,
    상기 신호 입력 라인에 입력이 없는 경우,
    상기 스토리지 루프에 본질적으로 전류가 흐르지 않는 제1 안정 상태; 및
    상기 스토리지 루프에 하나의 Φ0 값(worth)의 전류가 흐르는 제2 안정 상태
    를 포함하는 2 개의 안정 상태를 가지는,
    회로.
  19. 제18항에 있어서,
    상기 신호 입력 라인에 포지티브 SFQ 펄스가 공급된 경우,
    상기 스토리지 루프는,
    상기 스토리지 루프에 Φ0 값의 전류가 흐르는 제3 안정 상태를 획득하는,
    회로.
  20. 제16항에 있어서,
    상기 제어 입력 라인에 제공되는 교번 입력에 의해 상기 스토리지 루프에서 안정 상태들의 교번이 유도될 때,
    상기 스토리지 루프가 포지티브 전류를 저장하는 동안 상기 신호 입력 라인에 포지티브 SFQ 펄스를 제공하는 것이, 포지티브-전류 상태(positive-current state)와 널-전류 상태(null-current state) 사이의 교번(alternating)으로부터, 네거티브-전류 상태(negative-current state)와 상기 널-전류 상태 사이의 교번으로, 상기 스토리지 루프를 변경하고, 및
    상기 스토리지 루프가 네거티브 전류를 저장하는 동안 상기 신호 입력 라인에 네거티브 SFQ 펄스를 제공하는 것이, 상기 네거티브-전류 상태와 상기 널-전류 상태 사이의 교번(alternating)으로부터, 상기 포지티브-전류 상태와 상기 널-전류 상태 사이의 교번으로, 상기 스토리지 루프를 변경하도록 구성된,
    회로.

KR1020207022355A 2018-02-01 2019-01-25 트라이-안정 스토리지 루프 KR102407925B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/886,652 2018-02-01
US15/886,652 US10158348B1 (en) 2018-02-01 2018-02-01 Tri-stable storage loops
PCT/US2019/015229 WO2019152281A1 (en) 2018-02-01 2019-01-25 Tri-stable storage loops

Publications (2)

Publication Number Publication Date
KR20200105505A true KR20200105505A (ko) 2020-09-07
KR102407925B1 KR102407925B1 (ko) 2022-06-13

Family

ID=64604834

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207022355A KR102407925B1 (ko) 2018-02-01 2019-01-25 트라이-안정 스토리지 루프

Country Status (7)

Country Link
US (1) US10158348B1 (ko)
EP (1) EP3747125A1 (ko)
JP (1) JP7185706B2 (ko)
KR (1) KR102407925B1 (ko)
AU (1) AU2019215341B2 (ko)
CA (1) CA3088408C (ko)
WO (1) WO2019152281A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10650319B2 (en) 2015-02-06 2020-05-12 Northrop Grumman Systems Corporation Flux control of qubit under resonant excitation
US10756712B2 (en) 2017-11-13 2020-08-25 Northrop Grumman Systems Corporation RQL phase-mode flip-flop
US10103736B1 (en) * 2018-02-01 2018-10-16 Northrop Gumman Systems Corporation Four-input Josephson gates
US10615783B2 (en) * 2018-07-31 2020-04-07 Northrop Grumman Systems Corporation RQL D flip-flops
US10554207B1 (en) 2018-07-31 2020-02-04 Northrop Grumman Systems Corporation Superconducting non-destructive readout circuits
US11201608B2 (en) 2020-04-24 2021-12-14 Northrop Grumman Systems Corporation Superconducting latch system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005959A (ja) * 2005-06-22 2007-01-11 Hitachi Ltd 電流信号入力型単一磁束量子回路

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3094685A (en) 1957-09-30 1963-06-18 Ibm Non-destructive readout system
JP2700649B2 (ja) 1987-11-24 1998-01-21 科学技術振興事業団 超伝導アナログ・デジタル変換器
US5233243A (en) 1991-08-14 1993-08-03 Westinghouse Electric Corp. Superconducting push-pull flux quantum logic circuits
JP2971066B1 (ja) 1998-12-02 1999-11-02 株式会社日立製作所 超電導単一磁束量子論理回路
US6734699B1 (en) 1999-07-14 2004-05-11 Northrop Grumman Corporation Self-clocked complementary logic
JP3806619B2 (ja) * 2001-06-15 2006-08-09 株式会社日立製作所 超電導単一磁束量子回路
US6518786B2 (en) 2001-06-15 2003-02-11 Trw Inc. Combinational logic using asynchronous single-flux quantum gates
US6756925B1 (en) 2003-04-18 2004-06-29 Northrop Grumman Corporation PSK RSFQ output interface
JP4113076B2 (ja) 2003-08-28 2008-07-02 株式会社日立製作所 超電導半導体集積回路
US7443719B2 (en) 2006-02-23 2008-10-28 Hypres, Inc. Superconducting circuit for high-speed lookup table
US7554369B2 (en) 2005-10-04 2009-06-30 Hypres, Inc. Digital programmable frequency divider
US7724020B2 (en) * 2007-12-13 2010-05-25 Northrop Grumman Systems Corporation Single flux quantum circuits
US7969178B2 (en) 2008-05-29 2011-06-28 Northrop Grumman Systems Corporation Method and apparatus for controlling qubits with single flux quantum logic
WO2009149086A2 (en) * 2008-06-03 2009-12-10 D-Wave Systems Inc. Systems, methods and apparatus for superconducting demultiplexer circuits
US7786748B1 (en) 2009-05-15 2010-08-31 Northrop Grumman Systems Corporation Method and apparatus for signal inversion in superconducting logic gates
US8489163B2 (en) 2011-08-12 2013-07-16 Northrop Grumman Systems Corporation Superconducting latch system
AU2014400659B2 (en) 2014-07-08 2017-11-02 Northrop Grumman Systems Corporation Superconductive gate system
US9780765B2 (en) 2014-12-09 2017-10-03 Northrop Grumman Systems Corporation Josephson current source systems and method
US9768771B2 (en) 2015-02-06 2017-09-19 Northrop Grumman Systems Corporation Superconducting single-pole double-throw switch system
US9905900B2 (en) 2015-05-01 2018-02-27 Northrop Grumman Systems Corporation Superconductor circuits with active termination
US9712172B2 (en) 2015-10-07 2017-07-18 Microsoft Technology Licensing, Llc Devices with an array of superconducting logic cells
US9543959B1 (en) 2015-10-21 2017-01-10 Microsoft Technology Licensing, Llc Phase-mode based superconducting logic
US9595970B1 (en) 2016-03-24 2017-03-14 Northrop Grumman Systems Corporation Superconducting cell array logic circuit system
US9646682B1 (en) 2016-05-27 2017-05-09 Northrop Grumman Systems Corporation Reciprocal quantum logic (RQL) sense amplifier
US9998122B2 (en) 2016-06-08 2018-06-12 Auburn University Superconducting quantum logic and applications of same
US9972380B2 (en) 2016-07-24 2018-05-15 Microsoft Technology Licensing, Llc Memory cell having a magnetic Josephson junction device with a doped magnetic layer
US9876505B1 (en) 2016-09-02 2018-01-23 Northrop Grumman Systems Corporation Superconducting isochronous receiver system
US9812192B1 (en) 2016-09-02 2017-11-07 Northrop Grumman Systems Corporation Superconducting gate memory circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005959A (ja) * 2005-06-22 2007-01-11 Hitachi Ltd 電流信号入力型単一磁束量子回路

Also Published As

Publication number Publication date
CA3088408A1 (en) 2019-08-08
WO2019152281A1 (en) 2019-08-08
AU2019215341B2 (en) 2021-04-29
CA3088408C (en) 2024-01-16
JP7185706B2 (ja) 2022-12-07
US10158348B1 (en) 2018-12-18
JP2021512566A (ja) 2021-05-13
AU2019215341A1 (en) 2020-07-30
EP3747125A1 (en) 2020-12-09
KR102407925B1 (ko) 2022-06-13

Similar Documents

Publication Publication Date Title
KR102407925B1 (ko) 트라이-안정 스토리지 루프
KR102395938B1 (ko) 4-입력 조셉슨 게이트
AU2018364957B2 (en) Josephson AND/OR gate
KR102444860B1 (ko) Rql d 플립-플롭
EP3776856B1 (en) Superconducting integrated circuits with clock signals distributed via inductive coupling
EP3747127B1 (en) Josephson polarity and logical inverter gates
CA3118868C (en) Inverting phase-mode logic flip-flops
AU2018364956B2 (en) Inverting phase mode logic gates
EP3711163B1 (en) Large fan-in rql gates and corresponding method for determining a logic value
AU2019215340B2 (en) RQL majority gates, and gates, and or gates
CA3072188A1 (en) Two-input two-output superconducting gate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant