JP2006509377A - 分離されるよう構成された応力下での構造体の製造方法 - Google Patents

分離されるよう構成された応力下での構造体の製造方法 Download PDF

Info

Publication number
JP2006509377A
JP2006509377A JP2004566101A JP2004566101A JP2006509377A JP 2006509377 A JP2006509377 A JP 2006509377A JP 2004566101 A JP2004566101 A JP 2004566101A JP 2004566101 A JP2004566101 A JP 2004566101A JP 2006509377 A JP2006509377 A JP 2006509377A
Authority
JP
Japan
Prior art keywords
assembled
substrate
substrates
composite structure
preform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004566101A
Other languages
English (en)
Other versions
JP2006509377A5 (ja
JP4943656B2 (ja
Inventor
フルネル，フランク
モリソー，ユベール
ラガ，クリステル
Original Assignee
コミサリヤ・ア・レネルジ・アトミク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミサリヤ・ア・レネルジ・アトミク filed Critical コミサリヤ・ア・レネルジ・アトミク
Publication of JP2006509377A publication Critical patent/JP2006509377A/ja
Publication of JP2006509377A5 publication Critical patent/JP2006509377A5/ja
Application granted granted Critical
Publication of JP4943656B2 publication Critical patent/JP4943656B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Hydraulic Control Valves For Brake Systems (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)
  • Separation Using Semi-Permeable Membranes (AREA)

Abstract

本発明は、２つのそれぞれの連結面を通じて２つの基板５、６、１１、１３を組み立てることにより、分離領域で分離されるよう構成されている超小型電子複合構造体の作製方法に関する。本発明は、組立前に、接線応力状態の差が、組み立てられる２つの面間で引き起こされ、前記接線応力状態の差が、分離の時点で組み立てられる構造体内で所定の応力状態を得るように選択されることを特徴とする。

Description

本発明は、２つの基本の超小型電子構造体を組み立てることにより、分離されることを意図される超小型の電子複合構造体を作製する方法に関する。超小型の電子構造体の概念は、光電子、超小型技術、ナノ技術、ナノ電子構造体を含むものとして以下理解しなければならない。
最初の基板から一時的または最終的なターゲット基板に層を移す技術が、超小型電子装置において次第に用いられるようになってきている。この技術には多数の用途があり、そのうち２つのみを、説明的かつ非限定的な例のために本明細書で言及する。例えば、特に低電力消費で高速な部品を製造するために使用されるＳＯＩ（シリコンオンインシュレータ）基板の作成に使用される。また、高価なバルク基板の使用を避けることにより、コストを抑える複合基板の作成にも使用される。これは、例えばバルク炭化珪素基板の場合である。
ソース基板からターゲット基板に薄膜を移す従来技術の方法の１つが、仏国特許第２６８１４７２号、およびその各種改善例（本明細書に引用により組み込む）に記載されている。その方法は、特に以下のステップを含む。
・ ソース基板内で移される薄膜の範囲を定める、ソース基板内の埋め込まれた弱化領域をイオン注入により作製するステップ、
・ 薄層の自由面でソース基板をターゲット基板に組み立てるステップ、
・ 熱および／または機械エネルギーを印加して、弱化領域においてソース基板の破断（ｆｒａｃｔｕｒｅ）を生じさせるステップ。
熱処理が、弱化領域における破断の一部または全部をもたらすのに必要とされ、かつソース基板およびターゲット基板は、熱膨張係数が大きく異なる材料を特徴とする場合、問題が起きる可能性がある。この状況は、例えば、溶融シリカ基板上にシリコン膜を移すことが求められる場合に起きる。熱処理は、熱膨張係数の差のために、２つの基板を組み立てることにより形成される構造体内に高い内部応力を生じさせることがあり、これらの高い内部応力は、構造体にダメージを及ぼす場合がある。また、本来の破断の時点で、構造体が突如分離されて直ちに緩和するため、これらの応力が、ダメージを及ぼすこともある。したがって、この時点で、各構造体において急激に応力が上昇する、すなわちターゲット基板に貼付される移された薄膜から成る構造体およびソース基板の残りにより形成される構造体において急激に応力が上昇する。その大きさが高すぎる場合、この急激な変化が、これら２つの構造体のうち少なくとも１つにダメージを及ぼしうる。
この問題を解決するには、応力を許容応力レベル未満に維持する、あるいは応力を最小限にするため、破断温度において、２つの基板を組み立てることにより生成される構造体内の応力を正確に監視することが必要とされる。
より一般的には、温度変化を必然的に伴う、へテロ構造体の分離の時点におけるヘテロ構造体（すなわち、少なくとも２つの材料を組み立てることで製造される複合構造体）内の応力を制御することが問題である。
上述の問題を解決するため、本発明は、その各々の結合面で２つの基板を組み立てることにより複合構造体を作成する方法を提案しており、複合構造体は、分離領域で分離されるように構成され、組立前に、組み立てられる２つの面間で接線応力状態の差が引き起こされ、この接線応力状態の差が、分離の時点で、組み立てられる構造体内で所定の応力状態を得るように選択されることを特徴とする。
組み立てられる２つの面間の接線応力状態の差は、有利には、分離の時点で分離領域における応力を最小限にするように選択される。
よって、本発明は、温度が構造体を分離するように上昇する際、その後生成される応力を補償できるように、組み立てられる構造体において意図的に応力を生成することを教示している。
全く異なる状況では、Ｄ．Ｆｅｉｊｏｏ，Ｉ．Ｏｎｇ，Ｋ．Ｍｉｔａｎｉ，Ｗ．Ｓ．Ｙａｎｇ，Ｓ．Ｙｕ、およびＵ．Ｍ．Ｇｏｓｅｌｅによる論文「Ｐｒｅｓｔｒｅｓｓｉｎｇ ｏｆ ｂｏｎｄｅｄ ｗａｆｅｒｓ（接合ウェハのプレストレス）」、Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ １ｓｔ ｉｎｔｅｒｎａｔｉｏｎａｌ ｓｙｍｐｏｓｉｕｍ ｏｎ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｗａｆｅｒ ｂｏｎｄｉｎｇ、Ｓｃｉｅｎｃｅ， Ｔｅｃｈｎｏｌｏｇｙ ａｎｄ ａｐｐｌｉｃａｔｉｏｎｓ、Ｖｏｌ．９２−７、Ｔｈｅ Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ（１９９２年）、２３０ページは、複合構造体内で内部応力を生成する方法を提案しているが、構造体の機械的安定性の向上を目的としていることに注意されたい。
このため、２つの構造体、この例では２つのシリコンウェハは、通常の条件下で分子接着により接合される。次に、このように形成された複合構造体は、外周で固定される構造体の中心にポインタを当てることにより、構造体を湾曲させて応力をかけられる。構造体を十分に湾曲させることにより、接合境界面が生じる。２つのウェハは、分離し、そして達成された新たな湾曲で直ちに再接合される。この分離／再接合プロセスは、境界面での接合エネルギーとポインタにより印加される力とに応じて、数回繰り返される。ポインタにより引き起こされる応力を解放すると、複合構造体は、ポインタにより応力を加えられた複合構造体の最後の分離／再接合時に得られる応力に応じた曲率半径で緩和しかつ安定する。したがって、内部応力は、複合構造体内で引き起こされる。
しかしながら、構造体内で生じる内部応力は、構造体の弾性変形エネルギーと接合エネルギーの相対値に応じるため、上記の技術を用いて容易に調整することはできない。さらに、指摘されるように、このような条件下では、組み立てられた２つの構造体が分離しないので、上記の方法は、高すぎるエネルギーでの分子接合のために使用できず、ポインタが、構造体の弾性変形の範囲内で取り除かれる場合、構造体は分子接合時の初期状態に戻る。したがって、構造体は湾曲がなく、よって内部応力も持たない。現在は、高い接合エネルギーを得ること、例えば、良好なソリディティ（ｓｏｌｉｄｉｔｙ）、および高品質な接合境界面を確保することが、技術上有益なことが多い。
上記の文献は、温度の変化に関連付けられる構造体内での応力を監視することに全く関係していない。
上記文献に記載の技術は、複合構造体内で応力を生成するために疑いなく利用することができるが、この概念は、ヘテロ構造体の温度挙動の問題の解決に関連していない。したがって、上記文献が本発明と類似するとみなされるのは単に帰納的である。いずれにせよ、応力の制御の欠如は、提案されている技術を調整しづらくする。また、それは、制限された接合エネルギーで組み立てられる構造体に限定される。
本発明の方法には、これらの限定がない。複合構造体内で生成される応力状態は、組立前に各基板で無関係に生成される応力に左右される。これらの応力は、精密に変更可能である（下記参照）。したがって、本方法は、精密に再現可能で可変であり、将来の要件に応じて、応力を監視（または制御）することができる。本発明の方法では、組立の間に複合構造体は分離する必要がないため、組み立てられる基板間の接合力は、もはや制限されない。
この文献の残りでは、組み立てられる基板が、これらの２つの基板を組み立てることにより形成される複合構造体とは対照的に、基本構造体としても言及されている。
２つの基本構造体の接合される面間の接線応力の差は、組立前に前記構造体のそれぞれを（主に弾性的に）変形させることにより有利に生成される。応力を生成する単純で容易な方法は、これらの構造体を湾曲させることである。
好適な実施形態では、組み立てられる２つの面がそれぞれ凹状および凸状となるように、２つの構造体が湾曲させられる。それら２つの面は、相補的であるか、またはそれぞれ球形の凹状および球形の凸状である。
例えば、構造体は、変形される構造体に局部的および／または分散的な機械力を印加することにより、応力を生成するために湾曲させることができる。
好適な実施形態では、湾曲される構造体の２つの面間で圧力差を生成することができる。この圧力差を生成し、かつ組み立てられる面を有する基本構造体を得る手段は、組み立てられる面に与えられる輪郭に応じて選択される適切な輪郭を有し、かつ基板が外周で局所的に載る凹状プレフォーム上に、前記構造体を吸引することを含む。有利には、構造体とプレフォームとの間の密封を向上させるために、シールを設けることができる。また、（プレフォームなしで）前記構造体の空洞への吸引についても言及でき、構造体は、外周で空洞と隣接するシール上に局所的に載る。
湾曲した基本構造体は、２つの相補的なプレフォーム間で前記構造体を変形させることにより得られることができ、一方のプレフォームは凹状であり、かつ他方のプレフォームは凸状であり、輪郭は、組み立てられる面に与えられる輪郭に応じて選択される。この場合、吸引チャネルは、いったん別のプレフォームが取り除かれた後、湾曲された構造体を維持するために、基本構造体を受け止めるプレフォーム上に設けることができる。有利には、この別のプレフォームは、有利には、組み立てられる別の基本構造体であって、所要の輪郭に既に湾曲されている。
別の選択肢は、例えば、組み立てられる面に与えられる輪郭に応じて選択される輪郭を有する２つのプレフォーム間で、２つの構造体を変形させることにより、組み立てられる構造体の両方に同時に機械力を印加することである。
好ましくは、
・ 機械力は、型から成るプレフォームにより基板の１つまたはそれ以上に印加される。
・ このプレフォームは多孔性型から成る。
・ 機械力は、少なくとも１つの変形可能なプレフォームを用いて基板に印加される。
２つの構造体は、好ましくは分子接合により組み立てられ、高い付着力と良好な品質の境界面を達成する。この場合、組み立てられる２つの面間の応力状態差の生成前または後に、これらの面は以後の接合を促進するように処理される。例えば、処理には、機械的および／または化学的研磨、化学処理、ＵＶ／オゾン処理、ＲＩＥ（反応性イオンエッチング）、プラズマ処理、または水素内でのアニーリングを含めることができる。
本発明の他の好適な特徴によると、
・ 基板が直接接触により組み立てられ、基板のうち少なくとも１つの基板の表面が、組み立てられる表面間に空気が閉じ込められるのを防ぐように構成される。
・ 基板の少なくとも１つが穿孔される。
・ その基板は中心で穿孔される。
・ 基板の少なくとも１つは、基板の縁部で開放されるデッドエンドチャネルを含む。
・ 基板は流動層を用いて組み立てられる。
・ 組立は室温より高い温度で実行される。
・ 基板は加熱されたプレフォームと接触して加熱される。
・ プレフォームはそれぞれ異なる温度まで加熱される。
また、有利なことに、組み立てられる２つの面間の接線応力状態の差は、このように複合構造体内で引き起こされるプレストレスが、その後の特定温度での特定の内部応力の印加を可能とするように選択される。有利には、プレストレスは、複合構造体内の応力を最小限にする、あるいは除去するように選択される。
さらに、本発明は、ソース基板からターゲット基板に薄膜を移す方法であって、以下のステップを含む方法を提案する。
・ ソース基板のイオン注入された面に対して特定の深さで埋め込まれた弱化層を作製するため、ソース基板の一面を介してイオン注入し、それにより薄層が、イオン注入された面と埋込層との間で範囲を定める、イオンを注入するステップ、
・ 組み立てられる構造体を形成するために、ソース基板の一面をターゲット基板の一面に組み立てるステップ、
・ 埋込層内のソース基板の残りから薄層を分離するステップ。
本方法は、組立前に、組み立てられる２つの面間で接線応力状態の差が引き起こされ、この接線応力状態の差が、分離の時点で、組み立てられる構造体内で所定の応力状態を得るように選択されることを特徴とする。
組み立てられる２つの面間の接線応力状態の差は、有利には、分離の時点で埋込層における応力を最小限にするように選択される。これは、分離後に得られる構造体の品質を保証する。
好適な実施形態では、組み立てられる２つの面間の接線応力状態の差は、組立前に、組み立てられる２つの基板のそれぞれを湾曲させることにより課せられる。
本発明のその他の態様と利点は、非限定的な例により提供される特定の実施形態の以下の詳細な説明を読むと明瞭になるであろう。説明では、添付の図面を参照する。
以下の説明で参照する図面において、同様、類似、または等価な部品は、同一の参照符号で示す。また、図面を明確にするため、各種アイテムは、一貫した尺度で示していない。
本発明を例示するため、約０．４μｍ厚のシリコン層と約０．４μｍ厚の酸化物層とから成る膜を、直径２００ｍｍで７５０μｍの表面酸化シリコンソース基板から、直径２００ｍｍで１２００μｍ厚の溶融シリコンターゲット基板へ移す方法を、非限定的な例として説明する。
膜は、標準的な移す技術を用いる、以下の方法を用いて移されることができる。
・ 当業者にとって知られている注入条件で、例えば約６×１０１６Ｈ＋／ｃｍ２でありかつ７５ＫｅＶのエネルギーでの水素注入で、移される薄層の範囲を定める弱化領域をソース基板内に作製するための、ソース基板に対するイオン注入、
・ ソース基板の酸化層のターゲット基板への分子接着による接合、
・ ソース基板の弱化領域の破断により薄膜を移し、この破断は、例えば約４００℃の熱処理で引き起こされ、有利には機械力の印加を伴う。
図１および図２は、それぞれ、２つの基板の組立により形成される従来の複合構造体の熱処理間に、溶融シリカおよびシリコン基板の各表面で生成される算出された応力を示す。室温では、２つの基板は緩和しており、複合構造体内の内部応力はない。
以後、温度の上昇につれ、構造体は次第に応力を受ける。図１の曲線１は、溶融シリカ基板の組み立てられた面にかかる応力の変化を示し、曲線２は、その自由面にかかる応力の変化を示し、図２の曲線３は、シリコン基板の組み立てられた面にかかる引張応力の変化を示し、曲線４は、その自由面にかかる引張応力の変化を示す。
この温度に伴う応力の変化は、当業者には完全に知られかつ定量化できる。それは以下の文献に記載されている。Ｓ．Ｔｉｍｏｓｈｅｎｋｏ，Ｊ．Ｏｐｔ．Ｓｏｃ．ａｍ．１１（１９２５年）２３３ページ、およびＤ．Ｆｅｉｊｏｏ，Ｉ．Ｏｎｇ，Ｋ．Ｍｉｔａｎｉ，Ｗ．Ｓ．Ｙａｎｇ，Ｓ．Ｙｕ，およびＵ．Ｍ．Ｇｏｓｅｌｅ，Ｚｈｅ−Ｃｈｕａｎ Ｆｅｎｇ，Ｈｏｎｇ−ｄｕ Ｌｉｕ Ｊ；Ａｐｐｌ．Ｐｈｙｓ．５４（１），１９８３年、８３ページ「Ｇｅｎｅｒａｌｉｚｅｄ ｆｏｒｍｕｌａ ｆｏｒ ｃｕｒｖａｔｕｒｅ ｒａｄｉｕｓ ａｎｄ ｌａｙｅｒ ｓｔｒｅｓｓｅｓ ｃａｕｓｅｄ ｂｙ ｔｈｅｒｍａｌ ｓｔｒａｉｎ ｉｎ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｍｕｌｔｉｌａｙａｒ ｓｔｒｕｃｔｕｒｅｓ（半導体多層構造体における熱歪みにより引き起こされる曲率半径および層応力の一般式）」。連続弾性理論の機械計算を用いる、第一次近似によると、材料が等方性であり、かつ熱膨張係数が、適用可能な温度範囲にわたり一定であると考えられる場合、応力の変化は、温度に対しほぼ直線的である。これらの結果を精緻にするため、より複雑な計算（例えば有限要素法計算）を使用することができる。
シリコンは、溶融シリカよりも高い熱膨張係数を有するため、温度の上昇につれ、シリコンの組み立てられる面の膨張は、シリコンよりも膨張の少ない溶融シリカにより妨げられる。したがって、この面は、圧縮下で応力を加えられており、その剛性により自由面の膨張を引き起こす。これと同時に、溶融シリカの組み立てられる面は、シリコンにより膨張させられ、溶融シリカの剛性のために自由面の圧縮を招く。
破断の時点で、これらの応力は突然解放される。これは、シリコン基板の破断領域で約１００ＭＰａの急激な変化、および溶融シリカの組み立てられる面で１６０Ｍｐａの急激な変化に相当する。
制御されない場合、これらの応力の急激な変化は、得られた構造体にダメージを及ぼしうる。
一方、本発明によると、組み立てられた複合構造体の破断の時点で、応力が、有利には破断後に得られる構造体の品質を保証する閾値未満で課せられるように、内部でプレストレスが加えられる。
したがって、シリコンソース基板５の組み立てられる面が凸状であり、溶融シリコン基板６の組み立てられる面が凹状であるように、シリコンソース基板５および溶融シリコンターゲット基板６が、組立前に、組み立てられる面で１．２ｍの程度の曲率半径を有して湾曲される場合、接合境界面で所与の接線応力レベルで組立後に、図３に示される構造体が得られ、シリコンの組み立てられる面は、室温において伸張下で応力を加えられ、溶融シリカの組み立てられる面は、室温において圧縮下で応力を加えられる。図３の矢印は、接合境界面でのこの応力状態を示す。線５’は、予め注入により作成されている弱化層を示す。
このように応力を加えられたとき、複合構造体の応力レベルは、溶融シリカの組み立られる面（曲線７）とその自由面（曲線８）に関しては図４に示されるように温度にともなって変化し、シリコンの組み立てられる面（曲線９）とその自由面（曲線１０）に関しては図５に示されるように、温度にともなって変化する。
破断温度では、シリコン基板または溶融シリカ基板のいずれにおいても、組み立てられた複合構造体内に、実質上内部応力はないと考えることができる。したがって、分離の時点での応力の急激な変化はない。
本例では、破断温度で最小限にされている破断領域内の内部応力は、もはや破断機構では作用していない。これは、破断に必要な熱収支（熱−時間の対）にごくわずかな影響しか及ぼさず、この場合、同じ熱収支が保持される。特定の場合には、例えばプレストレスなしの接合の場合に必要な時間と比較して、実行される破断に必要な熱処理時間を修正する必要があるかもしれない。熱処理時間を修正してはならない要件がある場合、同様に熱処理温度を変更することができるだろう。接合前の曲率半径は、有利には、この新たな温度に適合するように選択され得る。また、組み立てられる構造体内の内部応力を、最小限にすることなく低減することが有益かもしれない。例えば、破断後に得られる構造体の品質を保証すると同時に、破断に必要な熱収支を選択することが必要な場合である。もちろん、その選択は、外部源の全体的または局部的応力（伸張、ねじれなど）に印加するように行うことができる。
したがって、ソース基板とターゲット基板との組み立てられる面間の接線応力の差を生成すると、組み立てられる構造体の分離の時点で得られる様々な構造体による応力の急激な変化が制限される。組み立てられる２つの基板が、バルク基板であり、かつ異なる熱膨張係数を有する場合、組み立てられる２つの面間の接線応力状態の差は、有利には、低い方の熱膨張係数を有する基板の面が、組み立てられる他面に対して、圧縮下で応力を加えられるように選択される。次いで、複合構造体の結果として生じるプレストレスは、特に分離温度で、温度上昇に関連する、今後の応力の一部または全部を前もって相殺する。
選択された分離温度と含まれる材料の膨張係数とを仮定すると、組立時に生成される応力を決定する方法は、当業者にとっては自明であろう。
この応力状態の差を生成する方法は多数ある。
図６は、方法の一実施形態を示す。第１の基本構造体１１は、例えば球形の凹状などの特定の形状である第１のプレフォーム１２上に吸引することにより変形される。吸引は、プレフォームの表面に開口する吸引チャネル１５により実行される。プレフォームの外周のシール１６は、第１の構造体１１を支持し、その構造体の２つの面間で圧力差が得られるように確保する。この圧力差のため、構造体は、第１のプレフォーム１２の形状を採るように変形させられる。この変形のため、当業者が精通し定量化できる応力が、第１の構造体１１内、特にその露出面（ここでは上面）で生成される。
次に、第２の構造体１３が、第１の構造体１１の露出面に面して上方に設けられる。例えば球形の凸状形状などの、第１のプレフォーム１２の形状を有利に相補的な適切な形状を備える第２のプレフォーム１４が、第２のプレフォーム１４と第１の構造体１１との間で第２の構造体１３を変形させるために設けられる。図６に示される矢印は、変形自体を実行する力の印加を示す。変形される間、第２の構造体１３は、その形状を採るまで第１の構造体１１と接触して漸進的に変形される。
当業者には良く知られている方法で処理されて、組み立てられる２つの面は、例えば２つの構造体に応力を加える前に、分子接着により接合することができ、その後、２つの面が一致する際に接合が行われる。
そして、接合前の２つの構造体のそれぞれの変形により課せられる、知られている接線応力の差を、それぞれの組み立てられる面で有する２つの応力下の構造体を組み立てることにより、図３に示される種類の複合構造体が得られる。
当業者は、構造体において得られる応力レベル、特に組み立てられる面において得られる応力レベルと、構造体に課せられる変形とを正確に関連付ける方法を知っている。したがって、当業者は、プレフォーム１２および１４の形状の適切な選択を通じ、接合前に組み立てられる２つの面間の接線応力の差を正確に課すことにより、いったん組み立てられた複合構造体全体に応力をかける方法を知っている。プレフォームは剛体の多孔性型、または非多孔性型、あるいは例えば変形可能な膜であってもよい。
図７に示されるように、この方法の変形では、第１のプレフォーム１２が、中央空洞１８を有する中空装置１７に置き換えられる。次いで、第１の構造体１１の外周は、間に挟まれるシール１９でこの装置上に搭載される。吸引チャネル２０は、この空洞内の圧力を低減する。第１の構造体１１の２つの面間の圧力差を調整することにより、第１の構造体１１は特定の湾曲に変形する。例えば、約０．２５×１０５パスカル（約０．２５バール）の空洞内の真空で、大気圧に露出されている構造体の他面に関しては、直径１９５ｍｍのシールを用いる厚さ７５０μｍ、直径２００ｍｍの標準的シリコンウェハの場合、３ｍｍのたわみが得られる。その後、第１の構造体１１を、上述した方法で第２の構造体３に組み立てることができる。
図８は、相補的形状の２つの適切なプレフォーム間で第２の構造体１３を変形させることからなる別の変形例を示し、一方のプレフォーム（２２）は凹状であり、他方のプレフォーム（２１）は凸状である。凸状プレフォームには、変形および凹状プレフォーム２２の取り外し後、第２の構造体１３を適正な位置に保持するための吸引チャネル２４が設けられる。次に、第２の構造体１３は、例えば、接着剤を用いて接合することにより、（例えば図７に従い）既に自身が変形済みの第１の構造体１１に組み立てることができる。
別の変形例では、応力をかけずに室温での分子接合により２つの基本構造体を組み立てる。それから、組み立てられた構造体は、２つの相補的な型間で変形される。各構造体が型のうち１つに（例えば吸引により）固定されたことを確認した後、組み立てられた構造体は、当業者にとって知られている何らかの方法により分子接合領域から分離させられる。これにより、その後本発明に応じて組み立てることのできる２つの応力を受けた基本構造体が生じる。この変形例は、組み立てられる面の表面の状態を保持する利点、例えば、さらなる分子接合により２つの応力下で基本構造体の組立を可能にするという利点を備える。
したがって、２つの基本構造体は、分子接着、接着剤による接合、または下地層による接合で、組み立てることができる。
プレフォームと変形される構造体との間に接着層を用いてもよい、あるいは、プレフォームと湾曲した基本構造体を接触させて保持するために、静電気力または磁力を用いてもよい。
図９に示される別の変形例では、２つの構造体１１および１３が、接合せずに対向して配置され、相補形状を有する凹状プレフォーム２５と凸状プレフォーム２６との間で同時に変形させられる。図９では、矢印は、変形を生じさせるために印加される圧力を示す。次いで、２つの構造体は、２つの構造体間に残る空気の膜と結合して変形する。いったん所要の湾曲が達成されれば、空気膜が排出され、印加された力により分子接着による接合が生じる。
第２の構造体１３が、第１の構造体１１とプレフォーム１４の間で変形する際、気泡が、２つの構造体間に閉じ込められ、分子接着による接合を妨げる場合がある。この気泡を排出するため、図１０Ａに示されるように、例えば、構造体のレーザ穿孔またはディープエッチングにより、組み立てられる構造体のうち一方または両方を中心２７で穿孔することが有利である。
代替案は、図１０Ｂに示されるように、構造体のうち一方または両方に、組み立てられる面上のウェハの縁部で開放される、１つまたはそれ以上の排出チャネル２８を設けることである。例えば、これらの排出チャネルは、１００μｍ程度の幅および５μｍ程度の奥行きを有し、通常のリソグラフィおよびエッチング技術により作製することができる。吸引手段は、閉じ込められた空気の排出を促進するため、これらのチャネル２８または穿孔２７と結合されることができる。
別の選択肢は、閉じ込められた空気の量を最少化するために、部分的真空状態下で変形と組立を行うことであるが、この方法は、構造体の減圧により変形を確実にするため、より高い真空状態を必要とするという欠点を備える。
最後の選択肢は、ウェハの外周に径方向のスペーサを配置し、いったん中央部が接合されたあとでそれらのスペーサを取り除くことである。より一般的に、２つの構造体間の接合を中心部で開始させてから、縁部に向かって伝播させることができる方法であれば、いかなる方法を採用してもよい。例えば、これを達成するために、２つの構造体間の曲率半径におけるわずかな差が、接合前に導入されることができる。
本発明の方法による接合後、組み立てられる２つの構造体の段階間に接線応力の差を課すことにより、あらゆる点での応力が知られている、応力下の複合構造体が得られる。２つの最初の構造体を変形する力（機械圧力または真空による吸引）が取り除かれると、複合構造体の外面の開放後、構造体内の応力が、当業者にとって知られている特定の方法で変化する。特に、この変化は、２つの初期構造体の各々を構成する各種材料の性質および厚みと、接合境界面での応力差とに応じる。
上記の方法は、異なる材料の基板から成るヘテロ構造体の、制御された応力下での分離を可能にする。これらの基板は、処理済みの、または未処理の、（１つかまたはそれ以上の比較的薄いまたは厚い材料の異なる層の積み重ねを形成する）単一形態または複合形態で比較的薄いまたは厚いことがある。関連する材料は、特に、シリコン、ゲルマニウム、それらの合金（Ｓｉ１−ＸＧｅＸ）、燐化インジウム（ＩｎＰ）、砒化ガリウム（ＧａＡｓ）、ニオブ酸リチウム、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、サファイアなどの半導体、ＹｂａＣｕＯ、ＮｂＮ、またはＢｉＳｒＣａＣｕＯタイプの化合物などの超伝導体、あるいは、特に溶融シリカ、石英、様々な組成のガラス、ＭｇＯなどの絶縁体、特にタングステン、銅、またはアルミニウムなどのすべての金属である。
上記の様々な変形例が実行可能である。
プレフォームは、変形された中間構造体の熱接合を可能にするように加熱されることができる。プレフォームは、有利なことには、２つの中間構造体が、組立の時点で温度差を有するように異なる温度であってもよい。
高温での中間構造体の接合は、中間構造体の制御された変形を通じて既に達成されている制御に加えて、複合構造体の内部応力に対する制御を提供する。
例えば、中間構造体の変形を制限することにより、所与の温度で複合構造体の内部応力をキャンセルすることができる。例えば、直径２００ｍｍの７５０μ厚のシリコンウェハと、直径２００ｍｍの１２００μ厚の溶融シリカとから成る２つの中間構造体を、１．４ｍを越える曲率半径まで変形させることは所望されない。接合前に約１．４ｍの曲率半径に変形されたこれら２つの中間構造体は、接合が２０℃で起こる場合、内部応力が約３００℃で除去される複合構造体をもたらす。一方、２つの中間構造体が１００℃で接合される場合、複合構造体の内部応力は、３８０℃で除去され、よって、中間構造体をさらに変形させずにより高い温度で除去される。
特定の温度Ｔｆで流れる層を、２つの中間構造体間に配置してもよい。この流動層を導入すると、熱処理温度がＴｆを超えると、複合構造体での内部応力が変化する。
このため、例えばアニーリング間の応力が最小限となる。一例として、０．４μ厚のシリコン膜を載せた、直径２００ｍｍの１２００μ厚の溶融シリカ基板から成る複合構造体を検討してみよう。本発明の手段により複合構造体を作製することは、例えば８００℃の熱処理温度Ｔｔｔｈが、シリコン膜内で良好な結晶品質を保持するために設定される応力レベルを超えずに達成可能であることを意味する（複合構造体を形成する基本構造体にプレストレスを加えずに、シリコン膜を劣化させず８００℃の温度に達することはできなかった）。一方、複合構造体を得るために使用される基本構造体の変形を変更せずに、熱処理温度を上昇させることが求められる場合、設定されている応力レベルを超える危険がある。例えば８００℃と等しいＴｆで流れる層がある場合、熱処理温度がＴｆを超えると直ちに、流動層が流れることにより、内部応力の一部を軽減する。よって、設定されている内部応力レベルを超えずに、Ｔｔｔｈよりも高い温度で熱処理を行うことができる。
プレフォームは、型、例えば多孔型であってもよい。
圧力差が、基本構造体を変形させる、あるいは、プレフォーム上に基本構造体を保持するために利用される場合、好都合には基本構造体の面の１つを、大気圧以外の圧力、好都合には大気圧よりも高い圧力下に置くことができる。図１１は、それぞれが変形可能な膜３１Ａまたは３２Ａを含む、２つのプレフォーム３１および３２を有するエンクロージャ３０を一例として示す。吸引チャネル３３および３４は、これらの膜の表面上に開口し、ここでは接線方向として示される。吸引または加圧回路は、二重線で示される。
吸引チャネルは、変形された状態で基本構造体を保持する。吸引チャネルの領域は、大気圧よりも高い圧力（例えば、エンクロージャ内の圧力が２×１０５パスカル（２バール））を、中間構造体の露出面に印加することにより制限することができる。さらに、変形可能なプレフォームが、圧力差により変形される場合、基本構造体の露出面にかかる圧力を増加させることにより、より大きな変形を達成できる。例えば、プレフォーム３１は、１．５×１０５パスカル（１．５バール）の内部圧力を受け、通路３３は、０．３×１０５パスカル（０．３バール）の圧力を受け、プレフォーム３２は、２．５×１０５パスカル（２．５バール）の内部圧力を受け、チャネル３４は、０．３×１０５パスカル（０．３バール）の圧力を受ける。エンクロージャの圧力（２×１０５パスカル（２バール））は、プレフォーム３１と３２との圧力の間である。
従来（シリカ＋シリコン）ヘテロ構造体内における、溶融シリカ基板の表面における温度に応じた応力の変化を示すグラフである。 このへテロ構造体のシリコン基板の表面での応力を示す同様の図である。 本発明の方法により得られるヘテロ構造体の図である。 本発明の方法により応力を加えられるヘテロ構造体内における、温度に応じた応力の変化を示す図１および図２と類似のグラフである。 本発明の方法により応力を加えられるヘテロ構造体内における、温度に応じた応力の変化を示す図１および図２と類似のグラフである。 本発明の方法の非限定的な一実施形態の図である。 組み立てられる基本構造体に応力を加える方法を示す図である。 組み立てられる基本構造体に応力を加える方法を示す図である。 組み立てられる基本構造体に応力を加える方法を示す図である。 気泡の閉じ込めを防止するように組み立てられる構造体のうちの１つを作製する上記の例を示す図である。 気泡の閉じ込めを防止するように組み立てられる構造体のうちの１つを作製する上記の例を示す図である。 一対の変形可能なプレフォームの断面図である。

Claims (30)

  1. ２つの基板（５、６、１１、１３）をそれぞれの結合面で組み立てることにより、分離領域で分離するように構成された複合構造体を作製する方法であって、組立前に、接線応力状態の差が、組み立てられる２つの面間で引き起こされ、接線応力状態の差が、分離の時点で組み立てられた構造体内に所定の応力状態を得るように選択されることを特徴とする、複合構造体を作製する方法。
  2. 組み立てられる２つの面間の接線応力状態の差が、分離の時点で分離領域内の応力を最小限にするように選択されることを特徴とする、請求項１に記載の複合構造体を作製する方法。
  3. 組み立てられる２つの面間の接線応力状態の差が、組み立てられる２つの基板のそれぞれを湾曲させることにより課せられることを特徴とする、請求項１または２に記載の複合構造体を作製する方法。
  4. ２つの基板は、組み立てられる２つの面がそれぞれ凹状と凸状であるように湾曲させられることを特徴とする、請求項３に記載の複合構造体を作製する方法。
  5. ２つの基板は、組み立てられる２つの面が相補的であるように湾曲させられることを特徴とする、請求項４に記載の複合構造体を作製する方法。
  6. ２つの基板は、組み立てられる２つの面がそれぞれ球形の凹状と球形の凸状であるように湾曲させられることを特徴とする、請求項５に記載の複合構造体を作製する方法。
  7. ２つの基板の湾曲が、２つの基板それぞれに機械力を印加することにより引き起こされることを特徴とする、請求項４から６のいずれか一項に記載の複合構造体を作製する方法。
  8. 基板に印加される機械力が、結果的に前記基板の２つの面間の圧力差をもたらすことを特徴とする、請求項７に記載の複合構造体を作製する方法。
  9. 組み立てられる凹状面を有するように湾曲させられる基板の２つの面間の圧力差が、凹状プレフォームに前記基板を吸引することにより引き起こされ、凹状プレフォームが、組み立てられる面に与えられる輪郭に応じて選択される適切な輪郭を有し、凹状プレフォームに、基板が外周で局所的に載ることを特徴とする、請求項８に記載の複合構造体を作製する方法。
  10. 組み立てられる凹状面を有するように湾曲させられる基板の２つの面間の圧力差が、前記基板を空洞内に吸引することにより引き起こされ、前記基板が、空洞と隣接するシール上に外周で局所的に載ることを特徴とする、請求項８に記載の複合構造体を作製する方法。
  11. 基板に印加される機械力が、相補的な第１および第２のプレフォーム間で基板を変形させた結果であり、一方のプレフォームが凹状であり、他方のプレフォームが凸状であり、プレフォームが、組み立てられる面に与えられる輪郭に応じて選択される輪郭を有することを特徴とする、請求項７に記載の複合構造体を作製する方法。
  12. 第１のプレフォームが、選択された輪郭に既に湾曲させられた、組み立てられる基板の１つであることを特徴とする、請求項１１に記載の複合構造体を作製する方法。
  13. 第２のプレフォームが、第１のプレフォームが取り除かれたとき、湾曲させられた基板を保持するための吸引チャネルを有することを特徴とする、請求項１１に記載の複合構造体を作製する方法。
  14. 機械力が、組み立てられる面に与えられる輪郭に応じて選択される輪郭を有する２つのプレフォーム間で、２つの基板を変形させることにより組み立てられる２つの基板に同時に印加されることを特徴とする、請求項７に記載の複合構造体を作製する方法。
  15. 機械力が、型から成るプレフォームにより基板の少なくとも１つに印加されることを特徴とする、請求項７から１４のいずれか一項に記載の複合構造体を作製する方法。
  16. 前記プレフォームが多孔性型から成ることを特徴とする、請求項１５に記載の複合構造体を作製する方法。
  17. 機械力が、少なくとも１つの変形可能なプレフォームを用いて基板に印加されることを特徴とする、請求項７から１４のいずれか一項に記載の複合構造体を作製する方法。
  18. ２つの基板が、分子接合により組み立てられることを特徴とする、請求項１から１４のいずれか一項に記載の複合構造体を作製する方法。
  19. 組み立てられる２つの面が、接合を促進するように処理されることを特徴とする、請求項１から１４のいずれか一項に記載の複合構造体を作製する方法。
  20. 基板が直接接触により組み立てられ、該基板のうち少なくとも１つの基板の表面が、組み立てられた表面間に空気が閉じ込められるのを防止するように構成されることを特徴とする、請求項１から１９のいずれか一項に記載の複合構造体を作製する方法。
  21. 基板の少なくとも１つが穿孔されることを特徴とする、請求項２０に記載の複合構造体を作製する方法。
  22. 前記基板が中心で穿孔されることを特徴とする、請求項２１に記載の複合構造体を作製する方法。
  23. 基板の少なくとも１つが、基板の縁部で開放される少なくとも１つのデッドエンドチャネルを有することを特徴とする、請求項２０に記載の複合構造体を作製する方法。
  24. 基板が流動層を用いて組み立てられることを特徴とする、請求項１から１７のいずれか一項に記載の複合構造体を作製する方法。
  25. 組立が室温よりも高い温度で実行されることを特徴とする、請求項１から２４のいずれか一項に記載の複合構造体を作製する方法。
  26. 基板が、加熱されたプレフォームとの接触により加熱されることを特徴とする、請求項２５に記載の複合構造体を作製する方法。
  27. プレフォームが、それぞれ異なる温度で加熱されることを特徴とする、請求項２６に記載の複合構造体を作製する方法。
  28. ソース基板からターゲット基板に薄膜を移す方法であって、
    ソース基板のイオン注入された面に対して特定の深さで埋め込まれた弱化層を作製するため、ソース基板の一面を介してソース基板にイオン注入し、イオン注入により、薄層がイオン注入された面と埋込層との間で範囲を定められるステップと、
    組み立てられる構造体を形成するために、ソース基板の一面をターゲット基板の一面に組み立てるステップと、
    埋込層におけるソース基板の残りから薄層を分離するステップとを含み、
    組立前に、組み立てられる２つの面間で接線応力状態の差が引き起こされ、接線応力状態の差が、分離の時点で、組み立てられた構造内で所定の応力状態を得るように選択されることを特徴とする、薄膜を移す方法。
  29. 組み立てられる２つの面間の接線応力状態の差が、分離の時点での内部応力を最小限にするように選択されることを特徴とする、請求項２８に記載の薄膜を移す方法。
  30. 組み立てられる２つの面間の接線応力状態の差が、組立前に、組み立てられる２つの基板それぞれを湾曲させることにより課せられることを特徴とする、請求項２８に記載の薄膜を移す方法。
JP2004566101A 2002-12-09 2003-12-08 分離されるよう構成された応力下での構造体の製造方法 Expired - Lifetime JP4943656B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR02/15550 2002-12-09
FR0215550A FR2848336B1 (fr) 2002-12-09 2002-12-09 Procede de realisation d'une structure contrainte destinee a etre dissociee
PCT/FR2003/003622 WO2004064146A1 (fr) 2002-12-09 2003-12-08 Procede de realisation d'une structure contrainte destinee a etre dissociee

Publications (3)

Publication Number Publication Date
JP2006509377A true JP2006509377A (ja) 2006-03-16
JP2006509377A5 JP2006509377A5 (ja) 2011-05-06
JP4943656B2 JP4943656B2 (ja) 2012-05-30

Family

ID=32320122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004566101A Expired - Lifetime JP4943656B2 (ja) 2002-12-09 2003-12-08 分離されるよう構成された応力下での構造体の製造方法

Country Status (7)

Country Link
US (2) US20060205179A1 (ja)
EP (1) EP1570516B1 (ja)
JP (1) JP4943656B2 (ja)
AT (1) ATE325429T1 (ja)
DE (1) DE60305067T2 (ja)
FR (1) FR2848336B1 (ja)
WO (1) WO2004064146A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011216833A (ja) * 2010-03-18 2011-10-27 Nikon Corp 基板重ね合わせ装置、基板ホルダ、基板重ね合わせシステム、基板重ね合わせ方法およびデバイス製造方法
JP2014007421A (ja) * 2005-02-28 2014-01-16 Silicon Genesis Corp レイヤ転送プロセス用の基板強化方法および結果のデバイス
JP2015515111A (ja) * 2011-12-29 2015-05-21 コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ 多層構造体を基板に製造する方法
KR20180054591A (ko) * 2015-09-18 2018-05-24 빙 후 반도체 기판 본체와 그 상부의 기능층을 분리하기 위한 방법
US11414782B2 (en) 2019-01-13 2022-08-16 Bing Hu Method of separating a film from a main body of a crystalline object
US20240047414A1 (en) * 2019-11-08 2024-02-08 Ev Group E. Thallner Gmbh Device and method for joining substrates

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2848337B1 (fr) * 2002-12-09 2005-09-09 Commissariat Energie Atomique Procede de realisation d'une structure complexe par assemblage de structures contraintes
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
WO2010057068A2 (en) * 2008-11-16 2010-05-20 Suss Microtec, Inc. Method and apparatus for wafer bonding with enhanced wafer mating
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
FR2962594B1 (fr) * 2010-07-07 2012-08-31 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire avec compensation de desalignement radial
FR2972078A1 (fr) * 2011-02-24 2012-08-31 Soitec Silicon On Insulator Appareil et procédé de collage par adhésion moléculaire
FR2972848A1 (fr) * 2011-03-18 2012-09-21 Soitec Silicon On Insulator Appareil et procédé de collage par adhésion moléculaire avec minimisation de déformations locales
US8916450B2 (en) * 2012-08-02 2014-12-23 International Business Machines Corporation Method for improving quality of spalled material layers
FR3077923B1 (fr) 2018-02-12 2021-07-16 Soitec Silicon On Insulator Procede de fabrication d'une structure de type semi-conducteur sur isolant par transfert de couche
KR102648711B1 (ko) 2018-09-20 2024-03-20 삼성전자주식회사 기판 본딩 장치 및 그를 이용한 기판 본딩 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH043908A (ja) * 1990-04-20 1992-01-08 Fujitsu Ltd 半導体基板の製造方法
JPH06196377A (ja) * 1991-11-19 1994-07-15 Sumitomo Metal Mining Co Ltd 半導体基板の接合方法
JP2002536843A (ja) * 1999-02-10 2002-10-29 コミツサリア タ レネルジー アトミーク 内部応力制御のなされた多層構造体、およびその製造方法

Family Cites Families (221)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3915757A (en) 1972-08-09 1975-10-28 Niels N Engel Ion plating method and product therefrom
US3913520A (en) 1972-08-14 1975-10-21 Precision Thin Film Corp High vacuum deposition apparatus
US3993909A (en) 1973-03-16 1976-11-23 U.S. Philips Corporation Substrate holder for etching thin films
FR2245779B1 (ja) * 1973-09-28 1978-02-10 Cit Alcatel
US3901423A (en) 1973-11-26 1975-08-26 Purdue Research Foundation Method for fracturing crystalline materials
US4170662A (en) 1974-11-05 1979-10-09 Eastman Kodak Company Plasma plating
US4121334A (en) 1974-12-17 1978-10-24 P. R. Mallory & Co. Inc. Application of field-assisted bonding to the mass production of silicon type pressure transducers
US3957107A (en) * 1975-02-27 1976-05-18 The United States Of America As Represented By The Secretary Of The Air Force Thermal switch
US4039416A (en) 1975-04-21 1977-08-02 White Gerald W Gasless ion plating
GB1542299A (en) * 1976-03-23 1979-03-14 Warner Lambert Co Blade shields
US4028149A (en) * 1976-06-30 1977-06-07 Ibm Corporation Process for forming monocrystalline silicon carbide on silicon substrates
US4074139A (en) * 1976-12-27 1978-02-14 Rca Corporation Apparatus and method for maskless ion implantation
US4108751A (en) 1977-06-06 1978-08-22 King William J Ion beam implantation-sputtering
US4179324A (en) 1977-11-28 1979-12-18 Spire Corporation Process for fabricating thin film and glass sheet laminate
DE2849184A1 (de) * 1978-11-13 1980-05-22 Bbc Brown Boveri & Cie Verfahren zur herstellung eines scheibenfoermigen silizium-halbleiterbauelementes mit negativer anschraegung
JPS55104057A (en) * 1979-02-02 1980-08-09 Hitachi Ltd Ion implantation device
US4324631A (en) * 1979-07-23 1982-04-13 Spin Physics, Inc. Magnetron sputtering of magnetic materials
CH640886A5 (de) 1979-08-02 1984-01-31 Balzers Hochvakuum Verfahren zum aufbringen harter verschleissfester ueberzuege auf unterlagen.
US4244348A (en) * 1979-09-10 1981-01-13 Atlantic Richfield Company Process for cleaving crystalline materials
FR2475068B1 (fr) * 1980-02-01 1986-05-16 Commissariat Energie Atomique Procede de dopage de semi-conducteurs
FR2506344B2 (fr) * 1980-02-01 1986-07-11 Commissariat Energie Atomique Procede de dopage de semi-conducteurs
US4342631A (en) 1980-06-16 1982-08-03 Illinois Tool Works Inc. Gasless ion plating process and apparatus
US4471003A (en) 1980-11-25 1984-09-11 Cann Gordon L Magnetoplasmadynamic apparatus and process for the separation and deposition of materials
FR2501727A1 (fr) 1981-03-13 1982-09-17 Vide Traitement Procede de traitements thermochimiques de metaux par bombardement ionique
US4361600A (en) 1981-11-12 1982-11-30 General Electric Company Method of making integrated circuits
US4412868A (en) 1981-12-23 1983-11-01 General Electric Company Method of making integrated circuits utilizing ion implantation and selective epitaxial growth
US4486247A (en) 1982-06-21 1984-12-04 Westinghouse Electric Corp. Wear resistant steel articles with carbon, oxygen and nitrogen implanted in the surface thereof
FR2529383A1 (fr) * 1982-06-24 1983-12-30 Commissariat Energie Atomique Porte-cible a balayage mecanique utilisable notamment pour l'implantation d'ioris
FR2537768A1 (fr) 1982-12-08 1984-06-15 Commissariat Energie Atomique Procede et dispositif d'obtention de faisceaux de particules de densite spatialement modulee, application a la gravure et a l'implantation ioniques
FR2537777A1 (fr) * 1982-12-10 1984-06-15 Commissariat Energie Atomique Procede et dispositif d'implantation de particules dans un solide
DE3246480A1 (de) 1982-12-15 1984-06-20 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen Verfahren zur herstellung von halbleiterscheiben mit getternder scheibenrueckseite
US4500563A (en) * 1982-12-15 1985-02-19 Pacific Western Systems, Inc. Independently variably controlled pulsed R.F. plasma chemical vapor processing
US4468309A (en) 1983-04-22 1984-08-28 White Engineering Corporation Method for resisting galling
GB2144343A (en) * 1983-08-02 1985-03-06 Standard Telephones Cables Ltd Optical fibre manufacture
US4567505A (en) * 1983-10-27 1986-01-28 The Board Of Trustees Of The Leland Stanford Junior University Heat sink and method of attaching heat sink to a semiconductor integrated circuit and the like
JPS6088535U (ja) 1983-11-24 1985-06-18 住友電気工業株式会社 半導体ウエハ
FR2558263B1 (fr) 1984-01-12 1986-04-25 Commissariat Energie Atomique Accelerometre directif et son procede de fabrication par microlithographie
GB2155024A (en) 1984-03-03 1985-09-18 Standard Telephones Cables Ltd Surface treatment of plastics materials
FR2563377B1 (fr) 1984-04-19 1987-01-23 Commissariat Energie Atomique Procede de fabrication d'une couche isolante enterree dans un substrat semi-conducteur, par implantation ionique
US4542863A (en) 1984-07-23 1985-09-24 Larson Edwin L Pipe-thread sealing tape reel with tape retarding element
US4566403A (en) * 1985-01-30 1986-01-28 Sovonics Solar Systems Apparatus for microwave glow discharge deposition
US4837172A (en) * 1986-07-18 1989-06-06 Matsushita Electric Industrial Co., Ltd. Method for removing impurities existing in semiconductor substrate
US4717683A (en) * 1986-09-23 1988-01-05 Motorola Inc. CMOS process
US4764394A (en) 1987-01-20 1988-08-16 Wisconsin Alumni Research Foundation Method and apparatus for plasma source ion implantation
EP0284818A1 (de) * 1987-04-03 1988-10-05 BBC Brown Boveri AG Verfahren zum Herstellen eines Schichtverbunds sowie Vorrichtung zur Durchführung eines Verfahrens
JPS63254762A (ja) * 1987-04-13 1988-10-21 Nissan Motor Co Ltd Ｃｍｏｓ半導体装置
US4847792A (en) * 1987-05-04 1989-07-11 Texas Instruments Incorporated Process and apparatus for detecting aberrations in production process operations
SE458398B (sv) 1987-05-27 1989-03-20 H Biverot Ljusdetekterande och ljusriktningsbestaemmande anordning
FR2616590B1 (fr) 1987-06-15 1990-03-02 Commissariat Energie Atomique Procede de fabrication d'une couche d'isolant enterree dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche
JPS644013A (en) * 1987-06-26 1989-01-09 Sony Corp Formation of substrate
US4956698A (en) 1987-07-29 1990-09-11 The United States Of America As Represented By The Department Of Commerce Group III-V compound semiconductor device having p-region formed by Be and Group V ions
US4846928A (en) * 1987-08-04 1989-07-11 Texas Instruments, Incorporated Process and apparatus for detecting aberrations in production process operations
US4887005A (en) 1987-09-15 1989-12-12 Rough J Kirkwood H Multiple electrode plasma reactor power distribution system
US5015353A (en) * 1987-09-30 1991-05-14 The United States Of America As Represented By The Secretary Of The Navy Method for producing substoichiometric silicon nitride of preselected proportions
US5138422A (en) 1987-10-27 1992-08-11 Nippondenso Co., Ltd. Semiconductor device which includes multiple isolated semiconductor segments on one chip
GB8725497D0 (en) 1987-10-30 1987-12-02 Atomic Energy Authority Uk Isolation of silicon
US5200805A (en) * 1987-12-28 1993-04-06 Hughes Aircraft Company Silicon carbide:metal carbide alloy semiconductor and method of making the same
US4904610A (en) * 1988-01-27 1990-02-27 General Instrument Corporation Wafer level process for fabricating passivated semiconductor devices
DE3803424C2 (de) * 1988-02-05 1995-05-18 Gsf Forschungszentrum Umwelt Verfahren zur quantitativen, tiefendifferentiellen Analyse fester Proben
JP2666945B2 (ja) * 1988-02-08 1997-10-22 株式会社東芝 半導体装置の製造方法
US4894709A (en) * 1988-03-09 1990-01-16 Massachusetts Institute Of Technology Forced-convection, liquid-cooled, microchannel heat sinks
US4853250A (en) 1988-05-11 1989-08-01 Universite De Sherbrooke Process of depositing particulate material on a substrate
NL8802028A (nl) 1988-08-16 1990-03-16 Philips Nv Werkwijze voor het vervaardigen van een inrichting.
JP2670623B2 (ja) 1988-09-19 1997-10-29 アネルバ株式会社 マイクロ波プラズマ処理装置
US4952273A (en) 1988-09-21 1990-08-28 Microscience, Inc. Plasma generation in electron cyclotron resonance
US4996077A (en) * 1988-10-07 1991-02-26 Texas Instruments Incorporated Distributed ECR remote plasma processing and apparatus
US4891329A (en) * 1988-11-29 1990-01-02 University Of North Carolina Method of forming a nonsilicon semiconductor on insulator structure
NL8900388A (nl) 1989-02-17 1990-09-17 Philips Nv Werkwijze voor het verbinden van twee voorwerpen.
JPH02302044A (ja) * 1989-05-16 1990-12-14 Fujitsu Ltd 半導体装置の製造方法
US4929566A (en) * 1989-07-06 1990-05-29 Harris Corporation Method of making dielectrically isolated integrated circuits using oxygen implantation and expitaxial growth
JPH0355822A (ja) * 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
US4948458A (en) 1989-08-14 1990-08-14 Lam Research Corporation Method and apparatus for producing magnetically-coupled planar plasma
US5036023A (en) * 1989-08-16 1991-07-30 At&T Bell Laboratories Rapid thermal processing method of making a semiconductor device
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
US5310446A (en) * 1990-01-10 1994-05-10 Ricoh Company, Ltd. Method for producing semiconductor film
JPH0650738B2 (ja) 1990-01-11 1994-06-29 株式会社東芝 半導体装置及びその製造方法
US5034343A (en) * 1990-03-08 1991-07-23 Harris Corporation Manufacturing ultra-thin wafer using a handle wafer
US5529108A (en) * 1990-05-09 1996-06-25 Lanxide Technology Company, Lp Thin metal matrix composites and production methods
CN1018844B (zh) * 1990-06-02 1992-10-28 中国科学院兰州化学物理研究所 防锈干膜润滑剂
US5131968A (en) * 1990-07-31 1992-07-21 Motorola, Inc. Gradient chuck method for wafer bonding employing a convex pressure
JPH0719739B2 (ja) 1990-09-10 1995-03-06 信越半導体株式会社 接合ウェーハの製造方法
US5198371A (en) * 1990-09-24 1993-03-30 Biota Corp. Method of making silicon material with enhanced surface mobility by hydrogen ion implantation
US5618739A (en) * 1990-11-15 1997-04-08 Seiko Instruments Inc. Method of making light valve device using semiconductive composite substrate
US5300788A (en) * 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
DE4106288C2 (de) 1991-02-28 2001-05-31 Bosch Gmbh Robert Sensor zur Messung von Drücken oder Beschleunigungen
JP2812405B2 (ja) 1991-03-15 1998-10-22 信越半導体株式会社 半導体基板の製造方法
US5110748A (en) * 1991-03-28 1992-05-05 Honeywell Inc. Method for fabricating high mobility thin film transistors as integrated drivers for active matrix display
US5442205A (en) 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
US5256581A (en) 1991-08-28 1993-10-26 Motorola, Inc. Silicon film with improved thickness control
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JPH05235312A (ja) * 1992-02-19 1993-09-10 Fujitsu Ltd 半導体基板及びその製造方法
US5614019A (en) * 1992-06-08 1997-03-25 Air Products And Chemicals, Inc. Method for the growth of industrial crystals
DE4224395A1 (de) * 1992-07-23 1994-01-27 Wacker Chemitronic Halbleiterscheiben mit definiert geschliffener Verformung und Verfahren zu ihrer Herstellung
US5234535A (en) 1992-12-10 1993-08-10 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
WO1994017558A1 (en) * 1993-01-29 1994-08-04 The Regents Of The University Of California Monolithic passive component
US5400458A (en) * 1993-03-31 1995-03-28 Minnesota Mining And Manufacturing Company Brush segment for industrial brushes
FR2714524B1 (fr) * 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur
EP0661428B1 (en) * 1993-12-28 2000-03-22 Honda Giken Kogyo Kabushiki Kaisha Gas fuel supply mechanism for gas combustion engine
DE4400985C1 (de) * 1994-01-14 1995-05-11 Siemens Ag Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
FR2715502B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Structure présentant des cavités et procédé de réalisation d'une telle structure.
FR2715503B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Substrat pour composants intégrés comportant une couche mince et son procédé de réalisation.
FR2715501B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
US5880010A (en) * 1994-07-12 1999-03-09 Sun Microsystems, Inc. Ultrathin electronics
JPH0851103A (ja) 1994-08-08 1996-02-20 Fuji Electric Co Ltd 薄膜の生成方法
US5524339A (en) * 1994-09-19 1996-06-11 Martin Marietta Corporation Method for protecting gallium arsenide mmic air bridge structures
FR2725074B1 (fr) 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
US5567654A (en) 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
DE69502709T2 (de) * 1994-10-18 1998-12-24 Philips Electronics Nv Verfahren und herstellung einer dünnen silizium-oxid-schicht
DE69526485T2 (de) 1994-12-12 2002-12-19 Advanced Micro Devices Inc Verfahren zur Herstellung vergrabener Oxidschichten
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
FR2736934B1 (fr) 1995-07-21 1997-08-22 Commissariat Energie Atomique Procede de fabrication d'une structure avec une couche utile maintenue a distance d'un substrat par des butees, et de desolidarisation d'une telle couche
FR2738671B1 (fr) * 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
FR2744285B1 (fr) * 1996-01-25 1998-03-06 Commissariat Energie Atomique Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
FR2747506B1 (fr) 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2748850B1 (fr) 1996-05-15 1998-07-24 Commissariat Energie Atomique Procede de realisation d'un film mince de materiau solide et applications de ce procede
US5863832A (en) * 1996-06-28 1999-01-26 Intel Corporation Capping layer in interconnect system and method for bonding the capping layer onto the interconnect system
US5897331A (en) * 1996-11-08 1999-04-27 Midwest Research Institute High efficiency low cost thin film silicon solar cell design and method for making
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US6054363A (en) * 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
DE19648501A1 (de) * 1996-11-22 1998-05-28 Max Planck Gesellschaft Verfahren für die lösbare Verbindung und anschließende Trennung reversibel gebondeter und polierter Scheiben sowie eine Waferstruktur und Wafer
KR100232886B1 (ko) * 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
DE19648759A1 (de) 1996-11-25 1998-05-28 Max Planck Gesellschaft Verfahren zur Herstellung von Mikrostrukturen sowie Mikrostruktur
FR2756847B1 (fr) * 1996-12-09 1999-01-08 Commissariat Energie Atomique Procede de separation d'au moins deux elements d'une structure en contact entre eux par implantation ionique
CA2225131C (en) 1996-12-18 2002-01-01 Canon Kabushiki Kaisha Process for producing semiconductor article
FR2758907B1 (fr) 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
JP3114643B2 (ja) 1997-02-20 2000-12-04 日本電気株式会社 半導体基板の構造および製造方法
JPH10275752A (ja) * 1997-03-28 1998-10-13 Ube Ind Ltd 張合わせウエハ−及びその製造方法、基板
US6013954A (en) * 1997-03-31 2000-01-11 Nec Corporation Semiconductor wafer having distortion-free alignment regions
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6245161B1 (en) * 1997-05-12 2001-06-12 Silicon Genesis Corporation Economical silicon-on-silicon hybrid wafer assembly
US6033974A (en) * 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US5877070A (en) * 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US6054369A (en) 1997-06-30 2000-04-25 Intersil Corporation Lifetime control for semiconductor devices
US6097096A (en) * 1997-07-11 2000-08-01 Advanced Micro Devices Metal attachment method and structure for attaching substrates at low temperatures
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US6103599A (en) * 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
EP0895282A3 (en) 1997-07-30 2000-01-26 Canon Kabushiki Kaisha Method of preparing a SOI substrate by using a bonding process, and SOI substrate produced by the same
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
FR2767604B1 (fr) 1997-08-19 2000-12-01 Commissariat Energie Atomique Procede de traitement pour le collage moleculaire et le decollage de deux structures
JP3697034B2 (ja) 1997-08-26 2005-09-21 キヤノン株式会社 微小開口を有する突起の製造方法、及びそれらによるプローブまたはマルチプローブ
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
US5981400A (en) 1997-09-18 1999-11-09 Cornell Research Foundation, Inc. Compliant universal substrate for epitaxial growth
US5920764A (en) * 1997-09-30 1999-07-06 International Business Machines Corporation Process for restoring rejected wafers in line for reuse as new
JP2998724B2 (ja) * 1997-11-10 2000-01-11 日本電気株式会社 張り合わせｓｏｉ基板の製造方法
FR2771852B1 (fr) 1997-12-02 1999-12-31 Commissariat Energie Atomique Procede de transfert selectif d'une microstructure, formee sur un substrat initial, vers un substrat final
JP4173573B2 (ja) * 1997-12-03 2008-10-29 株式会社ナノテム 多孔質砥粒砥石の製造方法
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JP3501642B2 (ja) * 1997-12-26 2004-03-02 キヤノン株式会社 基板処理方法
US6071795A (en) * 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
FR2774510B1 (fr) 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
FR2774797B1 (fr) * 1998-02-11 2000-03-10 Commissariat Energie Atomique Procede de realisation d'un ensemble a plusieurs tetes magnetiques et ensemble a tetes multiples obtenu par ce procede
MY118019A (en) 1998-02-18 2004-08-30 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
US6156623A (en) * 1998-03-03 2000-12-05 Advanced Technology Materials, Inc. Stress control of thin films by mechanical deformation of wafer substrate
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
US6057212A (en) * 1998-05-04 2000-05-02 International Business Machines Corporation Method for making bonded metal back-plane substrates
US5909627A (en) * 1998-05-18 1999-06-01 Philips Electronics North America Corporation Process for production of thin layers of semiconductor material
DE19840421C2 (de) * 1998-06-22 2000-05-31 Fraunhofer Ges Forschung Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung
US6054370A (en) * 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
US6118181A (en) 1998-07-29 2000-09-12 Agilent Technologies, Inc. System and method for bonding wafers
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
FR2781925B1 (fr) 1998-07-30 2001-11-23 Commissariat Energie Atomique Transfert selectif d'elements d'un support vers un autre support
EP0989593A3 (en) 1998-09-25 2002-01-02 Canon Kabushiki Kaisha Substrate separating apparatus and method, and substrate manufacturing method
FR2784795B1 (fr) 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
FR2784800B1 (fr) * 1998-10-20 2000-12-01 Commissariat Energie Atomique Procede de realisation de composants passifs et actifs sur un meme substrat isolant
CA2293040C (en) 1998-12-23 2006-10-24 Kohler Co. Dual fuel system for internal combustion engine
US6346458B1 (en) * 1998-12-31 2002-02-12 Robert W. Bower Transposed split of ion cut materials
JP3532788B2 (ja) 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
WO2000063965A1 (en) 1999-04-21 2000-10-26 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
JP2001015721A (ja) * 1999-04-30 2001-01-19 Canon Inc 複合部材の分離方法及び薄膜の製造方法
US6310387B1 (en) 1999-05-03 2001-10-30 Silicon Wave, Inc. Integrated circuit inductor with high self-resonance frequency
US6664169B1 (en) 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
US6362082B1 (en) * 1999-06-28 2002-03-26 Intel Corporation Methodology for control of short channel effects in MOS transistors
FR2796491B1 (fr) 1999-07-12 2001-08-31 Commissariat Energie Atomique Procede de decollement de deux elements et dispositif pour sa mise en oeuvre
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
US6287940B1 (en) 1999-08-02 2001-09-11 Honeywell International Inc. Dual wafer attachment process
FR2797347B1 (fr) 1999-08-04 2001-11-23 Commissariat Energie Atomique Procede de transfert d'une couche mince comportant une etape de surfragililisation
AU6905000A (en) 1999-08-10 2001-03-05 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
US6263941B1 (en) * 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
KR100413789B1 (ko) 1999-11-01 2003-12-31 삼성전자주식회사 고진공 패키징 마이크로자이로스코프 및 그 제조방법
DE19958803C1 (de) 1999-12-07 2001-08-30 Fraunhofer Ges Forschung Verfahren und Vorrichtung zum Handhaben von Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung
US6306720B1 (en) 2000-01-10 2001-10-23 United Microelectronics Corp. Method for forming capacitor of mixed-mode device
JP3975634B2 (ja) * 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
KR100742790B1 (ko) * 2000-04-14 2007-07-25 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 특히 반도체 재료(들)로 제조된 기판 또는 잉곳에서 적어도 하나의 박층을 절단하는 방법 및 장치
FR2809867B1 (fr) 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
US6407929B1 (en) * 2000-06-29 2002-06-18 Intel Corporation Electronic package having embedded capacitors and method of fabrication therefor
FR2811807B1 (fr) 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
KR100414479B1 (ko) * 2000-08-09 2004-01-07 주식회사 코스타트반도체 반도체 패키징 공정의 이식성 도전패턴을 갖는 테이프 및그 제조방법
US6600173B2 (en) * 2000-08-30 2003-07-29 Cornell Research Foundation, Inc. Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
FR2818010B1 (fr) * 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
FR2819099B1 (fr) 2000-12-28 2003-09-26 Commissariat Energie Atomique Procede de realisation d'une structure empilee
FR2823373B1 (fr) * 2001-04-10 2005-02-04 Soitec Silicon On Insulator Dispositif de coupe de couche d'un substrat, et procede associe
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
FR2823599B1 (fr) * 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
US6759282B2 (en) * 2001-06-12 2004-07-06 International Business Machines Corporation Method and structure for buried circuits and devices
FR2830983B1 (fr) 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
US6593212B1 (en) * 2001-10-29 2003-07-15 The United States Of America As Represented By The Secretary Of The Navy Method for making electro-optical devices using a hydrogenion splitting technique
US6953735B2 (en) * 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
FR2834820B1 (fr) * 2002-01-16 2005-03-18 Procede de clivage de couches d'une tranche de materiau
US6607969B1 (en) * 2002-03-18 2003-08-19 The United States Of America As Represented By The Secretary Of The Navy Method for making pyroelectric, electro-optical and decoupling capacitors using thin film transfer and hydrogen ion splitting techniques
US6767749B2 (en) * 2002-04-22 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting
CA2501857A1 (en) * 2002-10-09 2004-04-22 The Board Of Trustees Of The University Of Illinois Microfluidic systems and components
FR2847075B1 (fr) * 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2850487B1 (fr) * 2002-12-24 2005-12-09 Commissariat Energie Atomique Procede de realisation de substrats mixtes et structure ainsi obtenue
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2899378B1 (fr) * 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2922359B1 (fr) 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
FR2925221B1 (fr) * 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH043908A (ja) * 1990-04-20 1992-01-08 Fujitsu Ltd 半導体基板の製造方法
JPH06196377A (ja) * 1991-11-19 1994-07-15 Sumitomo Metal Mining Co Ltd 半導体基板の接合方法
JP2002536843A (ja) * 1999-02-10 2002-10-29 コミツサリア タ レネルジー アトミーク 内部応力制御のなされた多層構造体、およびその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014007421A (ja) * 2005-02-28 2014-01-16 Silicon Genesis Corp レイヤ転送プロセス用の基板強化方法および結果のデバイス
JP2011216833A (ja) * 2010-03-18 2011-10-27 Nikon Corp 基板重ね合わせ装置、基板ホルダ、基板重ね合わせシステム、基板重ね合わせ方法およびデバイス製造方法
JP2015515111A (ja) * 2011-12-29 2015-05-21 コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ 多層構造体を基板に製造する方法
US9230850B2 (en) 2011-12-29 2016-01-05 Commissariat à l'énergie atomique et aux énergies alternatives Method for manufacturing a multilayer structure on a substrate
KR20180054591A (ko) * 2015-09-18 2018-05-24 빙 후 반도체 기판 본체와 그 상부의 기능층을 분리하기 위한 방법
JP2020074385A (ja) * 2015-09-18 2020-05-14 胡 兵HU, Bing 半導体基板本体及びその上の機能層を分離する方法
KR102313428B1 (ko) * 2015-09-18 2021-10-15 빙 후 반도체 기판 본체와 그 상부의 기능층을 분리하기 위한 방법
JP7025773B2 (ja) 2015-09-18 2022-02-25 兵 胡 半導体基板本体及びその上の機能層を分離する方法
US11414782B2 (en) 2019-01-13 2022-08-16 Bing Hu Method of separating a film from a main body of a crystalline object
US20240047414A1 (en) * 2019-11-08 2024-02-08 Ev Group E. Thallner Gmbh Device and method for joining substrates

Also Published As

Publication number Publication date
EP1570516A1 (fr) 2005-09-07
US8389379B2 (en) 2013-03-05
US20100167499A1 (en) 2010-07-01
ATE325429T1 (de) 2006-06-15
FR2848336A1 (fr) 2004-06-11
DE60305067D1 (de) 2006-06-08
DE60305067T2 (de) 2006-12-07
EP1570516B1 (fr) 2006-05-03
WO2004064146A1 (fr) 2004-07-29
FR2848336B1 (fr) 2005-10-28
JP4943656B2 (ja) 2012-05-30
US20060205179A1 (en) 2006-09-14

Similar Documents

Publication Publication Date Title
JP4943656B2 (ja) 分離されるよう構成された応力下での構造体の製造方法
JP4778238B2 (ja) 応力下の構造体の組立により複合構造体を作製する方法
JP4889154B2 (ja) 多層構造体の製造方法
US7390724B2 (en) Method and system for lattice space engineering
EP1998368B1 (en) Method for manufacturing soi wafer
JP4465306B2 (ja) 半導体基板の製造方法
US8252663B2 (en) Method of transferring a thin layer onto a target substrate having a coefficient of thermal expansion different from that of the thin layer
US10453739B2 (en) Method for transferring monocrystalline pads
JP2003506892A (ja) 過度の脆弱化ステップを有した薄層の移送方法
JP2005101568A (ja) 層転位を介して絶縁体上に緩和したシリコンゲルマニウムを作製する方法
JP2009111381A (ja) 微細な埋め込み絶縁層を有するｓｏｉ基板
WO2018143344A1 (ja) 半導体製造方法および半導体製造装置
JP5165830B2 (ja) 接合によって積層構造を形成しているウェハを分離するための方法
JP2009044153A (ja) 脆化面に沿って複合基板を破砕する方法および装置
JP3886959B2 (ja) 材料複合体の製造方法
US8357589B2 (en) Method of thinning a structure
JP2007019112A (ja) 半導体チップの製造方法、分離装置及び分離方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101215

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110318

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20110318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120301

R150 Certificate of patent or registration of utility model

Ref document number: 4943656

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term