JP2015515111A - 多層構造体を基板に製造する方法 - Google Patents

多層構造体を基板に製造する方法 Download PDF

Info

Publication number
JP2015515111A
JP2015515111A JP2014549524A JP2014549524A JP2015515111A JP 2015515111 A JP2015515111 A JP 2015515111A JP 2014549524 A JP2014549524 A JP 2014549524A JP 2014549524 A JP2014549524 A JP 2014549524A JP 2015515111 A JP2015515111 A JP 2015515111A
Authority
JP
Japan
Prior art keywords
support
deformation
manufacturing
axis
applying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014549524A
Other languages
English (en)
Other versions
JP5728139B2 (ja
Inventor
ロッシィーニ，ウンベルト
エレオー，ラファエル
フラオー，ティエリ
Original Assignee
コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ
コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ, コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ filed Critical コミサリア ア エナジー アトミック エ オックス エナジーズ オルタネティヴ
Publication of JP2015515111A publication Critical patent/JP2015515111A/ja
Application granted granted Critical
Publication of JP5728139B2 publication Critical patent/JP5728139B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/12—Substrate holders or susceptors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

【解決手段】本発明は、第１のヤング率を有する材料から形成された第１の基板(30)に多層構造体を製造する方法に関する。方法は、第１のヤング率とは異なる第２のヤング率を有する材料から形成された第２の基板(12)を準備し、多層構造体が第２の基板の反対側に平坦な表面(28)を有するように多層構造体で第２の基板を覆うこと、第１の変形を表面に加えること、第１の変形がない状態で第１の変形の逆の第２の変形を表面に生じさせる分子結合により、第１の基板を表面に結合すること、及び、第２の基板を除去することを有し、表面に生じる変形量が５ppm 未満である。

Description

本発明は、例えば集積回路ウエハに相当する多層構造体を支持体に分子結合により製造する方法に関する。
ある適用では、集積回路ウエハを支持体に形成することが望ましい。特に、光学に関する適用では、支持体は絶縁性を有して透明である必要がある。このような支持体は、例えばガラスである。適用の一例が、透過型表示画面の製造に関する。
図1A乃至1Cは、集積回路ウエハを支持体に分子結合により製造する方法の順次的な工程で得られた構造体の簡略化された断面図を示している。
図1Aは、ＳＯＩ（シリコンオンインシュレータ）構造体を有する要素10を概略的に示している。
要素10は、例えば単結晶シリコン基板である最初の支持体12を備えている。最初の支持体12の厚さesは、例えば数百マイクロメートルであり、例えば約700 μｍである。最初の支持体12は、直径が約数百ミリメートルより大きく、例えば約200 ｍｍ又は300 ｍｍである円筒に相当してもよい。最初の支持体12は、例えば二酸化ケイ素から形成された絶縁層14で覆われた平面13を有している。絶縁層14の厚さe2は、例えば約１μｍである。絶縁層14は集積回路ウエハ16で覆われている。集積回路ウエハ16は、能動電子部品及び／又は受動電子部品並びにこれらの電子部品を接続する導電性トラックを有する積層体を備えている。一例として、集積回路ウエハ16は、半導体材料、例えば単結晶シリコンから形成されたシリコン層18を備えており、シリコン層18は、絶縁層14を覆っており、シリコン層18の内部及び上部に形成された能動電子部品及び／又は受動電子部品、例えばトランジスタ20を有している。集積回路ウエハ16は、例えば二酸化ケイ素から形成された絶縁層の積層体22を更に備えており、積層体22は、シリコン層18を覆っており、積層体22に形成された電子部品と接することが可能な導電性材料から形成されたトラック24及びバイア26を有している。一例として、集積回路ウエハ16の厚さe3は数マイクロメートル程度である。絶縁層の積層体22の内の最後の絶縁層は、支持体12の反対側にある平坦な上側の表面28を形成している。
図1Bは、要素10の表面28及び最後の支持体30を分子結合により結合した後に得られた構造体を示している。最後の支持体30は、シリコンとは異なる材料、例えばガラスから形成されている。最後の支持体30の厚さevは、数百マイクロメートルより大きく、例えば約700 μｍである。最後の支持体30は、表面28に当接した表面32を有している。分子結合により、（接着剤又は接着性材料のような）外部の材料を追加することなく表面28及び表面32間に結合が生じる。このために、適切に清浄された表面28及び表面32を、周囲温度で互いに接するように置く。圧力が、結合を開始するために支持体30に局部的に加えられてもよい。その後、結合領域の伝播先端が開始領域から対向する表面全体に拡がる。
図1Cは、最初の支持体12を除去した後に得られた構造体を示している。最初の支持体12の除去は、最初の支持体12の大部分を除去するための化学機械的な研磨工程と、該研磨工程の後の、最初の支持体12の残りを除去するための選択的な化学エッチング工程とを有する。絶縁層14は、最初の支持体12を除去する際に停止層として使用されてもよい。
その後、本方法では一般に、絶縁層14及びシリコン層18を介して集積回路ウエハ16の金属トラック24に接続される導電性バイアの形成を続行する。このような導電性バイアを形成するためにフォトリソグラフィ工程があり、フォトリソグラフィ工程は、絶縁層14を覆う樹脂層をマスクを介して露光し樹脂層上にマスクパターンを形成する工程を有する。このために、特には樹脂層にパターンを形成するための光学デバイスを備えた露光装置を集積回路ウエハ16に対して正確に置く必要がある。
仏国特許出願公開第2848337 号明細書
工業規模の製造工程では、フォトリソグラフィ工程は、可能な限り速く実行されるべきである。このために、集積回路ウエハが予定の大きさを有すべく、転写されるパターンが樹脂層での更なる調整無しに適切に形成されるように、露光装置は予め調整される。
しかしながら、結合工程の後に集積回路ウエハ16に変形が観察され得る。特に、集積回路ウエハ16の狭小化が観察され、すなわち、結合工程の前に結合される表面28に形成された２つのマークが、結合工程の後に互いに接近してしまう。
更に、表面28と平行な面で集積回路ウエハ16に観察される相対的な変形は一般に、対象の方向によって変わる。そのために、観察される相対的な狭小化は、表面28と平行な対象の方向に沿って約16ppm 及び24ppm 間で変わる場合がある。
20ppm の平均的な変形は一般に、露光装置によって補われ得る。しかしながら、ある場合には平均的な変形は、露光装置によって補われるには大き過ぎる場合がある。更に、対象の方向に沿って変わる相対的な変形の差を露光装置により修正することは不可能である。そのために、結合工程の後に行われるフォトリソグラフィ工程中に露光装置と集積回路ウエハとの位置ずれが生じる場合がある。
従って、結合処理に起因する集積回路ウエハの変形が減少するか、又は更に抑制されるように、例えば集積回路ウエハに相当する多層構造体を支持体に分子結合により製造する方法が必要である。
本発明は、公知の方法の欠点を克服する、多層構造体を支持体に分子結合により製造する方法を提供することを目的とする。
本発明の別の目的によれば、結合処理に起因する多層構造体の相対的な変形量が５ppm 未満である。
本発明の別の目的によれば、分子結合を使用した製造方法は、分子結合を使用した公知の製造方法と比較して、追加の工程数を減少させる。
従って、本発明は、第１のヤング率を有する第１の材料から形成された第１の支持体に多層構造体を製造する方法を提供する。該方法は、
前記第１のヤング率とは異なる第２のヤング率を有する第２の材料から形成された第２の支持体を準備し、前記多層構造体が前記第２の支持体の反対側に平坦な表面を有するように前記多層構造体で前記第２の支持体を覆う工程、
前記表面に第１の変形を加える工程、
前記第１の変形がない状態で前記第１の変形の逆の第２の変形を前記表面に生じさせる分子結合により、前記第１の支持体を前記表面に結合する工程、及び
前記第２の支持体を除去する工程
を順次的に有し、
前記表面に生じる相対的な変形量が５ppm 未満である。
前記第１の変形が前記第２の変形の逆であるということは、前記第１の変形の量が前記第２の変形の量と絶対値で略等しく、前記第１の変形及び前記第２の変形が逆方向を有していることを意味する。
本発明の実施形態によれば、前記第２の支持体を型板に当接することにより、前記表面を変形する。
本発明の実施形態によれば、前記第２の支持体の中心を固定して維持し、前記第２の支持体の周縁部を変位させることにより、前記表面を変形する。
本発明の実施形態によれば、前記第１の変形は、前記第２の支持体の結晶方向に応じて変わる。
本発明の実施形態によれば、前記第１の変形を前記表面に加える工程は、前記表面を伸ばすことを有する。
本発明の実施形態によれば、前記第２の支持体は単結晶シリコンから形成されており、前記表面は(001) 結晶面であり、前記第２の支持体は回転対称の軸芯を有する円筒であり、前記第１の変形は前記軸芯回りの４回回転対称である。
本発明の実施形態によれば、前記第１の変形を前記表面に加える工程は、前記第２の支持体の前記軸芯及び結晶方向[100] 又は結晶方向[010] を含む第１の面に、前記中心と前記表面の周縁部との間の、前記軸芯に沿って測定された第１の間隔を適用し、前記第２の支持体の前記軸芯及び結晶方向[110] を含む第２の面に、前記中心と前記表面の周縁部との間の、前記軸芯に沿って測定された第２の間隔を適用することを有し、前記第１の間隔は前記第２の間隔より小さい。
本発明の実施形態によれば、前記第１の材料は絶縁性を有する。
本発明の実施形態によれば、前記第１の材料は透明である。
本発明の実施形態によれば、前記第１の材料はガラスである。
前述及び他の特徴及び利点を、添付図面を参照して本発明を限定するものではない特定の実施形態について以下に詳細に説明する。
集積回路ウエハを絶縁性支持体に製造する公知の方法の順次的な工程で得られた構造体を示す図である。 集積回路ウエハを絶縁性支持体に製造する公知の方法の順次的な工程で得られた構造体を示す図である。 集積回路ウエハを絶縁性支持体に製造する公知の方法の順次的な工程で得られた構造体を示す図である。 単結晶シリコン製の支持体の(100) 面におけるヤング率の変化を示す図である。 本発明の原理を説明するための簡略化された断面図である。 本発明に係る支持体変形デバイスの実施形態を示す簡略化された断面図である。 図４の支持体変形デバイスの型板の断面と共に示す斜視図である。 本発明に係る支持体変形デバイスの別の実施形態を部分的に且つ簡略化して示す側方断面図である。 本発明に係る支持体変形デバイスの別の実施形態を部分的に且つ簡略化して示す底面図である。 本発明に係る集積回路ウエハを絶縁性支持体に製造する方法の実施形態の順次的な工程で得られた構造体を示す図である。 本発明に係る集積回路ウエハを絶縁性支持体に製造する方法の実施形態の順次的な工程で得られた構造体を示す図である。 本発明に係る集積回路ウエハを絶縁性支持体に製造する方法の実施形態の順次的な工程で得られた構造体を示す図である。 本発明に係る集積回路ウエハを絶縁性支持体に製造する方法の実施形態の順次的な工程で得られた構造体を示す図である。 本発明に係る集積回路ウエハを絶縁性支持体に製造する方法の実施形態の順次的な工程で得られた構造体を示す図である。
明瞭化のために、同一の要素は様々な図面で同一の参照番号で示されており、更に、集積回路の表示ではよくあるように、様々な図面は正しい縮尺で示されていない。
本発明の原理は、異なる性質の材料を有する２つの支持体の分子結合処理中に生じる物理的現象の分析に基づいている。結合領域の伝播先端で、支持体の局部伸張が観察され得る。支持体の材料のヤング率が異なるとき、生じる局部変形は同一ではない。最も低いヤング率を有する支持体の結合面は、最も高いヤング率を有する支持体の結合面より大きく伸びる。そのため、支持体が変形している間に結合が生じる。２つの支持体を結合し、支持体の内の一方を除去して他方の支持体に結合した薄い層のみを残した後、薄い層に変形が観察され得る。
一般に、集積回路ウエハをガラス製の最後の支持体に結合する際に、集積回路ウエハは最初の支持体上に位置し、最初の支持体は単結晶シリコン基板であり、その後除去される。本発明者は、集積回路ウエハを最後の支持体に分子結合により結合している間に、集積回路ウエハに観察される変形が本質的には、集積回路ウエハを最後の支持体に当接させるために使用される最初の支持体の材料の性質によるものであることを証明した。確かに、集積回路ウエハの厚さは、最初の支持体の厚さと比較して小さく、無視される場合がある。ガラスのヤング率はシリコンのヤング率より小さく、そのため、対象の方向に応じて決まる好ましくない相対的な拡大が、結合後に結合面と平行な集積回路ウエハの面に観察され得る。
本発明者は、集積回路ウエハの相対的な変形の差が、最初の支持体を形成する材料の異方性の機械的性質に起因することを証明した。特に、本発明者は、集積回路ウエハの相対的な変形の差が、結合面と平行な面における対象の方向に沿った最初の支持体を形成する材料のヤング率の変化によるものであることを証明した。
図２は、単結晶シリコン製の支持体12の(100) 結晶面におけるヤング率の変化の曲線C0を示す。ヤング率は、結晶方向[100] ，[010] に関する約130GPaの値と結晶方向[110] に関する170GPaの値との間で変わる。
現在販売されているＳＯＩ構造体では、シリコン製の最初の支持体12の表面13は一般に、(100) 結晶面に相当する。本発明者は、相対的な狭小化の量が結晶方向[100] ，[010] で16ppm 程度であり、結晶方向[110] で24ppm 程度であることを観察した。
図３は、本発明の本実施形態の原理を示す。本発明者は、結合前及び結合中に２つの支持体の内の一方に、決定した変形を加えることによって、異なるヤング率を有する材料の２つの支持体の分子結合に起因する変形を補うことが可能であることを証明した。
より具体的には、図３は、最初の支持体12及び最後の支持体30を示す。本発明者は、支持体12,30 の厚さよりかなり小さく無視され得る程の厚さを有する絶縁層14及び集積回路ウエハ16では、表面28が支持体12の表面であるとみなされ得ることを示した。支持体12は単結晶シリコンから形成されており、支持体30はガラスから形成されており、そのため、支持体12,30 間の分子結合が支持体12の表面28の狭小化を引き起こす。本発明の原理は、結合前にシリコン製の支持体12を変形させ、支持体12が変形している間に支持体30を支持体12に結合することである。より具体的には、シリコン製の支持体12は、支持体12の中心を固定して維持し、支持体12の周縁部のあるポイントを距離F 分変位させることにより変形させられる。その後、表面28の反対側にある支持体12の表面34が圧縮されている間に、支持体12の表面28は伸ばされる。支持体30が支持体12の表面28で結合することなく単に置かれているとみなした場合、支持体30は、支持体30の表面32が圧縮されるように支持体12の形状になる。２つの支持体12,30 が同一の半径ｒの円筒に相当する場合、間隔εが、支持体30の周辺縁部と支持体12の周辺縁部との間に生じる。間隔εは距離F によって決まる。間隔εが、支持体12の事前の変形がない状態で結合した後の支持体12と支持体30との相対的な狭小化の量に絶対値で等しいように、距離F の値は選択される。本発明者は、支持体12を結合して解放した後に支持体12の狭小化が略存在しないことを証明した。
一般に、距離F は、以下の関係式（１）によって得られる。
Ｆ ＝ １／２・ｒ2 ／ｅs ・ε （１）
結合による変形を補うために適用される距離F は、以下の関係式（２）によって得られてもよい。
Figure 2015515111
ここで、Evは最後の支持体のヤング率であり、Esは最初の支持体のヤング率であり、ξcollは結合エネルギーの一部である。
変形例として、シリコン製の支持体12は、支持体12の周縁部の一又は複数のポイントを固定して維持し、支持体12の周縁部の残りの部分を変形することにより変形させられてもよい。
図４は、支持体12を変形した形状で保持しながら、支持体12,30 を分子結合により結合することができるデバイス40の実施形態を示す。
デバイス40は型板42を備えている。型板42は、支持体12が当接される支持面44を有する。支持面44は、支持体12の所望の変形を得るために適した形状を有する曲面である。型板42は、吸引デバイス（不図示）を更に有する。吸引デバイスは、支持体12の表面34を支持面44に保持することができる。型板42は、例えばセラミックス材料から形成されている。型板42は、分子結合中に支持体12の側方への摺動を容易にするために、例えばテフロンから形成された被覆体を支持面44に更に有してもよい。
デバイス40は、例えば垂直な軸芯D に沿って移動可能な可動式のアーム部50を更に備えている。アーム部50は、把持要素52、例えば吸引カップ又は吸収要素を一端部に有する。支持体30は、アーム部50の把持要素52により保持される。支持体12,30 が円筒状であるとき、軸芯D は支持体12,30 の軸芯に相当することが好ましい。
支持体30を支持体12に分子結合により結合するために、支持体30が軸芯D の位置で支持体12と接するまで、可動式のアーム部50は型板42に向かって移動させられる。結合中に存在する力は、支持体30を変形させて支持体30が支持体12の形状になるのに十分である。
図５は、支持体12がシリコンから形成されており、表面28が(100) 結晶面である場合に適した型板42の実施形態の扇形部分を示す斜視図である。扇形部分は型板42の８分の１に相当する。支持面44は軸芯D 回りの４回回転対称である。D1，D2，D3を夫々、支持体12の表面28の結晶方向[100] ，[010] ，[110] と呼ぶ。軸芯D 及び結晶方向D1，D2を含む面では、支持面44は間隔F1のために得られる歪みに相当し、軸芯D 及び結晶方向D3を含む面では、支持面44は、間隔F2のために得られる歪みに相当する。間隔F2は間隔F1より大きい。間隔F1，F2の値は、関係式（２）及び以下の値から決定され得る。
70GPa のヤング率Ev、
結晶方向[100] 又は結晶方向[010] では130GPaと等しく、結晶方向[110] では170GPaと等しいヤング率Es、
30mJ/m2の結合エネルギーの一部ξcoll、
100 mmの半径ｒ、及び
700 μｍの厚さes
一例として、間隔F1は約122 マイクロメートルであり、間隔F2は約163 マイクロメートルである。
図６及び７は、支持体12を変形した形状で保持しながら、支持体12,30 を分子結合により結合することができるデバイス50の別の実施形態を部分的且つ概略的に示す。
デバイス50は、支持体12が載置され、例えば軸芯D を有する円筒に相当する中央の指状体52を備えている。デバイス50は、支持体12の周縁部に配置された可動式のアーム部54を更に備えている。アーム部54は夫々、把持要素56、例えば吸引カップ又は吸収要素を一端部に有する。支持体12の表面34は、アーム部54に一時的に取り付けられてもよい。アーム部54は、軸芯D と平行な軸芯に沿って移動可能であってもよい。動作中、可動式のアーム部54は表面34の周縁部で支持体12に対して牽引力を発揮することができる。支持体12が中央の指状体52によって保持されているので、アーム部54を移動させることにより、支持体12が変形し、支持体12は、一般的な隆起状になる。表面34が図５に示されている型板42の支持面44の形状になるように、アーム部54が移動してもよい。一例として、図７に示されているように、デバイス50は、支持体12の周縁部に規則的に配置された８つの可動式のアーム部541 −548 を備えている。一例として、アーム部541 ，545 の軸芯を含む面が結晶方向[100] 又は結晶方向[010] を含むように、支持体12はアーム部541 −548 に対して方向付けられている。この場合、アーム部543 ，547 の軸芯を含む面は結晶方向[100] 又は結晶方向[010] を含んでおり、アーム部542 ，546 の軸芯を含む面、又はアーム部544 ，548 の軸芯を含む面は結晶方向[110] を含んでいる。
デバイス50は、デバイス40と同様に、支持体12が変形しているときに支持体12に支持体30を当接させることができる追加のアーム部（不図示）を更に備えている。
図8A−8Eは、本発明に係る集積回路ウエハを絶縁性支持体に製造する方法の実施形態の順次的な工程で得られた構造体を示す。
図8Aは、図1Aに示されている構造体と同一の構造体を示す。最初の支持体12の厚さesは、例えば約700 マイクロメートルである。この厚さは、集積回路の製造方法に従来使用されているシリコン基板の標準的な厚さに相当する。
図8Bは、例えば図４及び５に示された支持体変形デバイスの型板42の支持面44に要素10を当接することにより要素10を変形した後に得られた構造体を示す。そのため、表面28は図５に示されているような支持面44と同一の形状を有する。変形例として、要素10は、図６及び７に示されているデバイス50を使用して変形させられてもよい。
図8Cは、積層体16の上側の絶縁層と最後の支持体30とを分子結合により結合した後に得られた構造体を示す。最後の支持体30は、絶縁性を有する透明材料から形成されている。最後の支持体30は、例えばガラスである。最後の支持体30は、例えばイーグル2000（Eagle 2000）という商標名でコーニング社（Corning）によって製品化されているホウケイ酸ガラスである。
分子結合の方法は、公知のように、結合されるべき表面28及び表面32を準備する準備工程を有してもよい。必要であれば、表面28及び表面32の粗さが分子結合の処理に適するように加工が行われてもよい。表面28及び表面32に存在し直径が例えば0.2 μｍより大きい粒子の大部分を除去するために、準備工程は表面28及び表面32の清浄を更に有してもよい。準備工程は、親水性又は疎水性の分子結合を促進すべく表面28及び表面32の化学処理を更に有してもよい。
結合は、周囲温度で行なわれてもよい。結合は、表面28及び表面32を互いに当接させて載置し、支持体の内の一方に局所圧力を加えることにより開始されてもよい。その後、結合は開始領域で開始し、結合する伝播先端が開始領域から、表面28が表面32に全体的に結合されるまで拡がる。支持体30及び支持体12が円筒状であるとき、開始領域は、表面28及び表面32の中央領域に設けられてもよい。変形例として、開始領域は表面28及び表面32の一側に設けられてもよい。その後、アニール工程が、使用される材料に許容されている最高温度より低い温度で行なわれてもよい。最後の支持体30がガラスから形成されているとき、アニールは、結合エネルギーを増大させるために、400 ℃から500 ℃の温度まで少なくとも１時間、一般には複数時間に亘って行なわれてもよい。
図8Dは、支持体12の変形を止めた後に得られた構造体を示す。結合面28,32 は、略平面形状に戻る。
図8Eは、最初の支持体12を除去した後に得られた構造体を示す。最初の支持体12の除去は、最初の支持体12の大部分を除去するための化学機械的な研磨工程と、該研磨工程の後の、最初の支持体12の残りを除去するための選択的な化学エッチング工程とを有してもよい。絶縁層14は、最初の支持体12を除去する際に停止層として使用されてもよい。
本方法では一般に、絶縁層14及びシリコン層12を介した導電性バイアの形成を続行する。
本発明の特定の実施形態を説明した。様々な変更及び調整が当業者に想起される。特に、上述した実施形態では、最後の支持体がガラスから形成されており、最初の支持体がシリコンから形成されているが、本発明は、様々なヤング率を有するあらゆる種類の材料の分子結合に適用され得ることは明らかである。例として、最初の支持体及び／又は最後の支持体が、半導体材料、例えばシリコン、ゲルマニウム又は砒化ガリウムから形成されてもよく、絶縁材料、例えば石英又はサファイアから形成されてもよく、或いは、ハンドル基板を形成するために使用され得るあらゆる他の安価な材料、例えばポリマーから形成されてもよい。
本発明の実施形態によれば、前記第１の変形を前記表面に加える工程は、前記第２の支持体の前記軸芯及び結晶方向[100] 又は結晶方向[010] を含む第１の面に、前記表面の中心と前記表面の周縁部との間の、前記軸芯に沿って測定された第１の間隔を適用し、前記第２の支持体の前記軸芯及び結晶方向[110] を含む第２の面に、前記表面の前記中心と前記表面の前記周縁部との間の、前記軸芯に沿って測定された第２の間隔を適用することを有し、前記第１の間隔は前記第２の間隔より小さい。

Claims (9)

  1. 第１のヤング率を有する第１の材料から形成された第１の支持体(30)に多層構造体(16)を製造する方法において、
    前記第１のヤング率とは異なる第２のヤング率を有する第２の材料から形成された第２の支持体(12)を準備し、前記多層構造体が前記第２の支持体の反対側に平坦な表面(28)を有するように前記多層構造体で前記第２の支持体を覆う工程、
    前記第２の支持体(12)の結晶方向に応じて変わる第１の変形を前記表面に加える工程、
    前記第１の変形がない状態で前記第１の変形の逆の第２の変形を前記表面に生じさせる分子結合により、前記第１の支持体を前記表面に結合する工程、及び
    前記第２の支持体を除去する工程
    を順次的に有し、
    前記表面に生じる相対的な変形量が５ppm 未満であることを特徴とする製造方法。
  2. 前記第２の支持体(12)を型板(42)に当接することにより、前記表面(28)を変形することを特徴とする請求項１に記載の製造方法。
  3. 前記第２の支持体(12)の中心を固定して維持し、前記第２の支持体の周縁部を変位させることにより、前記表面(28)を変形することを特徴とする請求項１に記載の製造方法。
  4. 前記第１の変形を前記表面に加える工程は、前記表面(28)を伸ばすことを有することを特徴とする請求項１乃至３のいずれかに記載の製造方法。
  5. 前記第２の支持体(12)は単結晶シリコンから形成されており、前記表面(28)は(001) 結晶面であり、前記第２の支持体(12)は回転対称の軸芯(D) を有する円筒であり、前記第１の変形は前記軸芯回りの４回回転対称であることを特徴とする請求項４に記載の製造方法。
  6. 前記第１の変形を前記表面に加える工程は、前記第２の支持体(12)の前記軸芯(D) 及び結晶方向[100] 又は結晶方向[010] を含む第１の面に、前記中心と前記表面(28)の周縁部との間の、前記軸芯に沿って測定された第１の間隔を適用し、前記第２の支持体の前記軸芯及び結晶方向[110] を含む第２の面に、前記中心と前記表面の周縁部との間の、前記軸芯に沿って測定された第２の間隔を適用することを有し、
    前記第１の間隔は前記第２の間隔より小さいことを特徴とする請求項５に記載の製造方法。
  7. 前記第１の材料は絶縁性を有することを特徴とする請求項１乃至６のいずれかに記載の製造方法。
  8. 前記第１の材料は透明であることを特徴とする請求項１乃至７のいずれかに記載の製造方法。
  9. 前記第１の材料はガラスであることを特徴とする請求項１乃至８のいずれかに記載の製造方法。
JP2014549524A 2011-12-29 2012-12-27 多層構造体を基板に製造する方法 Expired - Fee Related JP5728139B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1162524A FR2985370A1 (fr) 2011-12-29 2011-12-29 Procede de fabrication d'une structure multicouche sur un support
FR1162524 2011-12-29
PCT/FR2012/053090 WO2013098529A1 (fr) 2011-12-29 2012-12-27 Procede de fabrication d'une structure multicouche sur un support

Publications (2)

Publication Number Publication Date
JP2015515111A true JP2015515111A (ja) 2015-05-21
JP5728139B2 JP5728139B2 (ja) 2015-06-03

Family

ID=47628333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014549524A Expired - Fee Related JP5728139B2 (ja) 2011-12-29 2012-12-27 多層構造体を基板に製造する方法

Country Status (5)

Country Link
US (1) US9230850B2 (ja)
EP (1) EP2798672B1 (ja)
JP (1) JP5728139B2 (ja)
FR (1) FR2985370A1 (ja)
WO (1) WO2013098529A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017112322A (ja) * 2015-12-18 2017-06-22 東京エレクトロン株式会社 接合装置、接合システムおよび接合方法
JPWO2016093284A1 (ja) * 2014-12-10 2017-09-21 株式会社ニコン 基板重ね合わせ装置および基板重ね合わせ方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9643129B2 (en) 2011-12-22 2017-05-09 Bl Technologies, Inc. Non-braided, textile-reinforced hollow fiber membrane
WO2019087707A1 (ja) * 2017-11-02 2019-05-09 株式会社ニコン 積層基板の製造方法、製造装置、およびプログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS644013A (en) * 1987-06-26 1989-01-09 Sony Corp Formation of substrate
JPH0355822A (ja) * 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
JP2006509376A (ja) * 2002-12-09 2006-03-16 コミサリヤ・ア・レネルジ・アトミク 応力下の構造体の組立により複合構造体を作製する方法
JP2006509377A (ja) * 2002-12-09 2006-03-16 コミサリヤ・ア・レネルジ・アトミク 分離されるよう構成された応力下での構造体の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6280523B1 (en) * 1999-02-05 2001-08-28 Lumileds Lighting, U.S., Llc Thickness tailoring of wafer bonded AlxGayInzN structures by laser melting
FR2789518B1 (fr) 1999-02-10 2003-06-20 Commissariat Energie Atomique Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure
US6497763B2 (en) * 2001-01-19 2002-12-24 The United States Of America As Represented By The Secretary Of The Navy Electronic device with composite substrate
JP5275608B2 (ja) * 2007-10-19 2013-08-28 株式会社半導体エネルギー研究所 半導体基板の作製方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS644013A (en) * 1987-06-26 1989-01-09 Sony Corp Formation of substrate
JPH0355822A (ja) * 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
JP2006509376A (ja) * 2002-12-09 2006-03-16 コミサリヤ・ア・レネルジ・アトミク 応力下の構造体の組立により複合構造体を作製する方法
JP2006509377A (ja) * 2002-12-09 2006-03-16 コミサリヤ・ア・レネルジ・アトミク 分離されるよう構成された応力下での構造体の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016093284A1 (ja) * 2014-12-10 2017-09-21 株式会社ニコン 基板重ね合わせ装置および基板重ね合わせ方法
JP2017112322A (ja) * 2015-12-18 2017-06-22 東京エレクトロン株式会社 接合装置、接合システムおよび接合方法
KR20170073519A (ko) * 2015-12-18 2017-06-28 도쿄엘렉트론가부시키가이샤 접합 장치, 접합 시스템 및 접합 방법
KR102536031B1 (ko) * 2015-12-18 2023-05-23 도쿄엘렉트론가부시키가이샤 접합 장치, 접합 시스템 및 접합 방법

Also Published As

Publication number Publication date
EP2798672A1 (fr) 2014-11-05
JP5728139B2 (ja) 2015-06-03
EP2798672B1 (fr) 2015-12-23
US9230850B2 (en) 2016-01-05
FR2985370A1 (fr) 2013-07-05
WO2013098529A1 (fr) 2013-07-04
US20140363951A1 (en) 2014-12-11

Similar Documents

Publication Publication Date Title
KR101236219B1 (ko) 오버레이 오정렬이 감소된 직접 본딩 방법
JP5346063B2 (ja) 半径方向位置ずれの補償を含む分子接合による貼り合わせ方法
US8163570B2 (en) Method of initiating molecular bonding
JP5728139B2 (ja) 多層構造体を基板に製造する方法
JP5448117B2 (ja) 分子結合による結合方法
US8338266B2 (en) Method for molecular adhesion bonding at low pressure
JP5640272B2 (ja) 回路層転写により多層構造体を製作する方法
CN1282597C (zh) 具有阶跃式结构的悬臂及其制造方法
TW201241955A (en) Apparatus and a method for direct wafer bonding
JP5770949B2 (ja) 多層構造体を基板に製造する方法
WO2012126752A1 (en) Apparatus and a method for direct wafer bonding, minimizing local deformation
TW200832624A (en) Substrate module and manufacturing method of flexible active matrix devices
JP2015510256A (ja) 多層構造体を基板に製造する方法
JPH02312220A (ja) 目合わせ装置
Iwase et al. Hidden vertical comb-drive actuator on PDMS fabricated by parts-transfer
CN117747533A (zh) 基板的制造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150403

R150 Certificate of patent or registration of utility model

Ref document number: 5728139

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees