JP2006505965A - 低出力cmosフリップフロップ - Google Patents
低出力cmosフリップフロップ Download PDFInfo
- Publication number
- JP2006505965A JP2006505965A JP2003582605A JP2003582605A JP2006505965A JP 2006505965 A JP2006505965 A JP 2006505965A JP 2003582605 A JP2003582605 A JP 2003582605A JP 2003582605 A JP2003582605 A JP 2003582605A JP 2006505965 A JP2006505965 A JP 2006505965A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- flip
- clock signal
- flop
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 9
- 230000003213 activating effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 238000005265 energy consumption Methods 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 238000004064 recycling Methods 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000021715 photosynthesis, light harvesting Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
- H03K3/356121—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit with synchronous operation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Description
本発明は、計算機システム用のフリップフロップに関し、詳細には、エネルギー消費を低減するためにエネルギー回収を利用した計算機システム用のフリップフロップに関する。
従来の計算機システムは、クロック信号生成回路と共に複数のフリップフロップを用いている。フリップフロップは、そのフリップフロップにおける電圧すなわち電荷の存在または非存在によって1または0などの2進数を記憶する。次いで、フリップフロップで読み書きされる2進数を、計算機システムの動作及び演算処理のために組合せブール論理に用いる。外部装置によってフリップフロップに論理状態が書き込まれるのが望ましい場合、振動する電圧すなわちクロック信号により、フリップフロップが、保存された状態を表わす電圧をフリップフロップのラッチング回路に書き込み、その電圧をラッチして、外部装置が読み取ることができるように保持する。クロック信号は通常、フリップフロップのトランジスタのゲートを作動させる方形波である。フリップフロップの外部のクロック信号生成回路が、計算機システムで読み取り、書き込み、及びタイミング処理を実施するために信号を生成する。方形信号すなわち階段型信号により、フリップフロップにおけるトランジスタのゲートが比較的高速でオン/オフする。
フリップフロップは、その論理状態を示す論理電圧を蓄えるための電荷蓄積領域、クロック信号生成回路に接続されたソースまたはドレーンを有する第1のトランジスタ、クロック信号生成回路に接続されたソースまたはドレーンを有する第2のトランジスタ、クロック信号生成回路によって生成されるランプまたは正弦波クロック信号、第1のトランジスタ及び第2のトランジスタの電圧に基づいてラッチ電圧値をラッチするラッチ回路を含む。電荷蓄積領域は、その蓄積電圧の状態を表わす第1の電圧を第1のトランジスタのゲートに供給し、第2の電圧を第2のトランジスタのゲートに供給する。
例示目的で添付の図面を参照しながら本発明を説明する。本発明は、その本質的な特徴から逸脱することなく他の形態で実施できることを理解されたい。図を用いて説明する例示的な実施形態は、その全ての態様が例示目的であって限定目的ではない。従って、本発明の範囲は、以下の説明ではなく添付の特許請求の範囲によって規定される。請求項の同等物の意味及び範囲内の全ての変更は本発明の範囲内に含まれる。
Claims (24)
- フリップフロップであって、
前記フリップフロップの論理状態を示す論理電圧を供給する入力値と、
ソースまたはドレーンがクロック信号生成回路に接続された少なくとも1つの第1のトランジスタと、
ソースまたはドレーンが前記クロック信号生成回路に接続された少なくとも1つの第2のトランジスタと、
前記クロック信号生成回路によって生成されるランプまたは正弦波クロック信号と、
第1の接続点及び第2の接続点における第1のクロック電圧に基づいて、前記入力値を表わすラッチ電圧値をラッチするラッチ回路とを含み、
前記第1の接続点が、前記クロック信号生成回路の反対側の前記第1のトランジスタのソースまたはドレーンであり、
前記第2の接続点が、前記クロック信号生成回路の反対側の前記第2のトランジスタのソースまたはドレーンであることを特徴とするフリップフロップ。 - 前記ラッチ回路が、セット/リセット・ラッチを成す一対の交差結合したNORゲートであることを特徴とする請求項1に記載のフリップフロップ。
- ソースまたはドレーンが前記第1の接続点に接続された第3のトランジスタと、
ソースまたはドレーンが前記第2の接続点に接続された第4のトランジスタとを更に含み、
前記第3のトランジスタが、自身をオン/オフ状態にするための第3のゲートを含み、
前記第4のトランジスタが、自身をオン/オフ状態にするための第4のゲートを含み、
前記入力値が、前記第3のゲート及び前記第4のゲートが前記入力値を表わす互いに反対のオン/オフ状態になるように、前記第3のゲート及び前記第4のゲートに接続されていることを特徴とする請求項1に記載のフリップフロップ。 - 更に、前記入力値と前記第4のゲートとの間に配置されたインバータを含み、前記インバータが、前記第4のゲートを前記第3のゲートとは反対のオン/オフ状態にするように前記第4のゲートに供給される前記入力値を反転することを特徴とする請求項3に記載のフリップフロップ。
- 前記第1のトランジスタのソース及び前記第2のトランジスタのソースが前記クロック信号生成器部分に接続されていることを特徴とする請求項3に記載のフリップフロップ。
- 前記第3のトランジスタのドレーン及び前記第4のトランジスタのドレーンがグランドに接続されていることを特徴とする請求項5に記載のフリップフロップ。
- 前記第3のトランジスタ及び前記第4のトランジスタがNMOSトランジスタであることを特徴とする請求項6に記載のフリップフロップ。
- 前記第1のトランジスタ及び前記第2のトランジスタがPMOSトランジスタであることを特徴とする請求項7に記載のフリップフロップ。
- 前記第1のトランジスタが前記第2の接続点に接続されたゲートを有し、前記第2のトランジスタが前記第1の接続点に接続されたゲートを有することを特徴とする請求項8に記載のフリップフロップ。
- 前記第1のトランジスタのドレーン及び前記第2のトランジスタのドレーンが前記クロック信号生成器に接続されていることを特徴とする請求項3に記載のフリップフロップ。
- 前記第3のトランジスタのソース及び前記第4のトランジスタのソースが電源電圧に接続されていることを特徴とする請求項10に記載のフリップフロップ。
- 前記第3のトランジスタ及び前記第4のトランジスタがPMOSトランジスタであることを特徴とする請求項11に記載のフリップフロップ。
- 前記第1のトランジスタ及び前記第2のトランジスタがNMOSトランジスタであることを特徴とする請求項12に記載のフリップフロップ。
- 前記第1のトランジスタが前記第2の接続点に接続されたゲートを有し、前記第2のトランジスタが前記第1の接続点に接続されたゲートを有することを特徴とする請求項13に記載のフリップフロップ。
- 前記クロック信号が正弦波クロック信号であることを特徴とする請求項1に記載のフリップフロップ。
- 更に、前記クロック信号生成回路を含むことを特徴とする請求項15に記載のフリップフロップ。
- 前記クロック信号生成回路が、前記クロック信号を前記フリップフロップに供給し前記フリップフロップからエネルギーを回収するためのコンデンサ‐コイル・ネットワークを含むことを特徴とする請求項16に記載のフリップフロップ。
- ランプ型または正弦波型の単一入力クロック信号で低出力フリップフロップを動作させるための方法であって、
フリップフロップの第1のトランジスタ及び第2のトランジスタを、前記フリップフロップの論理状態を示す前記フリップフロップへの入力値を表わすオン/オフの状態にするステップと、
ランプ型クロック信号で前記第1のトランジスタ及び前記第2のトランジスタのソースまたはドレーンを作動させるステップと、
前記フリップフロップの前記論理状態をラッチするために前記クロック信号によって作動するのとは反対のソースまたはドレーンの電圧をラッチするステップとを含むことを特徴とする方法。 - 前記作動させるステップが正弦波クロック信号で行うことを特徴とする請求項18に記載の方法。
- 更に、クロック信号生成器で前記クロック信号を生成するステップを含むことを特徴とする請求項18に記載の方法。
- 更に、前記クロック信号生成器によって前記フリップフロップからクロック信号エネルギーを回収するステップを含むことを特徴とする請求項20に記載の方法。
- 前記回収するステップが、前記クロック信号エネルギーを前記第1のトランジスタまたは前記第2のトランジスタの一方を通過させて行うことを特徴とする請求項21に記載の方法。
- 前記クロック信号エネルギーを前記クロック信号生成器で回収することを特徴とする請求項22に記載の方法。
- 前記ラッチ回路が、セット/リセット・ラッチを成す交差結合したNANDゲートの対であることを特徴とする請求項1に記載のフリップフロップ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US37012002P | 2002-04-04 | 2002-04-04 | |
US10/406,366 US6777992B2 (en) | 2002-04-04 | 2003-04-03 | Low-power CMOS flip-flop |
PCT/US2003/010320 WO2003085485A2 (en) | 2002-04-04 | 2003-04-04 | Low-power cmos flip-flop |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006505965A true JP2006505965A (ja) | 2006-02-16 |
Family
ID=28678315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003582605A Pending JP2006505965A (ja) | 2002-04-04 | 2003-04-04 | 低出力cmosフリップフロップ |
Country Status (6)
Country | Link |
---|---|
US (1) | US6777992B2 (ja) |
EP (1) | EP1490969A4 (ja) |
JP (1) | JP2006505965A (ja) |
KR (1) | KR101025357B1 (ja) |
AU (1) | AU2003220661A1 (ja) |
WO (1) | WO2003085485A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010532142A (ja) * | 2007-06-26 | 2010-09-30 | クゥアルコム・インコーポレイテッド | 低いデューティサイクル歪みを有するレベルシフタ |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7030678B1 (en) * | 2004-02-11 | 2006-04-18 | National Semiconductor Corporation | Level shifter that provides high-speed operation between power domains that have a large voltage difference |
KR101221776B1 (ko) * | 2004-06-15 | 2013-01-11 | 더 리젠츠 오브 더 유니버시티 오브 미시건 | 에너지 복구 부스트 논리 회로 및 방법 |
EP1715584A4 (en) * | 2005-02-17 | 2008-01-02 | Matsushita Electric Ind Co Ltd | CIRCUIT FOR LEVEL SHIFT AND WITH SUCH EQUIPPED INTEGRATED SEMICONDUCTOR CIRCUIT |
CN100347956C (zh) * | 2005-03-29 | 2007-11-07 | 清华大学 | 低时钟信号摆幅条件预充电cmos触发器 |
CN100347957C (zh) * | 2005-04-08 | 2007-11-07 | 清华大学 | 高速低时钟信号摆幅条件预充cmos触发器 |
CN100364230C (zh) * | 2005-06-09 | 2008-01-23 | 清华大学 | 同步使能型条件预充cmos触发器 |
US7622977B2 (en) * | 2005-10-27 | 2009-11-24 | The Regents Of The University Of Michigan | Ramped clock digital storage control |
US7973565B2 (en) * | 2007-05-23 | 2011-07-05 | Cyclos Semiconductor, Inc. | Resonant clock and interconnect architecture for digital devices with multiple clock networks |
KR100892647B1 (ko) * | 2007-08-13 | 2009-04-09 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 클럭 생성 회로 |
KR101386174B1 (ko) * | 2007-09-14 | 2014-04-17 | 삼성전자주식회사 | 발진기 및 그것의 발진 방법 |
WO2009081343A1 (en) * | 2007-12-20 | 2009-07-02 | Koninklijke Philips Electronics N.V. | Electrode diversity for body-coupled communication systems |
JP2013507888A (ja) * | 2009-10-12 | 2013-03-04 | サイクロス セミコンダクター, インコーポレイテッド | 共振クロックネットワークを従来モードで作動させるためのアーキテクチャ |
KR20120115318A (ko) * | 2009-12-23 | 2012-10-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR101340248B1 (ko) | 2010-05-31 | 2013-12-10 | 한국전자통신연구원 | 고속 플립플롭 회로 및 그 구성 방법 |
EP3467716B1 (en) * | 2011-03-31 | 2020-11-04 | ICTK Holdings Co., Ltd. | Apparatus and method for generating a digital value |
US8839178B1 (en) | 2013-03-14 | 2014-09-16 | Medtronic, Inc. | Tool for evaluating clock tree timing and clocked component selection |
US9660626B2 (en) | 2013-03-14 | 2017-05-23 | Medtronic, Inc. | Implantable medical device having clock tree network with reduced power consumption |
JP6336831B2 (ja) * | 2014-06-25 | 2018-06-06 | ローム株式会社 | インタフェース回路、それを用いた半導体集積回路 |
US9612614B2 (en) | 2015-07-31 | 2017-04-04 | International Business Machines Corporation | Pulse-drive resonant clock with on-the-fly mode change |
US9634654B2 (en) | 2015-08-07 | 2017-04-25 | International Business Machines Corporation | Sequenced pulse-width adjustment in a resonant clocking circuit |
US9568548B1 (en) | 2015-10-14 | 2017-02-14 | International Business Machines Corporation | Measurement of signal delays in microprocessor integrated circuits with sub-picosecond accuracy using frequency stepping |
CN107528566B (zh) * | 2016-06-22 | 2020-09-25 | 中芯国际集成电路制造(北京)有限公司 | 一种d触发器 |
US10987025B2 (en) | 2016-12-20 | 2021-04-27 | General Electric Company | Systems and methods for a respiratory sensor |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08316823A (ja) * | 1995-03-15 | 1996-11-29 | Toshiba Corp | Mosゲート回路及びその駆動方法 |
JPH10308662A (ja) * | 1997-05-09 | 1998-11-17 | Sharp Corp | Cmos論理回路およびその駆動方法 |
JP2001298356A (ja) * | 2000-02-10 | 2001-10-26 | Matsushita Electric Ind Co Ltd | レベルシフト回路 |
JP2001345680A (ja) * | 2000-06-06 | 2001-12-14 | Nippon Telegr & Teleph Corp <Ntt> | 断熱充電レジスタ回路 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5036217A (en) | 1989-06-02 | 1991-07-30 | Motorola, Inc. | High-speed low-power flip-flop |
US5023480A (en) | 1990-01-04 | 1991-06-11 | Digital Equipment Corporation | Push-pull cascode logic |
IT1243692B (it) * | 1990-07-27 | 1994-06-21 | St Microelectronics Srl | Dospositivo per il pilotaggio di un circuito flottante con un segnale digitale |
US5384493A (en) | 1991-10-03 | 1995-01-24 | Nec Corporation | Hi-speed and low-power flip-flop |
US5311071A (en) * | 1991-10-21 | 1994-05-10 | Silicon Systems, Inc. | High speed threshold crossing detector with reset |
GB9226522D0 (en) | 1992-12-19 | 1993-02-10 | Harvey Geoffrey P | Power saving electronic logic circuit |
GB9320246D0 (en) * | 1993-10-01 | 1993-11-17 | Sgs Thomson Microelectronics | A driver circuit |
US5473526A (en) | 1994-04-22 | 1995-12-05 | University Of Southern California | System and method for power-efficient charging and discharging of a capacitive load from a single source |
US5517145A (en) | 1994-10-31 | 1996-05-14 | International Business Machines Corporation | CMOS toggle flip-flop using adiabatic switching |
US5506520A (en) | 1995-01-11 | 1996-04-09 | International Business Machines Corporation | Energy conserving clock pulse generating circuits |
US5526319A (en) | 1995-01-31 | 1996-06-11 | International Business Machines Corporation | Memory with adiabatically switched bit lines |
US5559478A (en) | 1995-07-17 | 1996-09-24 | University Of Southern California | Highly efficient, complementary, resonant pulse generation |
KR100466457B1 (ko) * | 1995-11-08 | 2005-06-16 | 마츠시타 덴끼 산교 가부시키가이샤 | 신호전송회로,신호수신회로및신호송수신회로,신호전송방법,신호수신방법및신호송수신방법과반도체집적회로및그제어방법 |
US5838203A (en) | 1996-12-06 | 1998-11-17 | Intel Corporation | Method and apparatus for generating waveforms using adiabatic circuitry |
US6069495A (en) | 1997-11-21 | 2000-05-30 | Vsli Technology, Inc. | High-speed logic embodied differential dynamic CMOS true single phase clock latches and flip-flops with single transistor clock latches |
US6278308B1 (en) | 1999-10-08 | 2001-08-21 | Advanced Micro Devices, Inc. | Low-power flip-flop circuit employing an asymmetric differential stage |
US6331797B1 (en) * | 1999-11-23 | 2001-12-18 | Philips Electronics North America Corporation | Voltage translator circuit |
US6445210B2 (en) * | 2000-02-10 | 2002-09-03 | Matsushita Electric Industrial Co., Ltd. | Level shifter |
US6608512B2 (en) * | 2001-12-28 | 2003-08-19 | Honeywell International Inc. | Full rail drive enhancement to differential SEU hardening circuit |
-
2003
- 2003-04-03 US US10/406,366 patent/US6777992B2/en not_active Expired - Lifetime
- 2003-04-04 EP EP03716979A patent/EP1490969A4/en not_active Ceased
- 2003-04-04 WO PCT/US2003/010320 patent/WO2003085485A2/en active Application Filing
- 2003-04-04 KR KR1020047015765A patent/KR101025357B1/ko not_active IP Right Cessation
- 2003-04-04 AU AU2003220661A patent/AU2003220661A1/en not_active Abandoned
- 2003-04-04 JP JP2003582605A patent/JP2006505965A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08316823A (ja) * | 1995-03-15 | 1996-11-29 | Toshiba Corp | Mosゲート回路及びその駆動方法 |
JPH10308662A (ja) * | 1997-05-09 | 1998-11-17 | Sharp Corp | Cmos論理回路およびその駆動方法 |
JP2001298356A (ja) * | 2000-02-10 | 2001-10-26 | Matsushita Electric Ind Co Ltd | レベルシフト回路 |
JP2001345680A (ja) * | 2000-06-06 | 2001-12-14 | Nippon Telegr & Teleph Corp <Ntt> | 断熱充電レジスタ回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010532142A (ja) * | 2007-06-26 | 2010-09-30 | クゥアルコム・インコーポレイテッド | 低いデューティサイクル歪みを有するレベルシフタ |
Also Published As
Publication number | Publication date |
---|---|
EP1490969A2 (en) | 2004-12-29 |
KR101025357B1 (ko) | 2011-03-28 |
AU2003220661A8 (en) | 2003-10-20 |
KR20050002926A (ko) | 2005-01-10 |
US20030189451A1 (en) | 2003-10-09 |
EP1490969A4 (en) | 2006-07-05 |
AU2003220661A1 (en) | 2003-10-20 |
WO2003085485A3 (en) | 2003-12-18 |
WO2003085485A2 (en) | 2003-10-16 |
US6777992B2 (en) | 2004-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006505965A (ja) | 低出力cmosフリップフロップ | |
JP2902434B2 (ja) | 半導体集積回路内の電圧変換回路 | |
JPH07202686A (ja) | パルス発生器 | |
JP2006314130A (ja) | 低電力発振器 | |
JP3623398B2 (ja) | 昇圧電圧発生回路 | |
US5838203A (en) | Method and apparatus for generating waveforms using adiabatic circuitry | |
JP2560983B2 (ja) | 半導体装置 | |
JP2005521978A (ja) | クロック信号生成回路 | |
JP2002091604A (ja) | クロック発生回路 | |
EP0901230B1 (en) | Adiabatic charging logic circuit | |
Cooke et al. | Energy recovery clocking scheme and flip-flops for ultra low-energy applications | |
JPH09320267A (ja) | 昇圧回路の駆動方法および昇圧回路 | |
Maheshwari et al. | Impact of adiabatic logic families on the power-clock generator energy efficiency | |
KR0174767B1 (ko) | 승압 전위 발생 기능을 갖는 반도체 기억장치 | |
EP1387490A1 (en) | Method for generating random number and random number generator | |
KR100319164B1 (ko) | 다중레벨검출에의한다중구동장치및그방법 | |
Sathe | Quasi-resonant clocking: A run-time control approach for true voltage-frequency-scalability | |
JPH09245478A (ja) | 基板バイアス発生回路 | |
Current et al. | Low-energy logic circuit techniques for multiple valued logic | |
Moon et al. | Voltage-pulse driven harmonic resonant rail drivers for low-power applications | |
Takahashi et al. | Sub-one volt DC power supply expandable 4-bit adder/subtracter system using adiabatic dynamic CMOS logic circuit technology | |
CN113381742A (zh) | 用于输出多个占空比信号和最小关断时间信号的振荡器 | |
JP2004247956A (ja) | 電荷再利用型信号線充放電回路 | |
Kenjale et al. | Implementation and analysis of power clock generation method for adiabetic circuits | |
JP2004171549A (ja) | 乱数発生方法及び乱数発生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060403 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071127 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080911 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090210 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090218 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090311 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090318 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090501 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090901 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100113 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100222 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100514 |