JP2004171549A

JP2004171549A - 乱数発生方法及び乱数発生装置

Info

Publication number: JP2004171549A
Application number: JP2003375678A
Authority: JP
Inventors: Yoshiaki Saito; 義明斉藤
Original assignee: Niigata University NUC
Current assignee: Niigata University NUC
Priority date: 2002-11-06
Filing date: 2003-11-05
Publication date: 2004-06-17

Abstract

【課題】廉価かつ簡易な構成の装置を用いて、より無秩序な乱数を発生させる新規な方法、並びに前記方法に適用する装置を提供する。
【解決手段】発振周波数制御部を有する発振回路２０に対して、雑音発生回路１０よりランダムな制御電圧を印加し、発振回路２０から発せられる周波数信号に対応した発振電圧をランダムに生成させ、Ａ／Ｄ変換器３０においてディジタル変換した後、パーソナルコンピュータ４０に導入する。次いで、前記ランダムな発振電圧に対して所定の閾値を設定し、前記発振電圧の前記閾値に対する大小関係から０又は１の数字を割り当て、２進数的な乱数を発生させる。
【選択図】図１

Description

本発明は、暗号作製技術などの情報産業分野、特に将来の量子コンピュータなどの分野において好適に用いることのできる乱数発生方法及び乱数発生装置に関する。

完全に無秩序であり、かつ全体としては出現頻度が等しくなる乱数は、社会現象や物理現象の数値シュミレーションなどに広く利用されている。また、乱数は暗号技術としても重要な役割を果たしており、情報の保護の分野でもその需要が高い。現在、乱数の発生方法として種々の方法が開発されているが、そのほとんどはアルゴリズムによるソフト的な疑似乱数の生成である。

アルゴリズムによる乱数生成は、ある程度の信頼性を有し、高速に乱数生成を行なうことができるという点から広く利用されている。しかしながら、コンピュータは有限の情報しかとらないために、生成された乱数は周期性を持つことが確認されている。そのため、正確な解や十分なセキュリティが得られない場合があり、より無秩序な乱数発生方法の確立が望まれている。

近年、ハードウエアの発展に伴う処理速度の向上と信頼性の向上から、物理的な乱数の生成方法が開発されてきた。例えば、熱電子雑音や放射性物質の崩壊などの物理現象に基づいて生成された乱数は、予測不可能性の高い、理想的な乱数列であることが知られている。しかしながら、これらの方法では高価で大掛かりな装置を必要とすることが多い。

本発明は、廉価かつ簡易な構成の装置を用いて、より無秩序な乱数を発生させる新規な方法、並びに前記方法に適用する装置を提供することを目的とする。

上記目的を達成すべく、本発明は、
発振周波数制御部を有する発振回路に対してランダムな制御電圧を印加し、前記発振回路から発せられる周波数信号に対応した発振電圧をランダムに生成させるとともに、前記発振電圧に対して所定の閾値を設定し、前記発振電圧の前記閾値に対する大小関係から０又は１の数字を割り当て、２進数的な乱数を発生させることを特徴とする、乱数発生方法に関する。

また、本発明は、
発振周波数制御部を有する発振回路と、
前記発振回路に対してランダムな制御電圧を印加するための制御電圧印加手段と、
前記発振回路から発せられる周波数信号に対応してランダムに生成された発振電圧に対して所定の閾値を設定し、前記発振電圧の前記閾値に対する大小関係から０又は１の数字を割り当てる演算処理手段と、
を具えることを特徴とする、乱数発生装置に関する。

本発明者は、無秩序な乱数を発生させる新規な方法を見出すべく長年検討を実施している。その過程において、所定の雑音発生回路や断続的にオンオフ動作を行なう発振回路、さらには双安定性マルチバイブレータを利用した乱数発生装置を開発し、無秩序な乱数の発生を実現させている（特願２０００―２２２５２５号、特願２００２−２２１１９４号及び特願２００２−２８２８４２号）。しかしながら、上記いずれの方法においても乱数の生成速度が遅く、１秒間に１００個程度の乱数しか生成できなかった。したがって、実用化に際しては、乱数生成速度のさらなる向上が望まれていた。

かかる問題に鑑みて、本発明者はさらなる検討を実施した。その結果、所定の発振回路中に発振周波数制御部を設け、前記発振回路中に前述した雑音発生回路などからランダムな制御電圧を印加するようにすることにより、前記発振回路からランダムな発振電圧が極めて高速に発振されることを見出した。したがって、従来のように前記発振電圧に対して所定の閾値を設定し、その閾値に対する大小関係から２進数的な乱数を極めて高速に生成できることを見出し、本発明を想到するに至ったものである。

このように本発明によれば、無秩序な乱数を極めて高速に発生させることができるので、暗号作製技術などの情報産業分野、特に将来の量子コンピュータ時代における暗号実用分野における処理速度を大きく向上させることができる。

以上説明したように、本発明によれば、廉価かつ簡易な構成の装置を用いて、より無秩序な乱数を発生させる新規な方法、並びに前記方法に適用する装置を提供することができる。

以下、本発明を発明の実施の形態に基づいて詳細に説明する。
図１は、本発明の乱数発生装置の好ましい態様を示す構成図である。図１に示す乱数発生装置は、順次に接続された雑音発生回路１０、発振周波数制御部を有する発振回路２０、Ａ／Ｄ変換器３０、及びパーソナルコンピュータ４０を具えている。発振回路２０は発振周波数制御部を有しているので、印加される制御電圧に応じて異なる周波数の信号を発振する。また、雑音発生回路１０には直流電源５０が接続されている。

直流電源５０から所定の電圧が雑音発生回路１０中に導入されると、雑音発生回路１０においてランダムな電圧信号が生成されるようになる。このランダムな電圧信号は制御電圧として発振回路２０に印加され、発振回路２０からは異なる周波数の信号が発せられるようになる。このとき、前記周波数信号に応じた発振電圧を検出するようにすれば、前記周波数信号のランダムな変化に伴って、前記発振電圧の信号もランダムに変化するようになる。

したがって、前記発振電圧をＡ／Ｄ変換器３０内に導入してディジタル変換した後、パーソナルコンピュータ４０内に導入し、ディジタル化した前記発振電圧に対して所定の閾値を設定し、前記発振電圧の前記閾値に対する大小関係を判別し、例えば前記閾値より大きい発振電圧値に対しては数字の“１”を割り当て、前記閾値より小さい発振電圧値に対しては数字の“０”を割り当てるようにすれば、ランダムに生成される前記発振電圧に応じて数字の“１”及び“０”をランダムに生成させることができ、２進数的な乱数を生成することができるようになる。

なお、図１に示す乱数発生装置においては、発振回路２０内に発振周波数制御部を積極的に組み込んでいるので、前記ランダムな制御電圧の印加に伴って前記ランダムな発振電圧を高速で生成することができ、その結果、“１”及び“０”の数字を高速で生成して、２進数的な乱数を高速で生成することができる。

図２は、発振回路２０がディジタル回路から構成される場合の回路図の一例を示すものである。図２に示す発振回路は、電源電圧回路部と発振回路部とから構成されている。

発振回路部内においては、ＴＴＬロジックＩＣ１〜ＩＣ３と、抵抗Ｒ１（５１０Ω）及びＲ２（５１０Ω）と、コンデンサＣ１（４７ｐＦ）及びＣ２（４７ｐＦ）とから外側の正帰還回路が構成され、ＩＣ２と、抵抗Ｒ１及びＲ２と、コンデンサＣ１及びＣ２と、コンデンサＣ３（２００ｐＦ）と、コイルＬ１（２０μＨ）とから内側の正帰還回路が構成されている。コイルＬ１及びコンデンサＣ３の接続点には、コンデンサＣ４（６８ｐＦ）を介して可変容量ダイオードＶＣ１及び抵抗Ｒ３（１００ｋΩ）が接続されている。コンデンサＣ４、抵抗Ｒ３及び可変容量ダイオードＶＣ１は発振回路における周波数制御部を構成している。

電源電圧回路部から所定の電源電圧が前記発振回路部に導入されると、前記電源電圧は前記発振回路部内において帰還と増幅とを繰り返し、所定の周波数信号として外部へ発振されるようになる。

このとき、雑音発生回路１０からランダムな制御電圧が図２に示す発振回路に可変容量ダイオードＶＣ１を介して入力されると、可変容量ダイオードＶＣ１の容量が前記制御電圧のランダムな変動によってランダムに変動するようになる。したがって、前記発振回路部からは周波数がランダムに変化した信号が高速で発振されるようになる。したがって、前記周波数信号に対応した発振電圧を検出すれば、この発振電圧もランダムに変動するようになるので、図１に示すように、前記発振電圧をＡ／Ｄ変換器３０内に取り込んでディジタル変換し、パーソナルコンピュータで閾値の設定を伴う演算処理を施すことによって、２進数的な乱数を高速で生成することができる。

なお、図２においては、発振回路内に発振回路部とは別に電源電圧回路部を設けているが、このような回路部を設けることなく、外部電源より直接的に電源電圧を導入することもできる。

また、図２に示す発振回路においては電源電圧回路部に対して外部より矩形波を導入し、電源電圧を断続的に生成するとともに発振回路部に印加して、よりランダムな周波数信号を発振させるようにしているが、前述した矩形波を用いることなく、電源電圧を前記発振回路部に対して定常的に印加するようにしても良い。この場合においても、発振周波数制御部に設けた可変容量ダイオードＶＣ１の、前記ランダムな制御電圧の印加に伴う容量変化に伴って、十分ランダムな周波数信号、すなわち発振電圧を生成することができ、２進数的な乱数を高速で生成することができる。

しかしながら、上述したように発振回路部に対して電源電圧を断続的に印加するようにすることによって、前記発振電圧のランダム性をより向上させることができ、より無秩序な乱数を簡易に形成することができるようになる。

図３は、発振回路２０がアナログ発振回路から構成される場合の回路図の一例を示すものである。電源電圧回路部から所定の電源電圧が発振回路部に印加されると、前記電源電圧は前記発振回路部内の、トランジスタＴ１のコレクタ、コイルＬ２及びトランジスタＴ１のベース間を正帰還して増幅され、発振されるようになる。このときの発振周波数はコイルＬ２及びコンデンサＣ５（２５０ｐＦ）によって決定される。コンデンサＣ６（１０ｐＦ）には、可変容量ダイオードＶＣ２及び抵抗Ｒ４（１００ｋΩ）が接続され、発振周波数制御部を構成している。

図１に示す雑音発生回路１０からランダムな制御電圧が図３に示す発振回路に可変容量ダイオードＶＣ２を介して入力されると、可変容量ダイオードＶＣ２の容量が前記制御電圧のランダムな変動によってランダムに変動するようになる。したがって、前記発振回路からは周波数がランダムに変化した信号が高速で発振されるようになる。したがって、前記周波数信号に対応した発振電圧を検出すれば、この発振電圧もランダムに変動するようになるので、図１に示すように、前記発振電圧をＡ／Ｄ変換器３０内に取り込んでディジタル変換し、パーソナルコンピュータで閾値の設定を伴う演算処理を施すことによって、２進数的な乱数を高速で生成することができる。

なお、図３においても、発振回路内に発振回路部とは別に電源電圧回路部を設けているが、このような回路部を設けることなく、外部電源より直接的に電源電圧を導入することもできる。

また、図３に示す発振回路においても電源電圧回路部に対して外部より矩形波を導入し、電源電圧を断続的に生成するとともに発振回路部に印加して、よりランダムな周波数信号を発振させるようにしているが、前述した矩形波を用いることなく、電源電圧を前記発振回路部に対して定常的に印加するようにしても良い。この場合においても、発振周波数制御部に設けた可変容量ダイオードＶＣ２の、前記ランダムな制御電圧の印加に伴う容量変化に伴って、十分ランダムな周波数信号、すなわち発振電圧を生成することができ、２進数的な乱数を高速で生成することができる。

図４は、雑音発生回路１０の回路図の一例を示す図である。図４に示す雑音発生回路は２段の帰還増幅回路から構成されている。上側の帰還増幅回路に直流電源から所定の直流電圧が入力されると、ダイオードＤ２において微小な雑音が発生する。したがって、生成された雑音信号を演算増幅器Ｅ１及びＥ２で増幅し、前記雑音信号のピーク電圧が数ボルトになるようにする。このようにして得られた雑音信号は制御信号として、図１に示す発振回路に印加される。

図５は、図２に示す発振回路の変形例を示す回路図である。図５に示す発振回路においては、発振周波数制御部において、別途抵抗Ｒ５を介して接続端子を設けている点で、図２に示す発振回路と異なる。図５に示す発振回路において、前記接続端子に図２又は図３に示す発振回路の出力端子を接続するようにすれば、実質的に２つの発振回路が接続されることになる。

発振回路自身も通常の発振動作において、発振信号の周波数がランダムに変動する場合があるので、上述したように２つの発振回路を接続すれば、図５に示す後段の発振回路から発振される周波数信号の周波数のランダム性は、図２又は図３に示す前段の発振回路のみから発振される周波数信号のランダム性よりも大きくすることができる。その結果、図５に示す後段の発振回路からの周波数信号に対応した発振電圧を検出し、所定の閾値に対する大小関係に応じて“１”又は“０”の数字を割り当てるようにすれば、より無秩序な乱数を簡易に生成することができるようになる。

なお、図５においては、２つの発振回路の内、後段の発振回路にのみ制御電圧を印加するようにしているが、前段の発振回路に制御電圧を印加し、前段及び後段の発振回路を通じてランダムな発振信号を発振するようにすることもできる。さらには、前段及び後段の発振回路に制御電圧を印加し、前段及び後段の発振回路を通じてランダムな発振信号を発振するようにすることもできる。この場合においては、無秩序な乱数をより高速で生成することができるようになる。

なお、上記においては２つの発振回路を接続する場合について述べたが、３つ以上の発振回路を接続することもできる。この場合においては、得られた乱数の無秩序性をより向上させることができる。３つ以上の発振回路を接続する場合においては、リング状接続（第１の発振回路→第２の発振回路→第３の発振回路→第１の発振回路）や、相互接続（第１の発振回路→第２の発振回路、第２の発振回路→第１の発振回路及び／又は第２の発振回路→第３の発振回路、第３の発振回路→第２の発振回路、及び／又は第３の発振回路→第１の発振回路、第１の発振回路→第３の発振回路）のようにすることができる。

図６は、図２に示す発振回路及び図４に示す雑音発生回路を用いて生成した乱数の２次元度数分布である。図６においては、格子縞などが発生することなく、点状の分布が見られるのみであるので、２進数的な乱数が生起されていることが分かる。

以上、具体例を挙げながら発明の実施の形態に基づいて本発明を詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいて、あらゆる変形や変更が可能である。

本発明の乱数発生装置の好ましい態様を示す構成図である。本発明の乱数発生装置における発振回路の回路図の一例である。本発明の乱数発生装置における発振回路の回路図の他の例である。本発明の乱数発生装置における雑音発生回路の回路図の一例である。図２に示す発振回路の変形例を示す回路図である。本発明の方法及び装置を用いて得た乱数の２次元度数分布図である。

符号の説明

１０雑音発生回路
２０発振回路
３０Ａ／Ｄ変換器
４０パーソナルコンピュータ
５０直流電源

Claims

発振周波数制御部を有する発振回路に対してランダムな制御電圧を印加し、前記発振回路から発せられる周波数信号に対応した発振電圧をランダムに生成させるとともに、前記発振電圧に対して所定の閾値を設定し、前記発振電圧の前記閾値に対する大小関係から０又は１の数字を割り当て、２進数的な乱数を発生させることを特徴とする、乱数発生方法。
前記発振周波数制御部は、可変容量ダイオードを含むことを特徴とする、請求項１に記載の乱数発生方法。
前記制御電圧は雑音発生回路によって生成することを特徴とする、請求項１又は２に記載の乱数発生方法。
前記雑音発生回路は、雑音生成素子と雑音増幅素子とを含むことを特徴とする、請求項３に記載の乱数発生方法。
前記雑音生成素子はダイオードであることを特徴とする、請求項４に記載の乱数発生方法。
前記雑音増幅素子は演算増幅器であることを特徴とする、請求項４又は５に記載の乱数発生方法。
前記発振回路はディジタル発振回路であることを特徴とする、請求項１〜６のいずれか一に記載の乱数発生方法。
前記発振回路はアナログ発振回路であることを特徴とする、請求項１〜６のいずれか一に記載の乱数発生方法。
前記発振電圧は、所定のＡ／Ｄ変換器によりディジタル成分に変換することを特徴とする、請求項１〜８のいずれか一に記載の乱数発生方法。
前記発振回路は、第１の発振回路と、この第１の発振回路に電気的に接続された第２の発振回路とからなり、前記制御電圧を前記第２の発振回路に印加するとともに、前記第２の発振回路から所定の周波数信号を出力させ、前記周波数信号に対応した発振電圧に対して前記閾値を設定し、前記発振電圧の前記閾値に対する大小関係から０又は１の数字を割り当て、２進数的な乱数を発生させることを特徴とする、請求項１〜９のいずれか一に記載の乱数発生方法。
前記発振回路は、第１の発振回路と、この第１の発振回路に電気的に接続された第２の発振回路とからなり、前記制御電圧を前記第１の発振回路に印加するとともに、前記第２の発振回路から所定の周波数信号を出力させ、前記周波数信号に対応した発振電圧に対して前記閾値を設定し、前記発振電圧の前記閾値に対する大小関係から０又は１の数字を割り当て、２進数的な乱数を発生させることを特徴とする、請求項１〜９のいずれか一に記載の乱数発生方法。
前記発振回路は、第１の発振回路と、この第１の発振回路に電気的に接続された第２の発振回路とからなり、前記制御電圧を前記第１の発振回路及び前記第２の発振回路に印加するとともに、前記第２の発振回路から所定の周波数信号を出力させ、前記周波数信号に対応した発振電圧に対して前記閾値を設定し、前記発振電圧の前記閾値に対する大小関係から０又は１の数字を割り当て、２進数的な乱数を発生させることを特徴とする、請求項１〜９のいずれか一に記載の乱数発生方法。
発振周波数制御部を有する発振回路と、
前記発振回路に対してランダムな制御電圧を印加するための制御電圧印加手段と、
前記発振回路から発せられる周波数信号に対応してランダムに生成された発振電圧に対して所定の閾値を設定し、前記発振電圧の前記閾値に対する大小関係から０又は１の数字を割り当てる演算処理手段と、
を具えることを特徴とする、乱数発生装置。
前記発振周波数制御部は、可変容量ダイオードを含むことを特徴とする、請求項１３に記載の乱数発生装置。
前記制御電圧印加手段は雑音発生回路であることを特徴とする、請求項１３又は１４に記載の乱数発生装置。
前記雑音発生回路は、雑音生成素子と雑音増幅素子とを含むことを特徴とする、請求項１５に記載の乱数発生装置。
前記雑音生成素子はダイオードであることを特徴とする、請求項１６に記載の乱数発生装置。
前記雑音増幅素子は演算増幅器であることを特徴とする、請求項１６又は１７に記載の乱数発生装置。
前記発振回路はディジタル発振回路であることを特徴とする、請求項１３〜１８のいずれか一に記載の乱数発生装置。
前記発振回路はアナログ発振回路であることを特徴とする、請求項１３〜１８のいずれか一に記載の乱数発生装置。
前記発振電圧は、所定のＡ／Ｄ変換器によりディジタル成分に変換することを特徴とする、請求項１３〜２０のいずれか一に記載の乱数発生装置。
前記発振回路は、第１の発振回路と、この第１の発振回路に電気的に接続された第２の発振回路とからなるとともに、前記制御電圧印加手段は前記第２の発振回路に接続され、前記制御電圧は前記第２の発振回路に印加されるとともに、前記第２の発振回路から所定の周波数信号を出力させるようにしたことを特徴とする、請求項１３〜２１のいずれか一に記載の乱数発生装置。
前記発振回路は、第１の発振回路と、この第１の発振回路に電気的に接続された第２の発振回路とからなるとともに、前記制御電圧印加手段は前記第１の発振回路に接続され、前記制御電圧は前記第１の発振回路に印加されるとともに、前記第２の発振回路から所定の周波数信号を出力させるようにしたことを特徴とする、請求項１３〜２１のいずれか一に記載の乱数発生装置。
前記発振回路は、第１の発振回路と、この第１の発振回路に電気的に接続された第２の発振回路とからなるとともに、前記制御電圧印加手段は前記第１の発振回路及び前記第２の発振回路に接続され、前記制御電圧は前記第１の発振回路及び前記第２の発振回路に印加されるとともに、前記第２の発振回路から所定の周波数信号を出力させるようにしたことを特徴とする、請求項１３〜２１のいずれか一に記載の乱数発生装置。