WO2006054476A1 - 乱数生成方法及び乱数生成装置 - Google Patents

乱数生成方法及び乱数生成装置 Download PDF

Info

Publication number
WO2006054476A1
WO2006054476A1 PCT/JP2005/020610 JP2005020610W WO2006054476A1 WO 2006054476 A1 WO2006054476 A1 WO 2006054476A1 JP 2005020610 W JP2005020610 W JP 2005020610W WO 2006054476 A1 WO2006054476 A1 WO 2006054476A1
Authority
WO
WIPO (PCT)
Prior art keywords
random number
value
converter
output
number generation
Prior art date
Application number
PCT/JP2005/020610
Other languages
English (en)
French (fr)
Inventor
Yoshiaki Saitoh
Tomoko Moro
Original Assignee
Niigata Tlo Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Niigata Tlo Corporation filed Critical Niigata Tlo Corporation
Priority to EP05806215A priority Critical patent/EP1701248A1/en
Priority to JP2006544947A priority patent/JPWO2006054476A1/ja
Priority to US10/570,684 priority patent/US20070255777A1/en
Priority to CA002552747A priority patent/CA2552747A1/en
Publication of WO2006054476A1 publication Critical patent/WO2006054476A1/ja

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes

Definitions

  • the present invention relates to a random number generation method and a random number generation device.
  • Random numbers that are completely disordered and have the same appearance frequency as a whole are widely used for numerical simulations of social and physical phenomena.
  • random numbers play an important role as encryption technology, and there is a high demand in the field of information protection.
  • various methods have been developed for generating random numbers, most of which are generation of soft pseudorandom numbers using algorithms.
  • Random number generation by an algorithm is widely used because it has a certain degree of reliability and can generate random numbers at high speed.
  • the generated random number has periodicity because the computer does not have finite information power.
  • accurate solutions and sufficient security may not be obtained, and it is desirable to establish a more random random number generation method.
  • An object of the present invention is to provide a novel method and apparatus for generating random random numbers using an inexpensive and simple apparatus.
  • the present invention also provides:
  • An oscillator for generating and oscillating a predetermined noise or signal
  • a random number generation device characterized by comprising:
  • the necessary condition for this to be a random number is that the amplitude changes within a range of at least one step at a certain time. If this is replaced with time fluctuation, the necessary condition for becoming a random number can be rephrased as 1 S time fluctuation corresponding to the sampling interval is required at least in one period (8192 ⁇ 3). .
  • Temporal change amount for that can be represented approximately 122 X 10_ 6 from (3). ⁇ -122 ⁇ 10- 6 (3)
  • the above sampling interval of 1 ⁇ s and bit length of 12 bits is further generalized, and the sampling interval is ls and the bit length is n bits.
  • the expression (2) can be expressed as the expression (5).
  • the frequency change rate which is a necessary condition for generating a random number, as represented by equation (4) becomes sufficiently large. . Therefore, when the frequency change rate becomes sufficiently larger than the frequency stability in the crystal oscillator, a normal signal emitted from the crystal oscillator is taken into the A / D converter, thereby causing the signal to change. In the bit after A / D conversion, "0" and "1" are arranged randomly. Therefore, by assigning a numerical value of “0” or “1” to “0” and assigning a numerical value of “1” or “0” to “1”, a random binary sequence can be obtained. By dividing this by a predetermined number of digits, an n-ary random number corresponding to the defined number of digits can be obtained.
  • a random binary sequence can be formed after A / D conversion by appropriately introducing a signal having a sufficiently high frequency with a predetermined oscillator power using an AZD converter. Based on, the desired random n-ary random number can be generated.
  • the output value from the A / D converter is an AZD variable.
  • the least significant bit is used. Since the least significant bit fluctuates greatly, the output value from the A / D converter becomes more random, and the binary sequence can be made random. As a result, the randomness of the n-ary random number obtained by dividing the binary sequence by a predetermined number of digits is further improved.
  • a predetermined modulator is used to add at least one type of modulation of frequency, phase, and amplitude to the signal to be input to the AZD converter. To do. In this case, since a certain degree of randomness is added to the signal itself, the output value after passing through the AZD converter becomes more random. As a result, the randomness of the binary sequence and the n-ary random number can be further improved.
  • an output having a binary system can be used.
  • a numerical value of “0” or “1” is assigned to “0” of the output value
  • a numerical value of “1” or “0” is assigned to 'T' of the output value.
  • the output of the A / D converter may be in m-ary (m is an even number of 4 or more).
  • m is an even number of 4 or more.
  • a numerical value of “0” or “1” is assigned to the odd value of the output value
  • a numerical value of “1” or “0” is assigned to the even value of the output value
  • the binary string is assigned.
  • a power whose output of the A / D converter is m-ary (m is an odd number of 3 or more).
  • a numerical value from “0” to “m ⁇ 2” of the output value is used. If the numerical value is an odd value, a numerical value of “0” or “1” is assigned, and the numerical value is an even value.
  • a numerical value of “1” or “0” can be assigned to form the binary string, and the numerical value from “1” to “m_l” of the output value can be used, and the numerical value is an odd value. If so, a numerical value of “0” or “T” can be assigned, and if the numerical value is an even number, a numerical value of “1” or “0” can be assigned to form the binary string.
  • FIG. 1 is a diagram showing an example of a triangular wave generated by an oscillator force.
  • FIG. 2 is a diagram schematically showing an example of an apparatus used in the random number generation method of the present invention.
  • FIG. 3 is a diagram schematically showing another example of an apparatus used in the random number generation method of the present invention.
  • FIG. 4 is an example of a circuit diagram of a shot noise generating circuit used in the apparatus of FIG.
  • FIG. 5 is a graph showing the relationship between the oscillation frequency from the oscillator and the test pass rate.
  • FIG. 6 is a graph showing the relationship between the oscillation frequency from the same oscillator and the test pass rate.
  • FIG. 7 is a graph showing the relationship between sampling frequency and test pass rate.
  • FIG. 8 is a diagram showing an example of a multiplication circuit used in the present invention.
  • FIG. 9 is a graph showing a test rate when random numbers are generated using the multiplication circuit shown in FIG. Explanation of symbols
  • FIG. 2 is a diagram schematically showing an example of an apparatus used in the random number generation method of the present invention.
  • the random number generation device 10 includes an oscillator 11 as a signal generation unit, an A / D converter 12, and a calculator 13.
  • a predetermined signal such as a triangular wave and a sine wave is generated and oscillated from the oscillator 11, introduced into the A / D converter 12, subjected to predetermined A / D conversion, and a predetermined value is output.
  • Oscillator 11 can also be configured with power, such as a crystal oscillator, LC oscillator, or CR oscillator.
  • the AZD converter 12 can be of any m-ary system. Binary AZD conversion When the power is configured, the output value is a binary number, and a value of "0" or "1" is output. When configured with an m-ary (m ⁇ 3) A / D converter, the output value is an m-decimal number, and a value from "0" to "m-1" is output.
  • the AZD converter 12 outputs a plurality of numerical values (bits) by AZD conversion. Therefore, the output value "0" or 'T' when using the binary A / D converter, or the odd and even output values when using the m-ary system, and "0" to "m” Output values up to -1 "can be any bits.
  • the least significant bit in particular, the least significant bit fluctuates greatly, so that the output value from the A / D converter becomes more random, and the binary number ⁇ IJ is It can be random. As a result, the randomness of the n-ary random number obtained by dividing the binary sequence by a predetermined number of digits is further improved.
  • the content of the output of the AZD converter is expressed as rO, rl, r2,... From the least significant digit to the upper digit, and the passage of time is expressed as tO, tl, t2, t3,.
  • tO, tl, t2, t3 For example, to display the value at the time tO, tl, t2, t3 in the least significant digit, use rO, 0, rO, l, r0,2, r0,3.
  • to display the value at the time tO, tl, t2, t3 of the least significant digit use rl, 0, rl, l, rl, 2, rl, 3.
  • the random number generation method described so far is, for example, by assigning “0” or “1” to the values of rO, 0, rO, l, r0,2, ⁇ , 3. It formed a base of numbers.
  • NIST's statistical cryptographic random number test FIPS140-2 has been passed 100% even if the LC oscillator frequency is 3 MHz and the A / D converter sampling rate is 20 MHz (NIST: National institute
  • a random number sequence can be created for each corresponding digit by the method described above.
  • the m digit output rO of the AZD converter at a certain time tn By combining n, rln, r2n, ⁇ ⁇ 'rmn, a binary random number sequence corresponding to the value is generated, and m random numbers are obtained. If this is done at each time, it is possible to form a binary string for encryption that is m times longer than when only one digit is used at a given time.
  • By changing the combination of digits it is possible to generate random numbers that are easy to pass the statistical cryptographic random number test FIPS140-2.
  • By changing the digit combination method at each time it is possible to generate random numbers that are easy to pass the statistical cryptographic random number test FIPS140-2. Random numbers that are easy to pass can be generated by using random digits or not using random digits simply by changing the combination order of digits.
  • a modulator 17 can be provided between the oscillator 11 and the A / D converter 12 as indicated by a broken line in FIG.
  • the modulator 17 can be composed of at least one of a frequency modulator, a phase modulator, and an amplitude modulator.
  • an oscillator By using a frequency modulator, a phase modulator, and an amplitude modulator, respectively, an oscillator
  • the frequency, phase and amplitude of the signal emitted from 11 will be modulated.
  • the output value after passing through the A / D converter 12 becomes more random.
  • the binary number ⁇ ⁇ lj obtained by assigning “0” or “1” to the output value and as a result, the randomness of the n-ary random number can be further improved.
  • the frequency modulator the phase modulator, and the amplitude modulator
  • known modulators such as those disclosed in ("Electronic Circuit", written by Ichiro Sakuraba, Morikita Publishing) can be used.
  • a modulator including an LC oscillation circuit can be used as the frequency modulator.
  • a modulator including a predetermined phase circuit can be used.
  • a modulator including a base modulation circuit or a collector modulation circuit can be used.
  • the output of the shot noise generator shown in Fig. 4 is used as the input signal to these modulators.
  • FIG. 3 is a diagram schematically showing another example of an apparatus used in the random number generation method of the present invention.
  • a random number generation device 20 shown in FIG. 3 includes a DC power supply 24, a shot noise generation circuit 21, an A / D converter 22, and a calculator 23.
  • the AZD converter 22 is the same as the example shown in Fig. 1.
  • a / D converter power can be configured in binary or m-ary (where m is an even number greater than 4 or an odd number greater than 3).
  • the computer 23 can be configured with the same force as the computer 13.
  • the shot noise generation circuit 21 a circuit having a circuit configuration as shown in FIG. 4, for example, can be used. In this case, the DC power supply 24 and the shot noise generating circuit 21 function as an oscillator.
  • a DC voltage of, for example, ⁇ 12 V is applied to the shot noise generating circuit 21 from the DC power supply 24. Then, a predetermined noise is generated and oscillated from the shot noise generating circuit 21 and introduced into the A / D converter 22 where a predetermined A / D conversion is performed and a predetermined value is output.
  • the output value from the AZD converter 22 varies depending on the type as described above.
  • a binary AZD converter When a binary AZD converter is used, a numerical value of "0” or “1” is output. A binary sequence based on this will be formed, and n-ary random numbers will be generated.
  • an m-ary AZD converter When an m-ary AZD converter is used, a numerical value from “0” to "m-1" is output, and a numerical value such as "0" or "1" is assigned to each odd-numbered and even-numbered binary number. ⁇ IJ is formed, and n-ary random numbers are formed.
  • a modulator 27 is preferably provided. This makes it possible to obtain a more random n-ary random number as explained in connection with FIG.
  • the modulator 27 can be composed of the same as the modulator 17. Also, a shot noise generating circuit other than that shown in FIG. 4 can be used, and a noise generating circuit other than the shot noise generating circuit can be used.
  • a D / A converter is used instead of the shot noise generation circuit shown in FIG. 3, and the output of this converter power is used as a signal to be input to the A / D converter 22. it can.
  • a predetermined computer is used in place of the DC power source 24, and the digital signal from this computer is D / A converted into an analog signal.
  • the digital signal may be a physical random number or a mathematical random number.
  • any text file, sound, musical instrument, electronic musical instrument, image, etc. It may be the one output to.
  • a digital signal at an arbitrary point (location) of the circuit in the computer may be input to the D / A converter and converted to an analog signal.
  • the triangular wave and sine wave from the oscillator, the noise signal from the shot noise generation circuit, and the output signal from the D / A converter are converted into a differentiation circuit or After passing through at least one of the high-pass filters, it can be applied to the A / D converter.
  • the high frequency in the signal can be extracted through the differentiating circuit and the high pass filter, so that the noise component in the signal increases and is input to the A / D converter to generate a random number.
  • the randomness increases.
  • the output of the crystal oscillator (crystal oscillator: NF CORPORATION WAVE FACT ORY1946) is a 4.95 to + 4. 95V triangular wave, and this signal is a 12-bit binary signal.
  • Method A / D conversion was performed using A / D conversion, and the data was imported into a computer. At this time, the sampling frequency was 1 MHz.
  • Figure 5 shows the relationship between the oscillation frequency of the oscillator and the verification pass rate. In the figure, the horizontal axis represents the oscillation frequency, and the vertical axis represents the test pass rate. From Figure 5, it is almost 100 when the oscillation frequency is about 15 kHz or more. / ⁇ is that it passes the test.
  • the output from the shot noise generation circuit shown in Fig. 4 was A / D converted using a 12-bit binary A / D converter and imported into a computer.
  • RO, rl, r2, etc. in order from the least significant bit of the imported data
  • One set using 20,000 rOs is expressed as rO (20000), and one set using 20,000 rls is expressed as rl (20000).
  • Figure 7 shows the relationship between the sampling frequency and the test pass rate when the sampling frequency is changed for these data strings. From Fig. 7, it can be seen that the lower the bit, the higher the test pass rate is maintained up to the higher sampling frequency, and the lower bit rO is particularly prominent.
  • a plurality of signals are each modulated by noise, and if these are combined by the method of taking the sum, the method of taking the difference, or the method of multiplying as described above, the random number generation speed can be further increased. Speeding up is possible.
  • the random number generation speed increases by the number of digits that can be used.
  • the sampling frequency of the A / D converter is increased 10 times to increase the random number generation speed, the cost will also increase 10 times. The benefits are great.
  • An operational amplifier (eg 741) may be used as a method of calculating the sum or difference. When summing at a high frequency, it is only necessary to capture multiple noises or signals directly at the FET input.
  • the multiplication can be performed using a multiplication circuit or a mixer circuit including a nonlinear element.
  • the signals generated by the oscillator force are applied to the nonlinear elements to generate signals having other frequencies.
  • the generated signal components include the square wave of each input original signal, the sum or difference of the input original signal, and the input original signal.
  • the signal itself is included.
  • the randomness of the generated signal component is stronger than the original signal.
  • the nonlinear element included in the mixer circuit has a third power characteristic and a fourth power characteristic in addition to the second power characteristic. Therefore, many signal components that did not exist at the beginning are generated, and the randomness becomes even stronger.
  • FIG. 8 is a circuit diagram showing an example of the multiplication circuit described above
  • FIG. 9 is a graph showing the test rate when random numbers are generated using the multiplication circuit shown in FIG. It can be seen that a multiplication circuit as shown in Fig. 8 shows a sufficient test pass rate up to the higher-order bits and can generate random numbers.
  • Examples of the nonlinear element include a diode and a transistor
  • examples of the mixer circuit include a circuit in which the nonlinear element is operated in class B or class C. it can. This class B and class C operation is described in “Electronic Circuit” (written by Ichiro Sakuraba, Morikita Publishing).
  • the random number generation method and random number generation device of the present invention can be used for numerical simulation of social phenomena and physical phenomena. It can also be used as encryption technology in the information protection field.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

　廉価かつ簡易な構成の装置を用いて、無秩序な乱数を発生させる新規な方法及び装置を提供する。所定の発振器からの雑音又は信号をＡ／Ｄ変換器に入力する。次いで、前記Ａ／Ｄ変換器から出力された値に対して“０”又は“１”を割り当てて２進数列を形成する。次いで、前記２進数列を所定の桁数で区切り、ｎ進乱数を生成する。

Description

明 細 書
乱数生成方法及び乱数生成装置
技術分野
[0001] 本発明は、乱数生成方法及び乱数生成装置に関する。
背景技術
[0002] 完全に無秩序であり、かつ全体としては出現頻度が等しくなる乱数は、社会現象や 物理現象の数値シュミレーシヨンなどに広く利用されている。また、乱数は暗号技術と しても重要な役割を果たしており、情報の保護の分野でもその需要が高い。現在、乱 数の発生方法として種々の方法が開発されているが、そのほとんどはアルゴリズムに よるソフト的な疑似乱数の生成である。
[0003] アルゴリズムによる乱数生成は、ある程度の信頼性を有し、高速に乱数生成を行な うことができるという点から広く利用されている。し力 ながら、コンピュータは有限の 情報し力とらないために、生成された乱数は周期性を持つことが確認されている。そ のため、正確な解や十分なセキュリティが得られない場合があり、より無秩序な乱数 発生方法の確立が望まれてレ、る。
[0004] 近年、ハードウェアの発展に伴う処理速度の向上と信頼性の向上から、物理的な 乱数の生成方法が開発されてきた。例えば、熱電子雑音や放射性物質の崩壊など の物理現象に基づいて生成された乱数は、予測不可能性の高い、理想的な乱数列 であることが知られている。し力 ながら、これらの方法では高価で大掛かりな装置を 必要とすることが多い。
発明の開示
発明が解決しょうとする課題
[0005] 本発明は、廉価かつ簡易な構成の装置を用いて、無秩序な乱数を発生させる新規 な方法及び装置を提供することを目的とする。
課題を解決するための手段
[0006] 上記目的を達成すベぐ本発明は、
所定の発振器からの雑音又は信号を A/D変換器に入力する工程と、 前記 A/D変換器から出力された値に対して" 0"又は" 1 "を割り当てて 2進数列を 形成する工程と、
前記 2進数列を所定の桁数で区切り、 n進乱数を生成する工程と、
を具えることを特徴とする乱数生成方法に関する。
[0007] また、本発明は、
所定の雑音又は信号を生成及び発振するための発振器と、
前記雑音又は前記信号を AZD変換するための A/D変換器と、
前記 AZD変換器から出力された値に対して "0"又は "1 "を割り当てて 2進数列を 形成し、前記 2進数列を所定の桁数で区切り、 n進乱数を生成するための計算機と、 を具えることを特徴とする、乱数生成装置に関する。
[0008] 例えば、水晶発振器で発生させた三角波を用いて、 12ビット長の、 2進法 AZD変 換器を使用した場合について説明する。前記 A/D変換器の 12ビット長総てを使用 すると、前記三角波の波形振幅を 212=4096分割する（4096ステップ)ことになる。 サンプリング周波数が 1MHzとすると、サンプリング間隔は l sであるから、前記 A/ D変換器のビットを 0、 1, 0, 1…と交互に出力させるための必要条件は、（1) , (2)式 より約 122Hzの周波数を有する波形が必要ということになる（図 1)。
[0009] [数 1]
7, = l[ iy] x 4096 x 2 = 8192[ [tf] (1)
[数 2] f , ~ = 122Λ[Ηζ] (2)
[0010] これが乱数になる必要条件は、ある時刻において最低 1ステップの範囲の振幅的変 動が必要である。これを時間変動に置き換えて考えると、乱数になるための必要条件 は、 1周期（8192 μ 3)のうちで、最低でもサンプリング間隔に相当する 1 Sの時間的 変動が必要であると言い換えられる。そのための時間的変化量は、（3)式より約 122 X 10_6と表すことができる。 〗 - 122χ 10-6 (3)
8192[ tf]
[0011] この時間的変化量を周波数変動に置き換えると、周波数と時間幅は逆数関係にあ るので、乱数になるための必要条件は、周波数変化率で (4)式より約 122 X 10_6とな る。
[数 4]
Π + 122 χ 10'6 )-' Ξ 1 - 122 Χ 10"6 (4)
[0012] 以上のようなサンプリング間隔を 1 μ s、ビット長を 12ビットとしたものをさらに一般化 し、サンプリング間隔を ls、ビット長を nビットとする。このとき、前記（2)式は（5)式のよ うに書き表すことができる。
[数 5]
Figure imgf000004_0001
[0013] 信号の周波数が（5)式で表される周波数より十分に高くなれば、 （4)式で示すよう な、乱数が生成されるための必要条件である周波数変化率は十分大きくなる。したが つて、前記周波数変化率が前記水晶発振器における周波数安定度よりも十分大きく なると、前記水晶発振器から発せされる通常の信号が前記 A/D変換器内に取り込 まれることにより、前記信号が A/D変換された後のビットは、 "0"及び" 1 "がランダム に配列するようになる。したがって、 "0"に対して" 0"又は " 1 "の数値を割り当て、 " 1 " に対して" 1 "又は" 0"の数値を割り当てることにより、ランダムな 2進数列を得ることが でき、これを所定の桁数で区切ることにより、画定桁数に応じた n進乱数を得ることが できるようになる。
[0014] 換言すれば、 AZD変換器を用い、所定の発振器力 十分高い周波数の信号を適 宜に導入することにより、 A/D変換後にランダムな 2進数列を形成することができ、こ れに基づいて目的とするランダムな n進乱数を生成することができる。
[0015] 本発明の好ましい態様においては、前記 A/D変換器からの出力値は、 AZD変 換による最下位ビットを用いる。前記最下位ビットは揺らぎが大きいため、前記 A/D 変換器からの出力値がよりランダムなものとなり、前記 2進数列をランダムなものとする こと力 Sできる。この結果、前記 2進数列を所定の桁数で区切って得た n進乱数のラン ダム性がより向上するようになる。
[0016] また、本発明の他の好ましい態様においては、所定の変調器を用いて、前記 AZD 変換器に入力すべき前記信号に対して、周波数、位相及び振幅の少なくとも 1種の 変調を付加する。この場合、前記信号自体にある程度のランダム性が付加されるよう になるため、前記 AZD変換器を通過した後の前記出力値はよりランダムなものとな る。この結果、前記 2進数列さらには前記 n進乱数のランダム性をより向上させること ができるようになる。
[0017] 前記 AZD変換器としては、出力が 2進法であるものを用いることができる。この場 合、上述したように、前記出力値の" 0"に対して" 0"又は "1 "の数値を割り当て、前記 出力値の' T'に対して "1 "又は" 0"の数値を割り当て、前記 2進数列を形成する。
[0018] また、前記 A/D変換器の出力が m進法 (mは 4以上の偶数）であるものを用いるこ とができる。この場合、前記出力値の奇数値に対して" 0"又は" 1 "の数値を割り当て 、前記出力値の偶数値に対して "1 "又は" 0"の数値を割り当て、前記 2進数列を形成 する。
[0019] さらに、前記 A/D変換器の出力が m進法 (mは 3以上の奇数）であるものを用いる こと力 Sできる。この場合、前記出力値の" 0"から" m— 2"までの数値を利用し、前記数 値が奇数値であれば 0"又は "1 "の数値を割り当て、前記数値が偶数値であれば" 1 "又は" 0"の数値を割り当て、前記 2進数列を形成することができる。また、前記出力 値の" 1 "から" m_ l"までの数値を利用し、前記数値が奇数値であれば" 0"又は' T' の数値を割り当て、前記数値が偶数値であれば" 1 "又は" 0"の数値を割り当て、前 記 2進数列を形成することができる。
発明の効果
[0020] 以上説明したように、本発明によれば、廉価かつ簡易な構成の装置を用いて、より 無秩序な乱数を発生させる新規な方法、並びに前記方法に適用する装置を提供す ること力 Sできる。 図面の簡単な説明
[0021] [図 1]発振器力 発せられた三角波の一例を示す図である。
[図 2]本発明の乱数生成方法に用いる装置の一例を概略的に示す図である。
[図 3]本発明の乱数生成方法に用いる装置のその他の例を概略的に示す図である。
[図 4]図 3の装置で用いるショット雑音発生回路の回路図の一例である。
[図 5]発振器からの発振周波数と検定通過率との関係を示すグラフである。
[図 6]同じぐ発振器からの発振周波数と検定通過率との関係を示すグラフである。
[図 7]サンプリング周波数と検定通過率との関係を示すグラフである。
[図 8]本発明で使用する乗算回路の一例を示す図である。
[図 9]図 8に示す乗算回路を用いて乱数を生成した際の検定率を示すグラフである。 符号の説明
[0022] 10, 20 乱数生成装置
11 発振器
12, 22 A/D変換器
13, 23 計算機
17, 27 変調器
21 ショット雑音発生回路
24 直流電源
発明を実施するための最良の形態
[0023] 以下、本発明の詳細、並びにその他の特徴及び利点について、最良の形態に基 づいて詳細に説明する。
[0024] 図 2は、本発明の乱数生成方法に用いる装置の一例を概略的に示す図である。図 2において、乱数生成装置 10は、信号生成手段としての発振器 11と、 A/D変換器 12と、計算機 13とを有している。発振器 11からは、例えば三角波及び正弦波などの 所定の信号が生成及び発振され、 A/D変換器 12内に導入され、所定の A/D変 換が施されて所定の値が出力される。発振器 11は、水晶発振器、 LC発振器や CR 発振器など力も構成することができる。
[0025] AZD変換器 12は任意の m進法のものを用いることができる。 2進法の AZD変換 器力 構成した場合は、その出力値は 2進数となり、 "0"又は "1 "の数値が出力され ることになる。 m進法 (m≥3)の A/D変換器から構成した場合、その出力値は m進 数となり、 "0"から" m—1 "の数値が出力されることになる。
[0026] したがって、 2進法の AZD変換器を用いた場合、その出力値" 0"に対して" 0"又 は" 1"を割り当て、出力値 "1"に対して" 1"又は" 0"を割り当てることにより、 2進数列 を得ることができる。したがって、この 2進数列を所定の桁数で区切ることにより、その 画定桁に応じた n進乱数を生成することができるようになる。
[0027] また、 m=2n (nは 2以上の整数)進法の AZD変換器、すなわち 4以上の偶数進数 の AZD変換器を用いた場合、その出力値の奇数値に対して" 0"又は" 1 "の数値を 割り当て、前記出力値の偶数値に対して" 1 "又は" 0"の数値を割り当てることにより、 前記 2進数列を得ることができる。したがって、上述したように、前記 2進数列を所定 の桁数で区切ることにより、その画定桁に応じた n進乱数を生成することができるよう になる。
[0028] さらに、 m = 2n— 1 (nは 2以上の整数)進法の A/D変換器、すなわち 3以上の奇 数進数の A/D変換器を用いた場合、その出力値の" 0"から" m— 2"までの数値を 利用し、前記数値が奇数値であれば" 0"又は "1 "の数値を割り当て、前記数値が偶 数値であれば "1 "又は" 0"の数値を割り当てることにより、前記 2進数列を得ることが できる。この場合も、前記 2進数列を所定の桁数で区切ることにより、その画定桁に応 じた n進乱数を生成することができるようになる。
[0029] なお、 3以上の奇数進数を用いる場合、前記出力値の" 1 "から" m— 1 "までの数値 を利用し、同様に前記数値が奇数値であれば" 0"又は" 1 "の数値を割り当て、前記 数値が偶数値であれば "1 "又は" 0"の数値を割り当てることにより、前記 2進数列を 得ることができ、前記同様に n進乱数を生成することができるようになる。
[0030] AZD変換器 12からは、 2進法の AZD変換器を用いる、あるいは m進法の AZD 変換器を用いるいずれの場合においても、 AZD変換によって複数の数値 (ビット）が 出力される。したがって、 2進法の A/D変換器を用いた場合の出力値" 0"又は' T' 、あるいは m進法を用いた場合の奇数出力値及び偶数出力値、並びに" 0"から" m —1"までの出力値は、任意のビットのものを用いることができる。 [0031] し力 ながら、特に最下位のビットを用いることにより、前記最下位ビットは揺らぎが 大きいため、前記 A/D変換器からの出力値がよりランダムなものとなり、前記 2進数 歹 IJをランダムなものとすることができる。この結果、前記 2進数列を所定の桁数で区切 つて得た前記 n進乱数のランダム性がより向上するようになる。
[0032] なお、以上説明したような最下位ビットを含む適当なビットの選択、 2進数列の形成 、及び目的とする n進乱数の生成は、 AZD変換器 12の後方に設けた計算機 13によ つて行われる。
[0033] また、上述した最下位ビットの代わりに、 AZD変換による複数のビットを用レ、、対応 するビット毎の、時間経過によって得られた変動値を用いることができる。かかる場合 の具体例について以下に説明する。
[0034] AZD変換器出力の内容を最下位桁から上位桁に向かって rO、 rl、 r2、 · · ·と表し 、時刻の経過を tO、 tl、 t2、 t3、 · · ·と表す。例えば 最下位桁の時刻 tO、 tl、 t2、 t3 における値を表示する場合は rO，0、 rO, l、 r0,2、 r0,3とする。同様に最下位桁のうえ の桁の時刻 tO、 tl、 t2、 t3における値を表示する場合は rl，0、 rl，l、 rl,2、 rl,3とす る。今まで述べてきた乱数の生成法は、例えば rO,0、 rO，l、 r0，2、 ιΌ，3 · · ·の値に対 して、 "0"又は" 1 "をルールによって割り当てて 2進数列を形成するものであった。現 在、 LC発振器の周波数 3MHzとし、 A/D変換器のサンプリング速度を 20MHzとし ても NISTの統計的暗号用乱数検定 FIPS140— 2を 100%合格する性能を実現して レ、る (NIST： National Institute
of standards and Technology^ FIPS： Federal Information Processing Standards)。即 ち、原理的には 1秒間に 2千万個の安全な暗号用乱数を生成できている。
[0035] さらに、 A/D変換器出力の複数 (m個）の桁を用いて、対応する桁毎に上述の方 法で乱数列を作ることが出来る。この様にすれば一定時間に一桁だけ使う方法に比 ベ m倍の暗号用 2進乱数数列が得られる。例えば m = 3とすれば、一定時間に、 r0,0 、 rO，l、 r0，2、 ι ，3 · · ·に対応する 2進乱数数列と、 rl,0、 rl，l、 rl，2、 Γ1，3 · · ·に対 応する 2進乱数数列と、 r2,0、 r2，l、 r2，2、 r2，3 ' · ·に対応する 2進乱数数列を作るこ とが出来る。この例では 3倍の暗号用乱数が生成されたことになる。
[0036] また、更に別な方法として、ある時刻 tnにおける AZD変換器の m個の桁の出力 rO n、 rln、 r2n、 · · 'rmn、を組み合わせることによって、その値に対応する 2進乱数数列 を作れば、 m個の乱数が得られる。これを各時刻で行えば一定時間に 1桁のみしか 使わない場合の m倍の長さの暗号用 2進数列を形成することが出来る。桁の組み合 わせ方法を変えることによって、統計的暗号用乱数検定 FIPS140— 2に合格しやす い乱数を生成することが出来る。時刻毎に桁の組み合わせ方法を変えることによって 統計的暗号用乱数検定 FIPS140— 2に合格しやすい乱数を生成することが出来る。 単に桁の組み合わせ順番を変えるだけでなぐ或る桁を使ったり、使わなかったりをラ ンダムに行うことで合格しやすい乱数を生成出来る。
[0037] また、本発明においては、図 2の破線で示すように、発振器 11及び A/D変換器 1 2の間に変調器 17を設けることができる。変調器 17は、周波数変調器、位相変調器 、及び振幅変調器の少なくとも一つ力 構成することができる。
[0038] 周波数変調器、位相変調器、及び振幅変調器を用いることにより、それぞれ発振器
11から発せられた信号の、周波数、位相及び振幅が変調されることになる。この場合 、前記信号自体にある程度のランダム性が付加されるようになるため、 A/D変換器 1 2を通過した後の出力値はよりランダムなものとなる。この結果、前記出力値に対して "0"又は" 1 "を割り当てることにより得た 2進数歹 lj、結果として n進乱数のランダム性を より向上させることができるようになる。
[0039] 周波数変調器、位相変調器、及び振幅変調器としては、それぞれ例えば（「電子回 路」、桜庭一郎著、森北出版）に開示されたような、公知の変調器を用いることができ る。具体的には、前記周波数変調器として、 LC発振回路を含む変調器を用いること ができる。前記位相変調器としては、所定の位相回路を含む変調器を用いることがで きる。前記振幅変調器としては、ベース変調回路又はコレクタ変調回路を含む変調 器を用いることができる。これら変調器の入力信号としては例えば図 4のショット雑音 発生回路の出力が使用
できる。
[0040] 図 3は、本発明の乱数生成方法に用いる装置のその他の例を概略的に示す図であ る。図 3に示す乱数生成装置 20は、直流電源 24と、ショット雑音発生回路 21と、 A/ D変換器 22と、計算機 23とを具えている。 AZD変換器 22は、図 1に示す例と同様 に、 2進法あるいは m進法 (mは 4以上の偶数あるいは 3以上の奇数）の A/D変換器 力 構成することができる。また、計算機 23は計算機 13と同様のもの力 構成するこ とができる。ショット雑音発生回路 21は、例えば図 4に示すような回路構成のものを用 レ、ることができる。この場合においては、直流電源 24及びショット雑音発生回路 21が 発振器として機能することになる。
[0041] 図 3に示す乱数生成装置においては、直流電源 24から例えば ± 12Vの直流電圧 がショット雑音発生回路 21に印加される。すると、ショット雑音発生回路 21からは所 定の雑音が生成及び発振され、 A/D変換器 22内に導入され、所定の A/D変換 が施されて所定の値が出力される。
[0042] AZD変換器 22からの出力値は、上述したようにその種類によって異なり、 2進法 の AZD変換器を用いた場合は、 "0"又は" 1 "の数値が出力され、これに基づいた 2 進数列が形成され、さらに n進乱数が生成されることになる。 m進法の AZD変換器 を用いた場合は、 "0"から" m— 1 "の数値が出力され、奇数値及び偶数値毎に" 0" 又は" 1 "などの数値が割り当てて 2進数歹 IJを形成され、さらに n進乱数が形成されるこ とになる。
[0043] なお、この場合においても、前記同様に、 A/D変換器 22から出力されるビット中 の最下位ビットを用いることが好ましい。また、図中、破線で示すように、変調器 27を 設けることが好ましい。これによつて、図 1に関連して説明したように、よりランダムな n 進乱数を得ることができるようになる。
[0044] 変調器 27は、変調器 17と同様のものから構成することができる。また、ショット雑音 発生回路についても図 4に示すもの以外のものを用いることができ、ショット雑音発生 回路以外の雑音発生回路を用いることもできる。
[0045] なお、図 3に示すショット雑音発生回路に代えて D/A変換器を用レ、、この変換器 力 の出力を A/D変換器 22に対して入力すべき信号として用いることができる。こ の場合は、直流電源 24に代えて所定の計算機を用い、この計算機からのディジタル 信号を D/A変換してアナログ信号に変換する。
[0046] 前記ディジタル信号としては、物理乱数や数式乱数とすることができる。また、任意 のテキストファイル、音声、楽器、電子楽器、画像などの信号やファイルを時系列的 に出力させたものであっても良い。あるいは、前記計算機内の回路の任意の点（場所 )のディジタル信号を上記 D/A変換器に入力して、アナログ信号に変換するようにし ても良い。
[0047] このように、上記計算機からのいろいろな信号を D/A変換器に入力すると、その 出力はかなりランダムであり、サンプリング速度が遅ければ物理乱数になる可能性が ある。なお、前記信号を他の信号の変調信号として用いるなど、前記他の信号と結合 させることによって、結合して得た信号のランダム性が格段に高くなるので、サンプリ ング速度を十分に高くすることができるようになる。したがって、前記結合信号を AZ D変換器に入力して乱数を生成した場合に、前記 AZD変換器の上位ビットまで検 定を通過する乱数とすることができ、乱数の高速化を実現することができるようになる
[0048] また、図 1〜図 3に示すいずれの例においても、発振器からの三角波及び正弦波、 ショット雑音発生回路からの雑音信号、 D/A変換器からの出力信号を、微分回路又 はハイパスフィルターの少なくとも一方を介した後、 A/D変換器に入力するようにす ること力 Sできる。このように、微分回路やハイパスフィルターを介することにより、前記 信号における高域周波数を取り出すことができるようになるので、前記信号における ノイズ成分が増大し、 A/D変換器に入力して乱数を生成した場合のランダム性が増 大する。その結果、 A/D変換器の上位ビットまで検定を通過する乱数を生成するこ とができるようになり、乱数の高速化が可能となる。
実施例
[0049] 以下、実施例により本発明の特徴、利点及び効果を具体的に示す。なお、得られ た乱数の評価は、現在最も厳しいとされる NIST (National Institute of Standards and Technology)の FIPS140_2[4]に示される統計学的乱数生成テストを採用した。
[0050] (実施例 1)
<水晶発振器による乱数生成 >
(1)三角波を使用した場合
水晶振動子を基準とした発振器 (水晶発振器: NF CORPORATION WAVE FACT ORY1946)の出力を 4. 95〜+ 4. 95Vの三角波とし、この信号を 12ビット長の 2進 法 A/D変換を用いて A/D変換し、計算機に取り込んだ。このときサンプリング周波 数は 1MHzとした。前記発振器の発振周波数と、検定通過率の関係とを図 5に示す 。図の横軸は発振周波数、縦軸は検定通過率を示す。図 5より、発振周波数が約 15 kHz以上であれば、ほぼ 100。/ο検定を通過していることがわ力、る。
[0051] (2)正弦波を使用した場合
上記（1)と同じ水晶発振器を用い、その出力を一 4. 95〜+ 4. 95Vの正弦波とし た。なお、サンプリング周波数は 1MHzとした。このときの水晶発振器の発振周波数 と、検定通過率の関係を図 6に示す。図 6より、正弦波は三角波と比較して、より低い 発振周波数で検定を通過することがわかる。
[0052] (実施例 2)
<ショット雑音発生回路による乱数生成 >
図 4に示すショット雑音発生回路からの出力を 12ビット長の 2進法 A/D変換を用 いて A/D変換し、計算機に取り込んだ。取り込んだデータの下位ビットから順に、 rO 、 rl、 r2…とした。各 rOを 20,000個用いて 1組としたものを rO (20000)と表し、以下 rlを 20,000個用いて 1組としたものを rl (20000)…と表す。これらのデータ列について、サ ンプリング周波数を変化させた場合の、サンプリング周波数と検定通過率の関係を図 7に示す。図 7より、下位ビットを用いるほど、高いサンプリング周波数まで高い検定通 過率を維持しており、特に最下位ビット rOで顕著であることが分かる。
[0053] 以上、具体例を挙げながら発明の実施の形態に基づいて本発明を詳細に説明し てきたが、本発明は上記内容に限定されるものではなぐ本発明の範疇を逸脱しない 限りにおいてあらゆる変形や変更が可能である。
[0054] 例えば、所定の雑音又は信号を生成及び発振するための発振器を複数台用い、 それらの出力を結合して AZD変換器に入力することにより、乱数生成の高速化を実 現すること力 Sできる。
[0055] 上記結合の方法としては、和を取る方法、差を取る方法、乗算をする方法が考えら れる。特に、乗算をする方法は複雑な信号を発生するので、最下位桁よりも上の桁か ら生成する乱数列の検定が通り易くなる。
[0056] 例として二つの正弦波信号を考える。それぞれの信号の周波数を fl、 f 2とした場合 、乗算回路を通した後の出力成分は、 fl、 f2の外に 2fl、 2f2、 fl + f2、 fl〜f2が出 る。もし二つの信号が雑音であれば、雑音は多くの周波数成分を含んでいるので、乗 算回路を通ったあとの出力は非常に沢山の複雑な信号を含むことになる。これらの 出力を A/D変換器に入力すると最下位桁よりも上の桁の更に上の桁力 生成する 乱数列の検定が通り易くなる。
[0057] 更に、三つ以上の雑音又は信号を生成及び発振するための発振器を用いればより 複雑な信号を含む出力を乗算回路から得ることが出来、より上位桁から生成する乱 数列の検定が通り易くなる。
[0058] また更に、複数の信号がそれぞれ雑音で変調されたものであり、これらを上述のよう に、和を取る方法、差を取る方法、乗算をする方法で結合すれば更に乱数生成速度 の高速化が可能である。
[0059] このように最下位桁よりも上の多くの桁が使えることになると、乱数生成速度が、使 える桁数だけ速くなる。一般に、乱数生成速度を速くするために A/D変換器のサン プリング周波数を 10倍にすると費用も 10倍になるが、乗算回路を用いる方法では僅 力な費用の増加ですむので実用化の利点は大きい。
[0060] 乗算回路としては専用の IC NJM1496等を使えばよレ、。和や差を取る方法として は演算増幅器 (例えば 741)を用いればよい。高い周波数で和をとる場合はトランジ スタゃ FETの入力に直接複数の雑音又は信号をカ卩えればよい。
[0061] なお、前記乗算は乗算回路又は非線形素子を含むミキサー回路を用いて行うこと ができる。この場合、上記発振器力 発せられた信号は互いに前記非線形素子に印 加されて、他の周波数の信号が生成されるようになる。乗算回路又はミキサー回路な どを用いて乗算を行なうことにより、生成される信号成分には、入力した元の信号の それぞれの 2乗波、入力した元の信号の和や差、入力した元の信号そのものなどが 含まれるようになる。この結果、生成される信号成分のランダム性は元の信号よりも強 くなる。また、上記ミキサー回路に含まれる上記非線形素子は、 2乗特性の他に、 3乗 特性及び 4乗特性を有する。そのため、当初存在しなかった多くの信号成分が生成 され、ランダム性が更に強くなる。
[0062] したがって、 AZD変換器を通じて乱数を生成した場合に、前記 AZD変換器の上位 ビットまで検定を通過する乱数を生成することができるようになり、乱数の更なる高速 化が可能となる。
[0063] なお、図 8は、上述した乗算回路の一例を示す回路図であり、図 9は、図 8に示す乗 算回路を用いて乱数を生成した際の検定率を示すグラフである。図 8に示すような乗 算回路により高次のビットまで十分な検定通過率を示し、乱数を生成できることが分 かる。
[0064] なお、上記非線形素子としては、ダイオードやトランジスタなどを挙げることができ、上 記ミキサー回路としては、前記非線形素子を B級や C級で動作させた回路などを例 示すること力 Sできる。なお、この B級及び C級の動作は、上述した「電子回路」（桜庭一 郎著、森北出版)などに記載されている。
産業上の利用分野
[0065] 本発明の乱数生成方法及び乱数生成装置は、社会現象や物理現象の数値シユミ レーシヨンなどに用いることができる。また、情報保護分野における暗号技術としても 用いることができる。

Claims

請求の範囲
[1] 所定の発振器からの雑音又は信号を A/D変換器に入力する工程と、
前記 AZD変換器から出力された値に対して" 0"又は "1 "を割り当てて 2進数列を 形成する工程と、
前記 2進数列を所定の桁数で区切り、 n進乱数を生成する工程と、
を具えることを特徴とする乱数生成方法。
[2] 前記 A/D変換器の出力が 2進法であって、前記出力値の" 0"に対して" 0"又は" 1
"の数値を割り当て、前記出力値の "1 "に対しで '1"又は" 0"の数値を割り当て、前記
2進数列を形成することを特徴とする、請求項 1に記載の乱数生成方法。
[3] 前記 A/D変換器の出力が m進法 (mは 4以上の偶数)であって、前記出力値の奇 数値に対して" 0"又は "1 "の数値を割り当て、前記出力値の偶数値に対して "1 "又 は" 0"の数値を割り当て、前記 2進数列を形成することを特徴とする、請求項 1に記載 の乱数生成方法。
[4] 前記 A/D変換器の出力が m進法 (mは 3以上の奇数)であって、前記出力値の" 0 "から" m— 2"までの数値を利用し、前記数値が奇数値であれば" 0"又は "1 "の数値 を割り当て、前記数値が偶数値であれば "1 "又は" 0"の数値を割り当て、前記 2進数 列を形成することを特徴とする、請求項 1に記載の乱数生成方法。
[5] 前記 AZD変換器の出力が m進法 (mは 3以上の奇数)であって、前記出力値の" 1 "から "m_ l"までの数値を利用し、前記数値が奇数値であれば" 0"又は" 1"の数値 を割り当て、前記数値が偶数値であれば "1 "又は" 0"の数値を割り当て、前記 2進数 列を形成することを特徴とする、請求項 1に記載の乱数生成方法。
[6] 前記 AZD変換器からの出力値は、 AZD変換による最下位ビットを用いることを特 徴とする、請求項:!〜 5のいずれか一に記載の乱数生成方法。
[7] 前記 AZD変換器力 の出力値は、 AZD変換による複数のビットを用レ、、対応す るビット毎の、時間経過によって得られた変動値を用いることを特徴とする、請求項 1 〜5の
いずれか一に記載の乱数生成方法。
[8] 前記対応するビット毎の、前記変動値に基づいて得た 2進数列を、前記複数のビッ トの全体に亘つて結合し、この結合して得た 2進数列に基づいて前記 n進乱数を生成 することを特徴とする、請求項 7に記載の乱数生成方法。
[9] 前記発振器は複数の発振器であって、各発振器からの出力を結合して前記 A/D 変換器に入力することを特徴とする、請求項 1〜8のいずれか一に記載の乱数生成 方法。
[10] 前記出力の結合は、和を取る方法、差を取る方法及び乗算する方法の少なくとも 1 つの方法を用いて行うことを特徴とする、請求項 9に記載の乱数生成方法。
[11] 前記乗算は、乗算回路又は非線形素子を含むミキサー回路を用いて行なうことを 特徴とする、請求項 10に記載の乱数生成方法。
[12] 前記発振器は、三角波、正弦波、ショット雑音、及び D/A変換器出力の少なくとも 一つを生成することを特徴とする、請求項 1〜8のいずれか一に記載の乱数生成方 法。
[13] 前記三角波、前記正弦波、前記ショット雑音、及び前記 D/A変換器出力は、微分 回路及びハイパスフィルターの少なくとも一方を介した後、前記 A/D変換器に入力 するようにしたことを特徴とする、請求項 12に記載の乱数生成方法。
[14] 前記信号に対して周波数、位相及び振幅の少なくとも 1種の変調を付加することを 特徴とする、請求項:!〜 13のいずれか一に記載の乱数生成方法。
[15] 所定の雑音又は信号を生成及び発振するための発振器と、
前記雑音又は前記信号を A/D変換するための A/D変換器と、
前記 A/D変換器から出力された値に対して "0"又は" 1 "を割り当てて 2進数列を 形成し、前記 2進数列を所定の桁数で区切り、 n進乱数を生成するための計算機と、 を具えることを特徴とする、乱数生成装置。
[16] 前記 AZD変換器の出力が 2進法であって、前記計算機において、前記出力値の" 0"に対して" 0"又は "1"の数値を割り当て、前記出力値の" 1 "に対して "1"又は" 0" の数値を割り当て、前記 2進数列を形成することを特徴とする、請求項 15に記載の乱 数生成装置。
[17] 前記 AZD変換器の出力が m進法 (mは 4以上の偶数)であって、前記計算機にお いて、前記出力値の奇数値に対して" 0"又は "1"の数値を割り当て、前記出力値の 偶数値に対して" 1 "又は" 0"の数値を割り当て、前記 2進数列を形成することを特徴 とする、請求項 15に記載の乱数生成装置。
[18] 前記 A/D変換器の出力が m進法 (mは 3以上の奇数)であって、前記計算機にお いて、前記出力値の" 0"から" m_ 2"までの数値を利用し、前記数値が奇数値であ れば" 0 "又は" 1 "の数値を割り当て、前記数値が偶数値であれば" 1"又は" 0"の数 値を割り当て、前記 2進数列を形成することを特徴とする、請求項 15に記載の乱数生 成装置。
[19] 前記 AZD変換器の出力が m進法 (mは 3以上の奇数)であって、前記計算機にお いて、前記出力値の" 1 "から" m_ l "までの数値を利用し、前記数値が奇数値であ れば" 0 "又は" 1 "の数値を割り当て、前記数値が偶数値であれば" 1"又は" 0"の数 値を割り当て、前記 2進数列を形成することを特徴とする、請求項 15に記載の乱数生 成装置。
[20] 前記 A/D変換器からの出力値は、 A/D変換による最下位ビットを用いることを特 徴とする、請求項 15〜： 19のいずれか一に記載の乱数生成装置。
[21] 前記 A/D変換器からの出力値は、 A/D変換による複数のビットを用い、対応す るビット毎の、時間経過によって得られた変動値を用いることを特徴とする、請求項 1
5〜20のいずれか一に記載の乱数生成装置。
[22] 前記対応するビット毎の、前記変動値に基づいて得た 2進数列を、前記複数のビッ トの全体に亘つて結合し、この結合して得た 2進数列に基づいて前記 n進乱数を生成 することを特徴とする、請求項 21に記載の乱数生成装置。
[23] 前記発振器は複数の発振器であって、各発振器からの出力を結合して前記 A/D 変換器に入力することを特徴とする、請求項 15〜22のいずれか一に記載の乱数生 成装置。
[24] 前記出力の結合は、和を取る方法、差を取る方法及び乗算する方法の少なくとも 1 つの方法を用いて行うことを特徴とする、請求項 23に記載の乱数生成装置。
[25] 前記乗算は、非線形素子を含むミキサー回路を用いて行なうことを特徴とする、請 求項 24に記載の乱数生成装置。
[26] 前記発振器は、三角波、正弦波、ショット雑音、及び D/A変換器出力の少なくとも 一つを生成することを特徴とする、請求項 15〜22のいずれか一に記載の乱数生成 装置。
[27] 前記三角波、前記正弦波、前記ショット雑音、及び前記 D/A変換器出力は、微分 回路及びハイパスフィルターの少なくとも一方を介した後、前記 A/D変換器に入力 するようにしたことを特徴とする、請求項 26に記載の乱数生成装置。
[28] 前記信号に対して周波数、位相及び振幅の少なくとも 1種の変調を付加するための 変調器を具えることを特徴とする、請求項 15〜27のいずれか一に記載の乱数生成 装置。
PCT/JP2005/020610 2004-11-18 2005-11-10 乱数生成方法及び乱数生成装置 WO2006054476A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP05806215A EP1701248A1 (en) 2004-11-18 2005-11-10 Random number generating method and device
JP2006544947A JPWO2006054476A1 (ja) 2004-11-18 2005-11-10 乱数生成方法及び乱数生成装置
US10/570,684 US20070255777A1 (en) 2004-11-18 2005-11-10 Method for Generating Random Number and Random Number Generator
CA002552747A CA2552747A1 (en) 2004-11-18 2005-11-10 Method for generating random number and random number generator

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004334738 2004-11-18
JP2004-334738 2004-11-18
JP2005148330 2005-05-20
JP2005-148330 2005-05-20

Publications (1)

Publication Number Publication Date
WO2006054476A1 true WO2006054476A1 (ja) 2006-05-26

Family

ID=36407019

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/020610 WO2006054476A1 (ja) 2004-11-18 2005-11-10 乱数生成方法及び乱数生成装置

Country Status (6)

Country Link
US (1) US20070255777A1 (ja)
EP (1) EP1701248A1 (ja)
JP (1) JPWO2006054476A1 (ja)
KR (1) KR20060095942A (ja)
CA (1) CA2552747A1 (ja)
WO (1) WO2006054476A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7904494B2 (en) * 2006-12-08 2011-03-08 International Business Machines Corporation Random number generator with random sampling
US8874926B1 (en) * 2012-03-08 2014-10-28 Sandia Corporation Increasing security in inter-chip communication
WO2013173729A1 (en) * 2012-05-18 2013-11-21 Cornell University Methods and systems for providing hardware security functions using flash memories

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273613A (ja) * 1994-04-04 1995-10-20 Niko Denshi Kk ２値化雑音信号発生装置
JPH0946136A (ja) * 1995-08-02 1997-02-14 Sony Corp ガウス雑音発生装置および方法
JPH0997170A (ja) * 1995-10-02 1997-04-08 Niko Denshi Kk ８ビット乱数作成装置
JPH1185472A (ja) * 1997-09-12 1999-03-30 Toshiba Corp 物理乱数発生装置及び方法並びに物理乱数記録媒体
JPH11509707A (ja) * 1996-05-06 1999-08-24 シーメンス アクチエンゲゼルシヤフト ランダムビット列を発生する回路装置
JP2001100980A (ja) * 1999-08-05 2001-04-13 Mitsubishi Electric Inf Technol Center Europ Bv ランダムな２値波形を生成する方法、物体の検出方法、及びランダムな２値波形を生成する装置
JP2001136053A (ja) * 1999-11-05 2001-05-18 Oki Micro Design Co Ltd 乱数発生集積回路
JP2002041281A (ja) * 2000-07-24 2002-02-08 Univ Niigata 乱数発生方法
JP2003108364A (ja) * 2001-09-26 2003-04-11 Toshiba Corp 乱数発生回路
US20040017235A1 (en) * 2002-07-25 2004-01-29 Koninklijke Philips Electronics N.V. Switching electronic circuit for random number generation
JP2004127217A (ja) * 2002-07-30 2004-04-22 Univ Niigata 乱数発生方法及び乱数発生装置
JP2004171549A (ja) * 2002-11-06 2004-06-17 Univ Niigata 乱数発生方法及び乱数発生装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6993542B1 (en) * 2001-03-12 2006-01-31 Cisco Technology, Inc. Efficient random number generation for communication systems
US6691141B2 (en) * 2001-04-13 2004-02-10 Science Applications International Corp. Method and apparatus for generating random number generators
DE10219135B4 (de) * 2002-04-29 2004-03-04 Infineon Technologies Ag Vorrichtung und Verfahren zum Erzeugen einer Zufallszahl
US20050055392A1 (en) * 2002-11-06 2005-03-10 Niigata University Method for generating random number and random number generator
US7472148B2 (en) * 2004-07-23 2008-12-30 Qualcomm Incorporated Method and apparatus for random-number generator
US7561085B2 (en) * 2007-03-21 2009-07-14 Honeywell International Inc. Systems and methods for improving data converters

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273613A (ja) * 1994-04-04 1995-10-20 Niko Denshi Kk ２値化雑音信号発生装置
JPH0946136A (ja) * 1995-08-02 1997-02-14 Sony Corp ガウス雑音発生装置および方法
JPH0997170A (ja) * 1995-10-02 1997-04-08 Niko Denshi Kk ８ビット乱数作成装置
JPH11509707A (ja) * 1996-05-06 1999-08-24 シーメンス アクチエンゲゼルシヤフト ランダムビット列を発生する回路装置
JPH1185472A (ja) * 1997-09-12 1999-03-30 Toshiba Corp 物理乱数発生装置及び方法並びに物理乱数記録媒体
JP2001100980A (ja) * 1999-08-05 2001-04-13 Mitsubishi Electric Inf Technol Center Europ Bv ランダムな２値波形を生成する方法、物体の検出方法、及びランダムな２値波形を生成する装置
JP2001136053A (ja) * 1999-11-05 2001-05-18 Oki Micro Design Co Ltd 乱数発生集積回路
JP2002041281A (ja) * 2000-07-24 2002-02-08 Univ Niigata 乱数発生方法
JP2003108364A (ja) * 2001-09-26 2003-04-11 Toshiba Corp 乱数発生回路
US20040017235A1 (en) * 2002-07-25 2004-01-29 Koninklijke Philips Electronics N.V. Switching electronic circuit for random number generation
JP2004127217A (ja) * 2002-07-30 2004-04-22 Univ Niigata 乱数発生方法及び乱数発生装置
JP2004171549A (ja) * 2002-11-06 2004-06-17 Univ Niigata 乱数発生方法及び乱数発生装置

Also Published As

Publication number Publication date
KR20060095942A (ko) 2006-09-05
US20070255777A1 (en) 2007-11-01
JPWO2006054476A1 (ja) 2008-05-29
EP1701248A1 (en) 2006-09-13
CA2552747A1 (en) 2006-05-26

Similar Documents

Publication Publication Date Title
Cusick et al. Stream ciphers and number theory
Liu et al. Delay-introducing method to improve the dynamical degradation of a digital chaotic map
Ergün et al. Truly random number generators based on a non-autonomous chaotic oscillator
Yalçin et al. True random bit generation from a double-scroll attractor
Zhang et al. Breaking a chaotic image encryption algorithm based on perceptron model
JP3696209B2 (ja) シード生成回路、乱数生成回路、半導体集積回路、ｉｃカード及び情報端末機器
Cang et al. Pseudo-random number generator based on a generalized conservative Sprott-A system
Özkaynak A novel method to improve the performance of chaos based evolutionary algorithms
Volos Chaotic random bit generator realized with a microcontroller
Sun et al. Cryptographic pseudo-random sequence from the spatial chaotic map
Yang et al. A cubic map chaos criterion theorem with applications in generalized synchronization based pseudorandom number generator and image encryption
AVAROĞLU et al. A novel S-box-based postprocessing method for true random number generation
Njitacke et al. Circuit and microcontroller validation of the extreme multistable dynamics of a memristive Jerk system: application to image encryption
WO2006054476A1 (ja) 乱数生成方法及び乱数生成装置
Wang et al. A new effective shift rule for M-sequences
Fúster-Sabater Computing classes of cryptographic sequence generators
Overmars Survey of rsa vulnerabilities
RU2367002C1 (ru) Генератор системы дискретных ортогональных сигналов
Mohammed et al. Linear Complexity of r-ary Sequences Derived from Euler Quotients Modulo 2 p
Li et al. Efficient construction of cross-join pairs in a product of primitive polynomials of pairwise-coprime degrees
Sharma et al. Optical theremin based true Random Number Generation (TRNG) system
Cheng et al. A new hyperchaotic system with dynamical analysis and its application in image encryption based on STM32
Ergün A truly random number generator based on a pulse-excited cross-coupled chaotic oscillator
Çakil et al. A hybrid key schedule algorithm based on blum blum shub generator and chaotic systems
Kyrychenko et al. Application of dynamic systems for encoding data in telecommunication channels

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200580000846.4

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2006544947

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020067004281

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2552747

Country of ref document: CA

WWE Wipo information: entry into national phase

Ref document number: 2005806215

Country of ref document: EP

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KN KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 10570684

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020067004281

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2005806215

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

WWP Wipo information: published in national office

Ref document number: 10570684

Country of ref document: US