JP2002041281A - 乱数発生方法 - Google Patents
乱数発生方法Info
- Publication number
- JP2002041281A JP2002041281A JP2000222525A JP2000222525A JP2002041281A JP 2002041281 A JP2002041281 A JP 2002041281A JP 2000222525 A JP2000222525 A JP 2000222525A JP 2000222525 A JP2000222525 A JP 2000222525A JP 2002041281 A JP2002041281 A JP 2002041281A
- Authority
- JP
- Japan
- Prior art keywords
- random number
- noise
- generated
- threshold level
- generation method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/588—Random number generators, i.e. based on natural stochastic processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 １／ｆ特性を有する雑音発生源から発生され
る雑音に基づいて、１／ｆ特性による周期性を持たない
より完全な乱数を発生させる方法を提供する。 【解決手段】 １／ｆ特性を有するダイオードから発生
される雑音を増幅し、ハイパスフィルタでハムを除去す
る第１および第２の雑音発生回路３１および３２から出
力される雑音の差動を差動回路３３で取って周期性を持
たない雑音を取り出し、この雑音をＡ／Ｄ変換して得ら
れるディジタル信号をまとめて２進数を生成し、その大
きさとスレシュホールドレベルとの比較で「１」および
「０」を生成する。これら「１」および「０」の出現確
率が０．５に近づくようにスレシュホールドレベルを調
整する。このようにして得られる「１」、「０」を所定
の期間毎に区切って乱数を生成する。この期間を生成し
た乱数にしたがって変化させてもよい。
る雑音に基づいて、１／ｆ特性による周期性を持たない
より完全な乱数を発生させる方法を提供する。 【解決手段】 １／ｆ特性を有するダイオードから発生
される雑音を増幅し、ハイパスフィルタでハムを除去す
る第１および第２の雑音発生回路３１および３２から出
力される雑音の差動を差動回路３３で取って周期性を持
たない雑音を取り出し、この雑音をＡ／Ｄ変換して得ら
れるディジタル信号をまとめて２進数を生成し、その大
きさとスレシュホールドレベルとの比較で「１」および
「０」を生成する。これら「１」および「０」の出現確
率が０．５に近づくようにスレシュホールドレベルを調
整する。このようにして得られる「１」、「０」を所定
の期間毎に区切って乱数を生成する。この期間を生成し
た乱数にしたがって変化させてもよい。
Description
【０００１】
【発明の属する技術分野】本発明は、乱数発生方法、特
に周期性を実質的に持たない乱数を発生させる方法に関
するものである。
に周期性を実質的に持たない乱数を発生させる方法に関
するものである。
【０００２】
【従来の技術】完全に無秩序でかつ全体としては出現頻
度が等しくなる乱数は、社会現象や物理現象の数値シミ
ュレーションなどに広く利用されている。また、乱数を
用いて暗号化することも提案されている。例えば、電子
商取引や、電子カルテや遠隔医療に伴う個人情報の保護
など医療の分野においては暗号化に対する需要が高まっ
ている。
度が等しくなる乱数は、社会現象や物理現象の数値シミ
ュレーションなどに広く利用されている。また、乱数を
用いて暗号化することも提案されている。例えば、電子
商取引や、電子カルテや遠隔医療に伴う個人情報の保護
など医療の分野においては暗号化に対する需要が高まっ
ている。
【０００３】従来、乱数を発生させる一般的な方法は、
コンピュータのソフトによって発生させるものである。
しかしながら、コンピュータによって乱数を発生させる
場合には、数式に基づいて乱数を発生させているので何
らかの周期性または規則性を有し、完全な乱数とはなら
ない欠点がある。したがって、このようにコンピュータ
から発生させた乱数を用いて秘密にしておきたいデータ
を暗号化した場合、簡単に解読されてしまい、個人情報
の十分な保護が図れないという問題がある。
コンピュータのソフトによって発生させるものである。
しかしながら、コンピュータによって乱数を発生させる
場合には、数式に基づいて乱数を発生させているので何
らかの周期性または規則性を有し、完全な乱数とはなら
ない欠点がある。したがって、このようにコンピュータ
から発生させた乱数を用いて秘密にしておきたいデータ
を暗号化した場合、簡単に解読されてしまい、個人情報
の十分な保護が図れないという問題がある。
【０００４】このような欠点を解消しようとして、抵抗
やダイオードなどの電気素子が発生する雑音から乱数を
発生させることが提案されている。しかしながら、例え
ば抵抗が発生する雑音は、いわゆる１／ｆ特性を有して
いる。すなわち、周波数の低い雑音の振幅は高く、周波
数の高い雑音の振幅は低くなるので、雑音の振幅に応じ
て２値化された信号から乱数を生成する場合には、１／
ｆ特性によって乱数が周期性を持ってしまうという問題
があり、規則性を持たない乱数を発生させることができ
ない欠点がある。抵抗以外の雑音発生源、例えばダイオ
ードから発生される雑音も１／ｆ特性を有しているの
で、それから発生される乱数も周期性を持つことにな
る。
やダイオードなどの電気素子が発生する雑音から乱数を
発生させることが提案されている。しかしながら、例え
ば抵抗が発生する雑音は、いわゆる１／ｆ特性を有して
いる。すなわち、周波数の低い雑音の振幅は高く、周波
数の高い雑音の振幅は低くなるので、雑音の振幅に応じ
て２値化された信号から乱数を生成する場合には、１／
ｆ特性によって乱数が周期性を持ってしまうという問題
があり、規則性を持たない乱数を発生させることができ
ない欠点がある。抵抗以外の雑音発生源、例えばダイオ
ードから発生される雑音も１／ｆ特性を有しているの
で、それから発生される乱数も周期性を持つことにな
る。
【０００５】したがって本発明の目的は、上述した従来
の欠点を除去し、１／ｆ特性を有する雑音から周期性や
規則性を持たないほぼ完全な乱数を発生させる方法を提
供しようとするものである。
の欠点を除去し、１／ｆ特性を有する雑音から周期性や
規則性を持たないほぼ完全な乱数を発生させる方法を提
供しようとするものである。
【０００６】
【課題を解決するための手段】本発明による乱数発生方
法は、第１および第２の雑音発生回路出力される１／ｆ
特性を有する雑音の差動を差動回路で取り、この差動回
路から出力される信号から１／ｆ特性に基づく周期性を
持たない乱数を発生することを特徴とするものである。
法は、第１および第２の雑音発生回路出力される１／ｆ
特性を有する雑音の差動を差動回路で取り、この差動回
路から出力される信号から１／ｆ特性に基づく周期性を
持たない乱数を発生することを特徴とするものである。
【０００７】このような本発明による乱数発生方法によ
れば、第１および第２の雑音発生回路からそれぞれ出力
される雑音は１／ｆ特性を有していても、これらの雑音
の差動を差動回路で取ると、発生頻度の高い周波数の高
い雑音が相殺される可能性は、発生頻度の低い雑音が相
殺される可能性よりも高くなり、どの周波数でもほぼ一
定の出現確率となるので、差動回路から出力される信号
からは１／ｆ特性が除去され、したがってこのような信
号から生成される乱数は周期性を持たないものとなる。
れば、第１および第２の雑音発生回路からそれぞれ出力
される雑音は１／ｆ特性を有していても、これらの雑音
の差動を差動回路で取ると、発生頻度の高い周波数の高
い雑音が相殺される可能性は、発生頻度の低い雑音が相
殺される可能性よりも高くなり、どの周波数でもほぼ一
定の出現確率となるので、差動回路から出力される信号
からは１／ｆ特性が除去され、したがってこのような信
号から生成される乱数は周期性を持たないものとなる。
【０００８】本発明による乱数発生方法の好適な実施例
においては、前記差動回路から出力される信号を、アナ
ログ−ディジタル変換回路でディジタル信号に変換し、
このアナログ−ディジタル変換回路から出力されるディ
ジタル信号をそのまま数値として乱数を生成する。この
場合、前記アナログ−ディジタル変換回路から出力され
るディジタル信号の区切りを変化させることによって種
々の乱数を発生させることができる。
においては、前記差動回路から出力される信号を、アナ
ログ−ディジタル変換回路でディジタル信号に変換し、
このアナログ−ディジタル変換回路から出力されるディ
ジタル信号をそのまま数値として乱数を生成する。この
場合、前記アナログ−ディジタル変換回路から出力され
るディジタル信号の区切りを変化させることによって種
々の乱数を発生させることができる。
【０００９】本発明による乱数発生方法の他の好適な実
施例においては、前記アナログ−ディジタル変換回路か
ら出力されるディジタル信号の１ビットまたは複数ビッ
トをまとめて１個の数値とし、この数値を予め設定され
たスレシュホールドレベルと比較し、数値がこのスレシ
ュホールドレベルを越えるか否かに応じて２進数の
「０」および「１」の一方および他方を割り当てて乱数
を発生させる。この場合、前記数値がスレシュホールド
レベルを越えるか否かに応じて割り当てられる２進数の
「０」および「１」の出現確率を検出し、これらの出現
確率が所定の値、例えばそれぞれ０．５となるように前
記スレシュホールドレベルを調整するのが好適である。
或いは、２進数の「０」および「１」の出現確率を検出
する期間を調整することもできる。
施例においては、前記アナログ−ディジタル変換回路か
ら出力されるディジタル信号の１ビットまたは複数ビッ
トをまとめて１個の数値とし、この数値を予め設定され
たスレシュホールドレベルと比較し、数値がこのスレシ
ュホールドレベルを越えるか否かに応じて２進数の
「０」および「１」の一方および他方を割り当てて乱数
を発生させる。この場合、前記数値がスレシュホールド
レベルを越えるか否かに応じて割り当てられる２進数の
「０」および「１」の出現確率を検出し、これらの出現
確率が所定の値、例えばそれぞれ０．５となるように前
記スレシュホールドレベルを調整するのが好適である。
或いは、２進数の「０」および「１」の出現確率を検出
する期間を調整することもできる。
【００１０】
【発明の実施の形態】図１は本発明による乱数発生方法
を実施するための雑音発生回路の一例を示す回路図であ
る。本例では、雑音源としてダイオードを用いるもので
あるが、その雑音は小さいので増幅して使用すると共に
直流電源に混入している恐れのある周期性のハムを除去
している。１２ボルトの直流電圧が印加される入力端子
１１を、抵抗１２、１３および電解コンデンサ１４、１
５を経て増幅器１６の正入力端子へ接続する。抵抗１３
と電解コンデンサ１４との接続点を、雑音発生用ダイオ
ード１７のアノードに接続し、このダイオードのカソー
ドを接地する。また、抵抗１２と１３との接続点と大地
との間には、コンデンサ１８および１９を並列に接続す
る。
を実施するための雑音発生回路の一例を示す回路図であ
る。本例では、雑音源としてダイオードを用いるもので
あるが、その雑音は小さいので増幅して使用すると共に
直流電源に混入している恐れのある周期性のハムを除去
している。１２ボルトの直流電圧が印加される入力端子
１１を、抵抗１２、１３および電解コンデンサ１４、１
５を経て増幅器１６の正入力端子へ接続する。抵抗１３
と電解コンデンサ１４との接続点を、雑音発生用ダイオ
ード１７のアノードに接続し、このダイオードのカソー
ドを接地する。また、抵抗１２と１３との接続点と大地
との間には、コンデンサ１８および１９を並列に接続す
る。
【００１１】増幅器１６の出力端子を帰還抵抗２１およ
び２２を経て接地し、これらの抵抗の接続点を増幅器の
負入力端子へ接続する。また、増幅器１６の出力端子を
結合コンデンサ２３を経てハイパスフィルタ２４へ接続
する。結合コンデンサ２３とハイパスフィルタ２４の入
力端子との間の接続点を抵抗２５を経て接地する。この
ようにハイパスフィルタ２４に通すことにより、雑音に
混入されたハムなどの周期性成分を除去する。したがっ
て、ハイパスフィルタ２４に接続された出力端子２６に
は、ダイオードで生成され、増幅器で増幅された雑音が
出力されることになるが、この雑音は１／ｆ特性を有す
るものである。上述した抵抗、コンデンサの具体的な値
を図面に示したが、本発明はこのような数値に限定され
るものでないことは勿論である。
び２２を経て接地し、これらの抵抗の接続点を増幅器の
負入力端子へ接続する。また、増幅器１６の出力端子を
結合コンデンサ２３を経てハイパスフィルタ２４へ接続
する。結合コンデンサ２３とハイパスフィルタ２４の入
力端子との間の接続点を抵抗２５を経て接地する。この
ようにハイパスフィルタ２４に通すことにより、雑音に
混入されたハムなどの周期性成分を除去する。したがっ
て、ハイパスフィルタ２４に接続された出力端子２６に
は、ダイオードで生成され、増幅器で増幅された雑音が
出力されることになるが、この雑音は１／ｆ特性を有す
るものである。上述した抵抗、コンデンサの具体的な値
を図面に示したが、本発明はこのような数値に限定され
るものでないことは勿論である。
【００１２】図２は本発明による乱数発生方法を実施す
る乱数発生回路の全体の構成を示すフロック図である。
各々が図１に示した構成を有する第１および第２の雑音
発生回路３１および３２から出力される１／ｆ特性を有
する雑音を、差動回路３３へ供給してこれらの雑音の差
動を取る。第１および第２の雑音発生回路３１および３
２から出力される雑音は１／ｆ特性を有しており、周波
数の低い雑音の振幅は大きく、周波数の高い雑音の振幅
は小さい。したがって、このような１／ｆ特性を有する
雑音をアナログ−ディジタル変換する場合、小さいディ
ジタル信号は大きなディジタル信号よりも出現確率が高
くなり、周期性を持つことになる。したがって、このよ
うなディジタル信号から乱数を生成すると、その乱数も
周期性を持つことになり、完全な乱数を生成することが
できない。
る乱数発生回路の全体の構成を示すフロック図である。
各々が図１に示した構成を有する第１および第２の雑音
発生回路３１および３２から出力される１／ｆ特性を有
する雑音を、差動回路３３へ供給してこれらの雑音の差
動を取る。第１および第２の雑音発生回路３１および３
２から出力される雑音は１／ｆ特性を有しており、周波
数の低い雑音の振幅は大きく、周波数の高い雑音の振幅
は小さい。したがって、このような１／ｆ特性を有する
雑音をアナログ−ディジタル変換する場合、小さいディ
ジタル信号は大きなディジタル信号よりも出現確率が高
くなり、周期性を持つことになる。したがって、このよ
うなディジタル信号から乱数を生成すると、その乱数も
周期性を持つことになり、完全な乱数を生成することが
できない。
【００１３】本発明においては、このような周期性を抑
圧するために、第１および第２の雑音発生回路３１およ
び３２から出力される雑音を差動回路３３へ供給してこ
れらの雑音の差動を取る。このようにそれぞれが１／ｆ
特性を有する雑音の差動を取ると、周波数が高い雑音が
相殺除去される確率は、周波数が低い雑音が相殺除去さ
れる確率よりも高くなるので、周波数の高い雑音の出現
確率は、周波数の低い雑音の出現確率よりも高い割合で
低減することになり、どの周波数においてもほぼ一定の
出現確率となる。したがって、差動回路３３から出力さ
れる雑音に基づいて乱数を生成することによって１／ｆ
特性の影響を除去し、周期性のない乱数を発生させるこ
とができる。
圧するために、第１および第２の雑音発生回路３１およ
び３２から出力される雑音を差動回路３３へ供給してこ
れらの雑音の差動を取る。このようにそれぞれが１／ｆ
特性を有する雑音の差動を取ると、周波数が高い雑音が
相殺除去される確率は、周波数が低い雑音が相殺除去さ
れる確率よりも高くなるので、周波数の高い雑音の出現
確率は、周波数の低い雑音の出現確率よりも高い割合で
低減することになり、どの周波数においてもほぼ一定の
出現確率となる。したがって、差動回路３３から出力さ
れる雑音に基づいて乱数を生成することによって１／ｆ
特性の影響を除去し、周期性のない乱数を発生させるこ
とができる。
【００１４】本例においては、差動回路３３から出力さ
れる雑音を、アナログ−ディジタル変換回路３４へ供給
してディジタル信号に変換し、このディジタル信号を演
算回路３５へ供給する。演算回路３５においては、アナ
ログ−ディジタル変換回路３３から出力されるディジタ
ル信号をそのまま出力することによってディジタル乱数
を生成することができ、ディジタル変換された数値の区
切りを変えることによって別の乱数を発生させることが
できるが、本例では演算回路３５において、１ビットま
たは複数ビットをまとめて１個の数値とし、その値を予
め決めたスレシュホールドレベルと比較して２進数の
「０」および「１」ビットより成る乱数を生成する。
れる雑音を、アナログ−ディジタル変換回路３４へ供給
してディジタル信号に変換し、このディジタル信号を演
算回路３５へ供給する。演算回路３５においては、アナ
ログ−ディジタル変換回路３３から出力されるディジタ
ル信号をそのまま出力することによってディジタル乱数
を生成することができ、ディジタル変換された数値の区
切りを変えることによって別の乱数を発生させることが
できるが、本例では演算回路３５において、１ビットま
たは複数ビットをまとめて１個の数値とし、その値を予
め決めたスレシュホールドレベルと比較して２進数の
「０」および「１」ビットより成る乱数を生成する。
【００１５】上述したように演算回路３５においてスレ
シュホールドレベルと比較して生成される「０」および
「１」ビットをそのまま乱数とすると、これらのビット
の出現確率は制御されていないので、完全な乱数とはな
らない場合もある。そこで、本例では、演算回路３５に
おいて、「０」ビットと「１」ビットの出現確率を計算
し、これらの出現確率が０．５となるようにスレシュホ
ールドレベルを調整するようにしている。
シュホールドレベルと比較して生成される「０」および
「１」ビットをそのまま乱数とすると、これらのビット
の出現確率は制御されていないので、完全な乱数とはな
らない場合もある。そこで、本例では、演算回路３５に
おいて、「０」ビットと「１」ビットの出現確率を計算
し、これらの出現確率が０．５となるようにスレシュホ
ールドレベルを調整するようにしている。
【００１６】図３は、上述したように、「０」ビットと
「１」ビットの出現確率を計算し、これらの出現確率が
０．５となるようにスレシュホールドレベルを調整する
ようにして乱数を発生させるプロセスを示すフローチャ
ートである。ステップＳ１において、アナログ−ディジ
タル変換回路３３から出力されるディジタル信号の大き
さを所定のスレシュホールドレベルと比較し、スレシュ
ホールドレベル以上の場合には「１」ビットを出力し、
スレシュホールドレベルに達しない場合には「０」ビッ
トを出力する。次に、ステップＳ２において、所定の期
間に亘って、「１」ビットおよび「０」ビットの出現確
率を計算する。
「１」ビットの出現確率を計算し、これらの出現確率が
０．５となるようにスレシュホールドレベルを調整する
ようにして乱数を発生させるプロセスを示すフローチャ
ートである。ステップＳ１において、アナログ−ディジ
タル変換回路３３から出力されるディジタル信号の大き
さを所定のスレシュホールドレベルと比較し、スレシュ
ホールドレベル以上の場合には「１」ビットを出力し、
スレシュホールドレベルに達しない場合には「０」ビッ
トを出力する。次に、ステップＳ２において、所定の期
間に亘って、「１」ビットおよび「０」ビットの出現確
率を計算する。
【００１７】さらにステップＳ３において、計算された
「１」ビットおよび「０」ビットの出現確率が０．５に
近づいたか否かを判定する。ここで、出現確率が０．５
に近づかないと判断される場合には、ステップＳ４にお
いて、スレシュホールドレベルを変更する。この場合、
「１」ビットの出現確率が「０」ビットの出現確率より
も高い場合には、スレシュホールドレベルを上げ、反対
に「１」ビットの出現確率が「０」ビットの出現確率よ
りも低い場合には、スレシュホールドレベルを下げるよ
うに変更する。
「１」ビットおよび「０」ビットの出現確率が０．５に
近づいたか否かを判定する。ここで、出現確率が０．５
に近づかないと判断される場合には、ステップＳ４にお
いて、スレシュホールドレベルを変更する。この場合、
「１」ビットの出現確率が「０」ビットの出現確率より
も高い場合には、スレシュホールドレベルを上げ、反対
に「１」ビットの出現確率が「０」ビットの出現確率よ
りも低い場合には、スレシュホールドレベルを下げるよ
うに変更する。
【００１８】このような操作を繰り返すことによって、
「１」ビットの出現確率と「０」ビットの出現確率が共
に０．５に近づいたことが判定された場合には、ステッ
プＳ５において、これらのビットより成る乱数データを
記録し、ステップＳ６において必要な個数の乱数データ
を取り終わったことが確認されたら、ステップＳ７にお
いて乱数データの記録を終了する。
「１」ビットの出現確率と「０」ビットの出現確率が共
に０．５に近づいたことが判定された場合には、ステッ
プＳ５において、これらのビットより成る乱数データを
記録し、ステップＳ６において必要な個数の乱数データ
を取り終わったことが確認されたら、ステップＳ７にお
いて乱数データの記録を終了する。
【００１９】図４は本発明による方法によって発生させ
た乱数の分散状態の実験結果を示すものである。本例で
は、生成した２進数を１６ビット毎に区切り、最初の８
ビットの数値を縦軸の座標とし、残りの８ビットの数値
を横軸の座標として座標位置を求めた３０００点をプロ
ットしたものである。図５は雑音発生回路を１組しか用
いていない従来の乱数発生方法で発生させた乱数を同様
にプロットしたものである。本発明によれば、図４に示
すように３０００点は全体に均一に分散し、したがって
発生させた乱数は雑音発生源の１／ｆ特性による周期性
を持たないことがわかる。これに対し、図５に示す従来
の方法では、或る領域に点が集中し、絣状の模様が現
れ、乱数は周期性を有することがわかる。
た乱数の分散状態の実験結果を示すものである。本例で
は、生成した２進数を１６ビット毎に区切り、最初の８
ビットの数値を縦軸の座標とし、残りの８ビットの数値
を横軸の座標として座標位置を求めた３０００点をプロ
ットしたものである。図５は雑音発生回路を１組しか用
いていない従来の乱数発生方法で発生させた乱数を同様
にプロットしたものである。本発明によれば、図４に示
すように３０００点は全体に均一に分散し、したがって
発生させた乱数は雑音発生源の１／ｆ特性による周期性
を持たないことがわかる。これに対し、図５に示す従来
の方法では、或る領域に点が集中し、絣状の模様が現
れ、乱数は周期性を有することがわかる。
【００２０】本発明は上述した実施例にのみ限定される
ものではなく、幾多の変更や変形が可能である。例え
ば、上述した実施例においては１／ｆ特性を有する雑音
を発生する雑音発生源をダイオードとしたが、１／ｆ特
性を有する抵抗のような他の電気素子とすることもでき
る。
ものではなく、幾多の変更や変形が可能である。例え
ば、上述した実施例においては１／ｆ特性を有する雑音
を発生する雑音発生源をダイオードとしたが、１／ｆ特
性を有する抵抗のような他の電気素子とすることもでき
る。
【００２１】上述したように本発明による乱数発生方法
によれば、それぞれが１／ｆ特性を有する２つの雑音発
生回路から出力される雑音の差動を差動回路で取ること
によって１／ｆ特性を抑圧した信号を得ることができる
ので、周期性のない乱数を発生させることができる。こ
のような乱数を用いて暗号を生成すれば、規則性がない
ので最も解読されにくくなり、情報化社会のセキュリテ
ィの向上に大きく貢献することができ、その社会的な意
義は非常に大きなものである。さらに、２進数「０」と
「１」の出現確率を調整することによって生成される乱
数の性質を調整することもできるので、それにより作ら
れる暗号はさらに解読され難いものとなる。
によれば、それぞれが１／ｆ特性を有する２つの雑音発
生回路から出力される雑音の差動を差動回路で取ること
によって１／ｆ特性を抑圧した信号を得ることができる
ので、周期性のない乱数を発生させることができる。こ
のような乱数を用いて暗号を生成すれば、規則性がない
ので最も解読されにくくなり、情報化社会のセキュリテ
ィの向上に大きく貢献することができ、その社会的な意
義は非常に大きなものである。さらに、２進数「０」と
「１」の出現確率を調整することによって生成される乱
数の性質を調整することもできるので、それにより作ら
れる暗号はさらに解読され難いものとなる。
【図１】 本発明による乱数発生方法に用いる雑音発生
回路の一例の構成を示す回路図である。
回路の一例の構成を示す回路図である。
【図２】 図１に示した雑音発生回路を２つ用いて本発
明による乱数発生方法を実施する回路の一例の構成を示
すブロック図である。
明による乱数発生方法を実施する回路の一例の構成を示
すブロック図である。
【図３】 図２に示す乱数発生回路の動作を説明するた
めのフローチャ−トである。
めのフローチャ−トである。
【図４】 本発明による乱数発生方法によって発生させ
た乱数の分布状態を示すグラフである。
た乱数の分布状態を示すグラフである。
【図５】 従来の乱数発生方法によって発生させた乱数
の分布状態を示すグラフである。
の分布状態を示すグラフである。
１６ 増幅器、 １７ ダイオード、 ２４ ハイパス
フィルタ、 ３１、３２第１および第２の雑音発生回
路、 ３３ 差動回路、 ３４ アナログ−ディジタル
変換回路、 ３５ 演算回路
フィルタ、 ３１、３２第１および第２の雑音発生回
路、 ３３ 差動回路、 ３４ アナログ−ディジタル
変換回路、 ３５ 演算回路
Claims (8)
- 【請求項１】 第１および第２の雑音発生回路出力され
る雑音の差動を差動回路で取り、この差動回路から出力
される信号から周期性を持たない乱数を発生することを
特徴とする乱数発生方法。 - 【請求項２】 前記差動回路から出力される信号を、ア
ナログ−ディジタル変換回路でディジタル信号に変換
し、このアナログ−ディジタル変換回路から出力される
ディジタル信号をそのまま数値として乱数を生成するこ
とを特徴とする請求項１に記載の乱数発生方法。 - 【請求項３】 前記アナログ−ディジタル変換回路から
出力されるディジタル信号の区切りを変化させることを
特徴とする請求項２に記載の乱数発生方法。 - 【請求項４】 前記アナログ−ディジタル変換回路から
出力されるディジタル信号の１ビットまたは複数ビット
をまとめて１個の数値とし、この数値を予め設定された
スレシュホールドレベルと比較し、数値がこのスレシュ
ホールドレベルを越えるか否かに応じて２進数の「０」
および「１」の一方および他方を割り当てて乱数を発生
させることを特徴とする請求項２に記載の乱数発生方
法。 - 【請求項５】 前記数値がスレシュホールドレベルを越
えるか否かに応じて割り当てられる２進数の「０」およ
び「１」の出現確率を検出し、これらの出現確率が所定
の値となるように前記スレシュホールドレベルを調整す
ることを特徴とする請求項４に記載の乱数発生方法。 - 【請求項６】 前記２進数の「０」および「１」の出現
確率がそれぞれ０．５に近づくように前記スレッシュホ
ールドレベルを調整することを特徴とする請求項５に記
載の乱数発生方法。 - 【請求項７】 前記２進数の「０」および「１」の出現
確率がそれぞれ０．５に近づくように２進数の「０」お
よび「１」の出現確率を検出する期間を調整することを
特徴とする請求項５に記載の乱数発生方法。 - 【請求項８】 前記２進数の「０」および「１」の出現
確率を検出する期間を、発生させた乱数に基づいて設定
することを特徴とする請求項５または６に記載の乱数発
生方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000222525A JP3507886B2 (ja) | 2000-07-24 | 2000-07-24 | 乱数発生方法 |
| US09/904,329 US6857003B2 (en) | 2000-07-24 | 2001-07-12 | Method of generating random numbers |
| CA002353000A CA2353000A1 (en) | 2000-07-24 | 2001-07-12 | Method of generating random numbers |
| EP01116670A EP1197846A2 (en) | 2000-07-24 | 2001-07-16 | Method of generating random numbers |
| KR1020010043972A KR20020020989A (ko) | 2000-07-24 | 2001-07-21 | 난수발생방법 |
| RU2001120467/09A RU2216034C2 (ru) | 2000-07-24 | 2001-07-23 | Способ генерирования случайных чисел |
| CN01124374A CN1340759A (zh) | 2000-07-24 | 2001-07-24 | 产生随机数字的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000222525A JP3507886B2 (ja) | 2000-07-24 | 2000-07-24 | 乱数発生方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002041281A true JP2002041281A (ja) | 2002-02-08 |
| JP3507886B2 JP3507886B2 (ja) | 2004-03-15 |
Family
ID=18716755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000222525A Expired - Lifetime JP3507886B2 (ja) | 2000-07-24 | 2000-07-24 | 乱数発生方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6857003B2 (ja) |
| EP (1) | EP1197846A2 (ja) |
| JP (1) | JP3507886B2 (ja) |
| KR (1) | KR20020020989A (ja) |
| CN (1) | CN1340759A (ja) |
| CA (1) | CA2353000A1 (ja) |
| RU (1) | RU2216034C2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006079098A (ja) * | 2004-09-09 | 2006-03-23 | Samsung Electronics Co Ltd | 低電力ランダムビット生成器及び乱数生成器 |
| WO2006054476A1 (ja) * | 2004-11-18 | 2006-05-26 | Niigata Tlo Corporation | 乱数生成方法及び乱数生成装置 |
| JP2008146526A (ja) * | 2006-12-13 | 2008-06-26 | Le Tekku:Kk | 物理乱数生成装置及び物理乱数生成回路 |
| JP2011238268A (ja) * | 2011-07-08 | 2011-11-24 | Le Tech Co Ltd | 物理乱数生成装置及び物理乱数生成回路 |
| CN110100234A (zh) * | 2016-12-30 | 2019-08-06 | 罗伯特·博世有限公司 | 用于环境抵抗真随机数生成的方法 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10219135B4 (de) | 2002-04-29 | 2004-03-04 | Infineon Technologies Ag | Vorrichtung und Verfahren zum Erzeugen einer Zufallszahl |
| US7007060B2 (en) * | 2002-05-08 | 2006-02-28 | Agilent Technologies, Inc. | Random bit stream generation by amplification of thermal noise in a CMOS process |
| DE10223252C1 (de) * | 2002-05-22 | 2003-06-18 | Frank Bergmann | Zufallssignalgenerator |
| CN1284300C (zh) * | 2002-07-22 | 2006-11-08 | 松下电器产业株式会社 | 概率运算元件、其驱动方法和使用它的识别处理装置 |
| US7302456B2 (en) * | 2002-11-06 | 2007-11-27 | Matsushita Electric Industrial Co., Ltd. | Stochastic processor and stochastic computer using the same |
| EP1435558A1 (en) * | 2003-01-02 | 2004-07-07 | Texas Instruments Incorporated | On-device random number generator |
| US20040267847A1 (en) * | 2003-05-13 | 2004-12-30 | Bsi2000, Inc. | Hardware random-number generator |
| US7224305B2 (en) * | 2004-06-08 | 2007-05-29 | Telefonaktiebolaget L M Ericsson (Publ) | Analog-to-digital modulation |
| US20060098500A1 (en) * | 2004-11-09 | 2006-05-11 | Hongyi Chen | Truly random number generating circuit and method thereof |
| US7613756B1 (en) * | 2005-01-11 | 2009-11-03 | Sun Microsystems, Inc. | Random number generation apparatus and method |
| KR100725978B1 (ko) | 2005-07-06 | 2007-06-08 | 삼성전자주식회사 | 열 잡음을 이용한 저전력 무작위 비트 생성기 및 생성 방법 |
| KR100871810B1 (ko) | 2007-03-23 | 2008-12-03 | 삼성전자주식회사 | 랜덤 신호 발생기, 이를 포함하는 난수 발생기 및 난수발생 방법 |
| JP2008242832A (ja) * | 2007-03-27 | 2008-10-09 | Toshiba Corp | 乱数生成装置 |
| US8161329B2 (en) * | 2009-11-11 | 2012-04-17 | International Business Machines Corporation | Generating random sequences based on stochastic generative model having multiple random variates |
| CN102609238B (zh) * | 2012-02-13 | 2015-03-04 | 中国科学院苏州纳米技术与纳米仿生研究所 | 随机数生成系统以及随机数生成方法 |
| US20140197865A1 (en) | 2013-01-11 | 2014-07-17 | International Business Machines Corporation | On-chip randomness generation |
| DE102014204518A1 (de) * | 2014-03-12 | 2015-09-17 | Siemens Aktiengesellschaft | Schaltungsanordnung, Analog-Digital-Wandler, Gradientenverstärker und Verfahren zur Unterdrückung von Offset, Offsetdrift und 1/f-Rauschen einer der Analog-Digital-Konvertierung |
| RU2627132C1 (ru) * | 2016-06-30 | 2017-08-03 | Общество с ограниченной ответственностью "Гроссмейстер" | Способ получения последовательности случайных двоичных чисел и устройство для его осуществления |
| RU2642351C1 (ru) * | 2017-01-16 | 2018-01-24 | Открытое Акционерное Общество "Информационные Технологии И Коммуникационные Системы" | Способ выбора шумовых диодов с использованием измерительного устройства для генератора случайных чисел |
| US11132177B2 (en) | 2019-05-14 | 2021-09-28 | International Business Machines Corporation | CMOS-compatible high-speed and low-power random number generator |
| CN112764977A (zh) * | 2019-11-05 | 2021-05-07 | 深圳宏芯宇电子股份有限公司 | 存储控制器以及测试数据产生方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2390047B1 (ja) * | 1977-05-06 | 1982-09-17 | Aerospatiale | |
| US4355366A (en) * | 1980-11-28 | 1982-10-19 | Ncr Corporation | Circuitry for minimizing auto-correlation and bias in a random number generator |
| JPS59223848A (ja) | 1983-06-01 | 1984-12-15 | Agency Of Ind Science & Technol | 任意確率の２値乱数発生器 |
| US4853884A (en) | 1987-09-11 | 1989-08-01 | Motorola, Inc. | Random number generator with digital feedback |
| US5153532A (en) * | 1989-05-24 | 1992-10-06 | Honeywell Inc. | Noise generator using combined outputs of two pseudo-random sequence generators |
| KR940011279B1 (ko) * | 1991-03-06 | 1994-12-03 | 삼성전자 주식회사 | 랜덤 노이즈를 이용한 랜덤데이타 발생회로 |
| KR960006944B1 (ko) * | 1993-12-10 | 1996-05-25 | 재단법인 한국전자통신연구소 | 랜덤 데이타 발생기 |
| JPH0946136A (ja) | 1995-08-02 | 1997-02-14 | Sony Corp | ガウス雑音発生装置および方法 |
| JP2980576B2 (ja) | 1997-09-12 | 1999-11-22 | 株式会社東芝 | 物理乱数発生装置及び方法並びに物理乱数記録媒体 |
| JP2000066592A (ja) * | 1998-08-19 | 2000-03-03 | Syst Kogaku Kk | 乱数生成装置 |
| US6070178A (en) * | 1999-02-17 | 2000-05-30 | Starium Ltd | Generating random numbers from random signals without being affected by any interfering signals |
| US6188294B1 (en) * | 1999-05-12 | 2001-02-13 | Parthus Technologies, Plc. | Method and apparatus for random sequence generator |
| US6362695B1 (en) * | 1999-12-21 | 2002-03-26 | Intel Corporation | Method and apparatus to produce a random bit sequence |
-
2000
- 2000-07-24 JP JP2000222525A patent/JP3507886B2/ja not_active Expired - Lifetime
-
2001
- 2001-07-12 CA CA002353000A patent/CA2353000A1/en not_active Abandoned
- 2001-07-12 US US09/904,329 patent/US6857003B2/en not_active Expired - Fee Related
- 2001-07-16 EP EP01116670A patent/EP1197846A2/en not_active Withdrawn
- 2001-07-21 KR KR1020010043972A patent/KR20020020989A/ko active IP Right Grant
- 2001-07-23 RU RU2001120467/09A patent/RU2216034C2/ru not_active IP Right Cessation
- 2001-07-24 CN CN01124374A patent/CN1340759A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006079098A (ja) * | 2004-09-09 | 2006-03-23 | Samsung Electronics Co Ltd | 低電力ランダムビット生成器及び乱数生成器 |
| WO2006054476A1 (ja) * | 2004-11-18 | 2006-05-26 | Niigata Tlo Corporation | 乱数生成方法及び乱数生成装置 |
| JP2008146526A (ja) * | 2006-12-13 | 2008-06-26 | Le Tekku:Kk | 物理乱数生成装置及び物理乱数生成回路 |
| JP2011238268A (ja) * | 2011-07-08 | 2011-11-24 | Le Tech Co Ltd | 物理乱数生成装置及び物理乱数生成回路 |
| CN110100234A (zh) * | 2016-12-30 | 2019-08-06 | 罗伯特·博世有限公司 | 用于环境抵抗真随机数生成的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6857003B2 (en) | 2005-02-15 |
| CA2353000A1 (en) | 2002-01-24 |
| EP1197846A2 (en) | 2002-04-17 |
| RU2216034C2 (ru) | 2003-11-10 |
| KR20020020989A (ko) | 2002-03-18 |
| JP3507886B2 (ja) | 2004-03-15 |
| CN1340759A (zh) | 2002-03-20 |
| US20020042806A1 (en) | 2002-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3507886B2 (ja) | 乱数発生方法 | |
| US10211993B2 (en) | Analog push pull amplifier-based physically unclonable function for hardware security | |
| EP1298517A1 (en) | Information processing apparatus and methods | |
| JP2000066592A (ja) | 乱数生成装置 | |
| TWI505641B (zh) | 半導體裝置固有資訊產生裝置及半導體裝置固有資訊產生方法 | |
| JP2009545769A5 (ja) | ||
| US7702701B2 (en) | Low-power random bit generator using thermal noise and method thereof | |
| JP2924373B2 (ja) | Ａ／ｄ変換回路 | |
| US20140025718A1 (en) | Circuit and method for generating random number | |
| CN113791755B (zh) | 一种量子随机数序列产生方法、系统及装置 | |
| EP1398691A2 (en) | Random number generator | |
| CN108875417B (zh) | Puf特征值的生成方法和具有puf的器件 | |
| EP1975780B1 (en) | Random number generator | |
| US7456771B2 (en) | Sigma-delta modulator | |
| JPH02145010A (ja) | 乱数雑音発生方式 | |
| KR20010043816A (ko) | 데이터 처리 방법 및 장치 | |
| JP5883705B2 (ja) | 信号生成器 | |
| EP1564927A1 (en) | Random number generation device | |
| JP2009303133A (ja) | デジタルアンプ | |
| JP2001326575A (ja) | Ａ／ｄコンバータ装置 | |
| Morrison | Design of a true random number generator using audio input | |
| JP6852882B2 (ja) | 物理乱数蒸留装置及び方法 | |
| JP4095002B2 (ja) | 乱数生成回路 | |
| JP2000089672A (ja) | 暗号化回路及びランダムパスワード発生回路 | |
| KR20220135652A (ko) | Cmos 기반의 난수 발생기를 이용한 확률론적 비트 제어기 및 그 동작방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3507886 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |