JP2005018500A - 乱数発生回路 - Google Patents
乱数発生回路 Download PDFInfo
- Publication number
- JP2005018500A JP2005018500A JP2003183726A JP2003183726A JP2005018500A JP 2005018500 A JP2005018500 A JP 2005018500A JP 2003183726 A JP2003183726 A JP 2003183726A JP 2003183726 A JP2003183726 A JP 2003183726A JP 2005018500 A JP2005018500 A JP 2005018500A
- Authority
- JP
- Japan
- Prior art keywords
- random number
- differential resistance
- negative differential
- generation circuit
- number generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
- Logic Circuits (AREA)
Abstract
【課題】従来主に用いられてきた熱雑音による乱数発生法においては、高利得増幅器が必要であり、このため装置自体の小型化に無理があり、消費電力も大きく、乱数発生速度も２４０Ｍｂｉｔ／ｓ程度であった。このため、小型、低消費電力でしかも数Ｇｂｉｔ／ｓ以上の高速で乱数発生が可能な乱数発生回路の実現を目的とした。
【解決手段】特性の揃ったトンネルダイオードのような負性抵抗素子を２個直列接続し、出力（“１”または“０”）の決定は熱雑音による極大電流の揺らぎを利用し、乱数の高速発生は共鳴トンネルダイオードの高速なスイッチング特性を利用する。
【選択図】図１
【解決手段】特性の揃ったトンネルダイオードのような負性抵抗素子を２個直列接続し、出力（“１”または“０”）の決定は熱雑音による極大電流の揺らぎを利用し、乱数の高速発生は共鳴トンネルダイオードの高速なスイッチング特性を利用する。
【選択図】図１
Description
【０００１】
【発明の属する技術分野】
本発明は、小型、低消費電力の自然乱数の発生が可能な回路構成に係る。
【０００２】
【従来の技術】
【特許文献１】特開２０００−２５９３９５号公報
乱数を得る方法としては、予め定められたプログラムによって乱数を発生する擬似乱数発生法と自然界で生じる確率的事象を利用した自然乱数発生法の２つがあげられる。ともに、暗号化通信における鍵の生成などに利用されるが、前者はアルゴリズムが知られてしまうと、生成される乱数が予測できる一方、後者は文宇通り、自然界で確率的に生じる事象を利用するため、真の乱数が得られる。このため、後者の自然界における確率事象を利用する方法による乱数発生を用いることが通信における情報の暗号化には最適とされている。
従来の自然乱数を得る方法として、抵抗体を用意し、熱雑音によって生じる抵抗値の揺らぎを電圧変換し、さらに増幅器によって信号を増幅し、得られる信号に対して、予め定めた閾値と比較することで、“０”，“１”判定を行い、乱数を得る、という方法が挙げられる。
【０００３】
【発明が解決しようとする課題】
しかしながら、熱雑音によって生じる抵抗値の揺らぎは非常に微小であるため、信号増幅のための増幅器を用意する必要があり、結果として、乱数発生回路の大規模化・消費電力の増大を引き起こす。据え置き型の端末であれば、このような乱数発生器を利用しても致命的な問題は生じないが、携帯端末やスマートカードなど、端末の物理的サイズが小さく、あらゆる回路部品の低消費電力化が望まれる場合にこれを利用することは不可能である。また、乱数の発生速度も２４０Ｍｂｉｔ／ｓ程度であり、高速・大容量化するネットワークに対応するためには、より高速な乱数発生も要求される。本発明は、以上の問題点を解決し、回路規模（小面積）が小さく、かつ低消費電力の乱数発生回路の実現を目的としている。
【０００４】
【課題を解決するための手段】
本発明では、上記目的を達成するために、極めて簡単な回路構成で高速な自然乱数を得る方法を提供する。すなわち、
請求項１においては、静的な極大電流値が等しい二つの負性微分抵抗素子を直列に接続した回路であって、前記二つの負性微分抵抗素子の接続点を出力の取り出し点とし、一方の負性微分抵抗素子の電源側端子に振動型の電圧を印加することで回路を駆動した時に、負性微分抵抗素子に加わる熱雑音によって決定される２値出力を自然乱数として用いる構成の乱数発生回路について規定している。
【０００５】
請求項２においては、請求項１に記載の乱数発生回路において、前記負性微分抵抗素子の少なくとも一方を、第１の抵抗体を前記負性微分抵抗素子に並列に接続して得られる複合負性微分抵抗素子に置き換えた構成の乱数発生回路について規定している。
【０００６】
請求項３においては、請求項１に記載の乱数発生回路において、前記負性微分抵抗素子の少なくとも一方を、第１のトランジスタを前記負性微分抵抗素子に並列に接続して得られる複合負性微分抵抗素子に置き換えた構成の乱数発生回路について規定している。
【０００７】
請求項４においては、請求項１に記載の乱数発生回路において、負性微分抵抗素子の少なくとも一方を、第２の抵抗体と第２のトランジスタを前記負性微分抵抗素子に並列に接続して得られる複合負性微分抵抗素子に置き換えた構成の乱数発生回路について規定している。
【０００８】
請求項５においては、請求項１乃至請求項４の何れかに記載の乱数発生回路において、前記負性微分抵抗素子として共鳴トンネルダイオードを用いる構成の乱数発生回路について規定している。
【０００９】
請求項６においては、請求項１乃至請求項４の何れかに記載の乱数発生回路において、前記負性微分抵抗素子としてエサキダイオードを用いた構成の乱数発生回路について規定している。
【００１０】
請求項７においては、請求項１乃至請求項４の何れかに記載の乱数発生回路において、前記負性微分抵抗素子としてトランジスタで構成される負性微分抵抗特性を有する構成の乱数発生回路について規定している。
【００１１】
【発明の実施の形態】
以下、本発明による乱数発生回路の実施の形態の例を図により説明する。本発明は、負性微分抵抗素子を直列に接続した回路を振動型の電圧で駆動し、熱雑音によって決まる２つの負性微分抵抗素子における極大電流値の大小関係で“０”か“１”かどちらかに出力が決定されることを利用することで、自然乱数を得るためのものである。
【００１２】
図１に本発明における基本的な実施の形態の例を示す。電流−電圧特性が同一の２つの共鳴トンネルダイオード１および２を直列に接続し、電源端子３に振動型電圧（クロック）を印加し、出力をこれらトンネルダイオード間の接続点から引き出す構成となっている。
図２はこの動作原理を示すもので、（ａ）図は印加クロックが“Ｌｏｗ”の場合の、負性微分抵抗素子の特性から得られる回路の負荷曲線図である。クロックが“Ｌｏｗ”から“Ｈｉｇｈ”へと変化するのに従い、回路の負荷曲線は、（ａ）図から（ｂ）図、（ｂ）図から（ｅ）または（ｆ）図に示した状態に変化する。（ｂ）図は、印加クロック電圧が、２つの負性微分抵抗素子のピーク電圧（ピーク電圧：極大電流値をとるときの素子への印加電圧）の和に等しい場合の負荷曲線図である。ここで、真性の極大電流値をｉとし、熱雑音による極大電流の揺らぎを、共鳴トンネルダイオード１および２に対してそれぞれ、δ１、δ２（δ１、δ２は任意の実数）とすれば、ｉ＋δ１＝ｉ＋δ２とならない限り、負性抵抗素子に熱雑音が加わることにより、（ｂ）図にある負荷曲線は実際には、（ｃ）、（ｄ）図に示すような極大電流値に必ず大小関係が生じた形になる。はじめに回路が（ａ）図の状態にあって、印加クロック電圧が上昇し、２つの負性微分抵抗素子のピーク電圧の和に等しくなった時（（ｂ）図の状態）、ｉ＋δ１＞ｉ＋δ２であれば、出力は（ｅ）図にあるように“０”となる。逆にｉ＋δ１＜ｉ＋δ２であれば、出力は（ｆ）図にあるように“１”となる。この場合、印加クロックの波形は正弦波、矩形波その他何れの波形であっても使用可能である。出力の決定、すなわち回路の出力電圧の変化は共鳴トンネルダイオードの高速なスイッチング特性を利用することにより、極めて高速に行われる。図３は共鳴トンネルダイオードの極大電流に適当な揺らぎを与えた場合の出力変化の様子をシミュレーションした結果を示したものである。シミュレーションによって恣意的な揺らぎを与えているため、正確には乱数が発生していないという問題はあるが、この場合の乱数発生速度として１０Ｇｂｉｔ／ｓ，出力振幅として１Ｖ程度の値が得られている。このように従来技術に比べ非常に高速な乱数が極めて簡単な回路で得られることがわかる。
【００１３】
また、熱雑音による揺らぎの効果を大きくするために、図４に示すようにトンネルダイオードの少なくとも一方に並列にトランジスタ、あるいは図５に示すように抵抗体をトンネルダイオードの少なくとも一方に接続することも効果的である。このような構成をとることによって、周辺回路や環境に起因するノイズの影響を軽減することが出来、回路作成上ノイズの遮蔽に関する要求条件が緩和される、という利点がある。しかしながら、共鳴トンネルダイオードのみで回路を構成した場合に比べ、消費電力は大きくなってしまう。また、更なる熱熱揺らぎの効果を得るために、図６に示すように、トンネルダイオードの少なくとも一方に並列にトランジスタと抵抗体とを接続する方法もある。この場合も、ノイズの遮蔽に関する要求条件が緩和される一方、消費電力は大きくなってしまう。
【００１４】
さらにまた、これら実施の形態の例における負性抵抗素子として共鳴トンネルダイオードの代わりに、図７に示すように、エサキダイオードやトランジスタを複数組み合わせて得られる負性微分抵抗特性を有する回路を用いても本発明と同様の効果が得られる。しかし、エサキダイオードやトランジスタ回路のスイッチング速度は共鳴トンネルダイオードに比べて遅いため、乱数発生速度の観点からは共鳴トンネルダイオードを用いたほうが良い結果が得られる。
【００１５】
【発明の効果】
僅か２つの素子を用いるだけで乱数を得ることができるため、本発明は、発生器の大きさが従来２０ｍｍ２相当であったものが、１ｍｍ２程度になり消費電力も１００ｍＷ以下とすることができ、乱数の発生速度についても従来（２４０Ｍｂｉｔ／ｓ）の１０倍以上を得ることができる等、自然乱数発生回路の小規模化・低消電力化・高速化に資するものである。
【図面の簡単な説明】
【図１】第１の実施の形態を示す回路図。
【図２】本発明の原理を説明する特性図。
【図３】本発明に共鳴トンネルダイオードを適用した場合のシミュレーション結果を示す出力波形図。
【図４】第２の実施の形態を示す回路図。
【図５】第３の実施の形態を示す回路図。
【図６】第４の実施の形態を示す回路図。
【図７】第５の実施の形態を示す回路図。
【符号の説明】
１、２，７，８、１３，１４、１９，２０、：負性微分抵抗素
３、１１、１７、２５、３３：駆動（クロック）電圧印加点（電源端子）
４、１２，１８，２６，３４：出力端子
５：第１の負性微分抵抗素の電流電圧特性
６：第２の負性微分抵抗素子の電流電圧特性
９、１０、２２，２４、２７，２８：トランジスタ
１５、１６、２１、２３：抵抗体
２９、３０：キャパシタ
３１、３２：インダクタ
【発明の属する技術分野】
本発明は、小型、低消費電力の自然乱数の発生が可能な回路構成に係る。
【０００２】
【従来の技術】
【特許文献１】特開２０００−２５９３９５号公報
乱数を得る方法としては、予め定められたプログラムによって乱数を発生する擬似乱数発生法と自然界で生じる確率的事象を利用した自然乱数発生法の２つがあげられる。ともに、暗号化通信における鍵の生成などに利用されるが、前者はアルゴリズムが知られてしまうと、生成される乱数が予測できる一方、後者は文宇通り、自然界で確率的に生じる事象を利用するため、真の乱数が得られる。このため、後者の自然界における確率事象を利用する方法による乱数発生を用いることが通信における情報の暗号化には最適とされている。
従来の自然乱数を得る方法として、抵抗体を用意し、熱雑音によって生じる抵抗値の揺らぎを電圧変換し、さらに増幅器によって信号を増幅し、得られる信号に対して、予め定めた閾値と比較することで、“０”，“１”判定を行い、乱数を得る、という方法が挙げられる。
【０００３】
【発明が解決しようとする課題】
しかしながら、熱雑音によって生じる抵抗値の揺らぎは非常に微小であるため、信号増幅のための増幅器を用意する必要があり、結果として、乱数発生回路の大規模化・消費電力の増大を引き起こす。据え置き型の端末であれば、このような乱数発生器を利用しても致命的な問題は生じないが、携帯端末やスマートカードなど、端末の物理的サイズが小さく、あらゆる回路部品の低消費電力化が望まれる場合にこれを利用することは不可能である。また、乱数の発生速度も２４０Ｍｂｉｔ／ｓ程度であり、高速・大容量化するネットワークに対応するためには、より高速な乱数発生も要求される。本発明は、以上の問題点を解決し、回路規模（小面積）が小さく、かつ低消費電力の乱数発生回路の実現を目的としている。
【０００４】
【課題を解決するための手段】
本発明では、上記目的を達成するために、極めて簡単な回路構成で高速な自然乱数を得る方法を提供する。すなわち、
請求項１においては、静的な極大電流値が等しい二つの負性微分抵抗素子を直列に接続した回路であって、前記二つの負性微分抵抗素子の接続点を出力の取り出し点とし、一方の負性微分抵抗素子の電源側端子に振動型の電圧を印加することで回路を駆動した時に、負性微分抵抗素子に加わる熱雑音によって決定される２値出力を自然乱数として用いる構成の乱数発生回路について規定している。
【０００５】
請求項２においては、請求項１に記載の乱数発生回路において、前記負性微分抵抗素子の少なくとも一方を、第１の抵抗体を前記負性微分抵抗素子に並列に接続して得られる複合負性微分抵抗素子に置き換えた構成の乱数発生回路について規定している。
【０００６】
請求項３においては、請求項１に記載の乱数発生回路において、前記負性微分抵抗素子の少なくとも一方を、第１のトランジスタを前記負性微分抵抗素子に並列に接続して得られる複合負性微分抵抗素子に置き換えた構成の乱数発生回路について規定している。
【０００７】
請求項４においては、請求項１に記載の乱数発生回路において、負性微分抵抗素子の少なくとも一方を、第２の抵抗体と第２のトランジスタを前記負性微分抵抗素子に並列に接続して得られる複合負性微分抵抗素子に置き換えた構成の乱数発生回路について規定している。
【０００８】
請求項５においては、請求項１乃至請求項４の何れかに記載の乱数発生回路において、前記負性微分抵抗素子として共鳴トンネルダイオードを用いる構成の乱数発生回路について規定している。
【０００９】
請求項６においては、請求項１乃至請求項４の何れかに記載の乱数発生回路において、前記負性微分抵抗素子としてエサキダイオードを用いた構成の乱数発生回路について規定している。
【００１０】
請求項７においては、請求項１乃至請求項４の何れかに記載の乱数発生回路において、前記負性微分抵抗素子としてトランジスタで構成される負性微分抵抗特性を有する構成の乱数発生回路について規定している。
【００１１】
【発明の実施の形態】
以下、本発明による乱数発生回路の実施の形態の例を図により説明する。本発明は、負性微分抵抗素子を直列に接続した回路を振動型の電圧で駆動し、熱雑音によって決まる２つの負性微分抵抗素子における極大電流値の大小関係で“０”か“１”かどちらかに出力が決定されることを利用することで、自然乱数を得るためのものである。
【００１２】
図１に本発明における基本的な実施の形態の例を示す。電流−電圧特性が同一の２つの共鳴トンネルダイオード１および２を直列に接続し、電源端子３に振動型電圧（クロック）を印加し、出力をこれらトンネルダイオード間の接続点から引き出す構成となっている。
図２はこの動作原理を示すもので、（ａ）図は印加クロックが“Ｌｏｗ”の場合の、負性微分抵抗素子の特性から得られる回路の負荷曲線図である。クロックが“Ｌｏｗ”から“Ｈｉｇｈ”へと変化するのに従い、回路の負荷曲線は、（ａ）図から（ｂ）図、（ｂ）図から（ｅ）または（ｆ）図に示した状態に変化する。（ｂ）図は、印加クロック電圧が、２つの負性微分抵抗素子のピーク電圧（ピーク電圧：極大電流値をとるときの素子への印加電圧）の和に等しい場合の負荷曲線図である。ここで、真性の極大電流値をｉとし、熱雑音による極大電流の揺らぎを、共鳴トンネルダイオード１および２に対してそれぞれ、δ１、δ２（δ１、δ２は任意の実数）とすれば、ｉ＋δ１＝ｉ＋δ２とならない限り、負性抵抗素子に熱雑音が加わることにより、（ｂ）図にある負荷曲線は実際には、（ｃ）、（ｄ）図に示すような極大電流値に必ず大小関係が生じた形になる。はじめに回路が（ａ）図の状態にあって、印加クロック電圧が上昇し、２つの負性微分抵抗素子のピーク電圧の和に等しくなった時（（ｂ）図の状態）、ｉ＋δ１＞ｉ＋δ２であれば、出力は（ｅ）図にあるように“０”となる。逆にｉ＋δ１＜ｉ＋δ２であれば、出力は（ｆ）図にあるように“１”となる。この場合、印加クロックの波形は正弦波、矩形波その他何れの波形であっても使用可能である。出力の決定、すなわち回路の出力電圧の変化は共鳴トンネルダイオードの高速なスイッチング特性を利用することにより、極めて高速に行われる。図３は共鳴トンネルダイオードの極大電流に適当な揺らぎを与えた場合の出力変化の様子をシミュレーションした結果を示したものである。シミュレーションによって恣意的な揺らぎを与えているため、正確には乱数が発生していないという問題はあるが、この場合の乱数発生速度として１０Ｇｂｉｔ／ｓ，出力振幅として１Ｖ程度の値が得られている。このように従来技術に比べ非常に高速な乱数が極めて簡単な回路で得られることがわかる。
【００１３】
また、熱雑音による揺らぎの効果を大きくするために、図４に示すようにトンネルダイオードの少なくとも一方に並列にトランジスタ、あるいは図５に示すように抵抗体をトンネルダイオードの少なくとも一方に接続することも効果的である。このような構成をとることによって、周辺回路や環境に起因するノイズの影響を軽減することが出来、回路作成上ノイズの遮蔽に関する要求条件が緩和される、という利点がある。しかしながら、共鳴トンネルダイオードのみで回路を構成した場合に比べ、消費電力は大きくなってしまう。また、更なる熱熱揺らぎの効果を得るために、図６に示すように、トンネルダイオードの少なくとも一方に並列にトランジスタと抵抗体とを接続する方法もある。この場合も、ノイズの遮蔽に関する要求条件が緩和される一方、消費電力は大きくなってしまう。
【００１４】
さらにまた、これら実施の形態の例における負性抵抗素子として共鳴トンネルダイオードの代わりに、図７に示すように、エサキダイオードやトランジスタを複数組み合わせて得られる負性微分抵抗特性を有する回路を用いても本発明と同様の効果が得られる。しかし、エサキダイオードやトランジスタ回路のスイッチング速度は共鳴トンネルダイオードに比べて遅いため、乱数発生速度の観点からは共鳴トンネルダイオードを用いたほうが良い結果が得られる。
【００１５】
【発明の効果】
僅か２つの素子を用いるだけで乱数を得ることができるため、本発明は、発生器の大きさが従来２０ｍｍ２相当であったものが、１ｍｍ２程度になり消費電力も１００ｍＷ以下とすることができ、乱数の発生速度についても従来（２４０Ｍｂｉｔ／ｓ）の１０倍以上を得ることができる等、自然乱数発生回路の小規模化・低消電力化・高速化に資するものである。
【図面の簡単な説明】
【図１】第１の実施の形態を示す回路図。
【図２】本発明の原理を説明する特性図。
【図３】本発明に共鳴トンネルダイオードを適用した場合のシミュレーション結果を示す出力波形図。
【図４】第２の実施の形態を示す回路図。
【図５】第３の実施の形態を示す回路図。
【図６】第４の実施の形態を示す回路図。
【図７】第５の実施の形態を示す回路図。
【符号の説明】
１、２，７，８、１３，１４、１９，２０、：負性微分抵抗素
３、１１、１７、２５、３３：駆動（クロック）電圧印加点（電源端子）
４、１２，１８，２６，３４：出力端子
５：第１の負性微分抵抗素の電流電圧特性
６：第２の負性微分抵抗素子の電流電圧特性
９、１０、２２，２４、２７，２８：トランジスタ
１５、１６、２１、２３：抵抗体
２９、３０：キャパシタ
３１、３２：インダクタ
Claims (7)
- 静的な極大電流値が等しい二つの負性微分抵抗素子を直列に接続した回路であって、
前記二つの負性微分抵抗素子の接続点を出力の取り出し点とし、一方の負性微分抵抗素子の電源側端子に振動型の電圧を印加することで回路を駆動した時に、負性微分抵抗素子に加わる熱雑音によって決定される２値出力を自然乱数として用いることを特徴とする乱数発生回路。 - 請求項１に記載の乱数発生回路において、
前記負性微分抵抗素子の少なくとも一方を、第１の抵抗体を前記負性微分抵抗素子に並列に接続して得られる複合負性微分抵抗素子に置き換えたことを特徴とする乱数発生回路。 - 請求項１に記載の乱数発生回路において、
前記負性微分抵抗素子の少なくとも一方を、第１のトランジスタを前記負性微分抵抗素子に並列に接続して得られる複合負性微分抵抗素子に置き換えたことを特徴とする乱数発生回路。 - 請求項１に記載の乱数発生回路において、
負性微分抵抗素子の少なくとも一方を、第２の抵抗体と第２のトランジスタを前記負性微分抵抗素子に並列に接続して得られる複合負性微分抵抗素子に置き換えたことを特徴とする乱数発生回路。 - 請求項１乃至請求項４の何れかに記載の乱数発生回路において、
前記負性微分抵抗素子として共鳴トンネルダイオードを用いることを特徴とする乱数発生回路。 - 請求項１乃至請求項４の何れかに記載の乱数発生回路において、
前記負性微分抵抗素子としてエサキダイオードを用いることを特徴とする乱数発生回路。 - 請求項１乃至請求項４の何れかに記載の乱数発生回路において、
前記負性微分抵抗素子としてトランジスタで構成される負性微分抵抗特性を有する回路を用いることを特徴とする乱数発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003183726A JP4118754B2 (ja) | 2003-06-27 | 2003-06-27 | 乱数発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003183726A JP4118754B2 (ja) | 2003-06-27 | 2003-06-27 | 乱数発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005018500A true JP2005018500A (ja) | 2005-01-20 |
| JP4118754B2 JP4118754B2 (ja) | 2008-07-16 |
Family
ID=34183690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003183726A Expired - Fee Related JP4118754B2 (ja) | 2003-06-27 | 2003-06-27 | 乱数発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4118754B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8307022B2 (en) | 2007-05-31 | 2012-11-06 | Kabushiki Kaisha Toshiba | Random number generating device |
| US8521795B2 (en) | 2007-06-12 | 2013-08-27 | National Institute Of Advanced Industrial Science And Technology | Random number generating device |
| GB2543126A (en) * | 2016-07-27 | 2017-04-12 | Quantum Base Ltd | Generating a nondeterministic response to a challenge |
| GB2543125A (en) * | 2016-07-27 | 2017-04-12 | Quantum Base Ltd | Generating a unique response to a challenge |
| GB2548428A (en) * | 2016-08-08 | 2017-09-20 | Quantum Base Ltd | Nondeterministic response to a challenge |
| JP2017215955A (ja) * | 2016-05-30 | 2017-12-07 | ローム株式会社 | 乱数生成方法 |
| US10340901B2 (en) | 2017-03-01 | 2019-07-02 | Tdk Corporation | Random number generator, random number generation device, neuromorphic computer, and quantum computer |
| WO2021234780A1 (ja) | 2020-05-18 | 2021-11-25 | 富士通株式会社 | 発振回路および情報処理装置 |
-
2003
- 2003-06-27 JP JP2003183726A patent/JP4118754B2/ja not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8307022B2 (en) | 2007-05-31 | 2012-11-06 | Kabushiki Kaisha Toshiba | Random number generating device |
| US8521795B2 (en) | 2007-06-12 | 2013-08-27 | National Institute Of Advanced Industrial Science And Technology | Random number generating device |
| JP2017215955A (ja) * | 2016-05-30 | 2017-12-07 | ローム株式会社 | 乱数生成方法 |
| GB2543126A (en) * | 2016-07-27 | 2017-04-12 | Quantum Base Ltd | Generating a nondeterministic response to a challenge |
| GB2543125A (en) * | 2016-07-27 | 2017-04-12 | Quantum Base Ltd | Generating a unique response to a challenge |
| US11295003B2 (en) * | 2016-07-27 | 2022-04-05 | Quantum Base Limited | Generating a unique response to a challenge |
| GB2543125B (en) * | 2016-07-27 | 2017-10-18 | Quantum Base Ltd | Generating a unique response to a challenge |
| GB2543126B (en) * | 2016-07-27 | 2017-10-25 | Quantum Base Ltd | Generating a nondeterministic response to a challenge |
| GB2548428B (en) * | 2016-08-08 | 2018-05-16 | Quantum Base Ltd | Nondeterministic response to a challenge |
| US11061647B2 (en) | 2016-08-08 | 2021-07-13 | Quantum Base Limited | Nondeterministic response to a challenge |
| AU2017310491B2 (en) * | 2016-08-08 | 2021-09-09 | Quantum Base Limited | Nondeterministic response to a challenge |
| GB2548428A (en) * | 2016-08-08 | 2017-09-20 | Quantum Base Ltd | Nondeterministic response to a challenge |
| US10340901B2 (en) | 2017-03-01 | 2019-07-02 | Tdk Corporation | Random number generator, random number generation device, neuromorphic computer, and quantum computer |
| US10574215B2 (en) | 2017-03-01 | 2020-02-25 | Tdk Corporation | Random number generator, random number generation device, neuromorphic computer, and quantum computer |
| WO2021234780A1 (ja) | 2020-05-18 | 2021-11-25 | 富士通株式会社 | 発振回路および情報処理装置 |
| US11777447B2 (en) | 2020-05-18 | 2023-10-03 | Fujitsu Limited | Oscillation circuit and information processing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4118754B2 (ja) | 2008-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Chang et al. | Analysis and design of power efficient class D amplifier output stages | |
| JP5988069B2 (ja) | 連続時間カオスを使用した乱数の発生 | |
| Konigsmark et al. | CNPUF: A carbon nanotube-based physically unclonable function for secure low-energy hardware design | |
| Anuar et al. | Two phase clocked adiabatic static CMOS logic and its logic family | |
| Shifman et al. | An SRAM-based PUF with a capacitive digital preselection for a 1E-9 key error probability | |
| JP2009545769A5 (ja) | ||
| JP2000066592A (ja) | 乱数生成装置 | |
| JP2008527915A (ja) | チョッパー安定化された演算増幅器の出力においてチョッピングアーティファクトを最小化するための回路および方法 | |
| JP4118754B2 (ja) | 乱数発生回路 | |
| Hezayyin et al. | A generalized family of memristor‐based voltage controlled relaxation oscillator | |
| Platonov et al. | Using power-up sram state of atmel atmega1284p microcontrollers as physical unclonable function for key generation and chip identification | |
| RU2305891C1 (ru) | Генератор хаотических колебаний | |
| Moqadasi et al. | A new Chua’s circuit with monolithic Chua’s diode and its use for efficient true random number generation in CMOS 180 nm | |
| JP4252924B2 (ja) | 乱数発生回路 | |
| Patel et al. | Design of area optimised, energy efficient quaternary circuits using CNTFETs | |
| Kengne et al. | On the modeling and nonlinear dynamics of autonomous Silva-Young type chaotic oscillators with flat power spectrum | |
| JP3600592B2 (ja) | 乱数発生装置 | |
| KR20040040388A (ko) | 난수 발생 방법 및 난수 발생기 | |
| US20040083248A1 (en) | Method for generating random number and random number generator | |
| Loong et al. | Effect of different memristor window function with variable random resistance on the performance of memristor-based RO-PUF | |
| US20040128332A1 (en) | Method for generating rendom number and random number generator | |
| JP2006067497A (ja) | 信号制御回路及びそれを搭載した装置 | |
| Ozoguz et al. | A nonautonomous IC chaotic oscillator and its application for random bit generation | |
| Hashim et al. | Analysis of memristor based ring oscillators for hardware security | |
| Priya et al. | Compact chaotic oscillator using 1 80nm CMO S technology for its use in true random number generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050715 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080115 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080314 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080314 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080423 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |