JP5988069B2 - 連続時間カオスを使用した乱数の発生 - Google Patents
連続時間カオスを使用した乱数の発生 Download PDFInfo
- Publication number
- JP5988069B2 JP5988069B2 JP2009522741A JP2009522741A JP5988069B2 JP 5988069 B2 JP5988069 B2 JP 5988069B2 JP 2009522741 A JP2009522741 A JP 2009522741A JP 2009522741 A JP2009522741 A JP 2009522741A JP 5988069 B2 JP5988069 B2 JP 5988069B2
- Authority
- JP
- Japan
- Prior art keywords
- state variable
- distribution
- sample
- xor
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000000739 chaotic effect Effects 0.000 claims description 145
- 238000009826 distribution Methods 0.000 claims description 114
- 238000012360 testing method Methods 0.000 claims description 96
- 238000000034 method Methods 0.000 claims description 87
- 238000005070 sampling Methods 0.000 claims description 32
- 230000000737 periodic effect Effects 0.000 claims description 30
- 230000000630 rising effect Effects 0.000 claims description 25
- 230000002427 irreversible effect Effects 0.000 claims description 18
- 238000000528 statistical test Methods 0.000 claims description 9
- 230000007704 transition Effects 0.000 claims description 9
- 238000001787 Wald–Wolfowitz test Methods 0.000 claims 2
- 238000012545 processing Methods 0.000 description 22
- 238000013461 design Methods 0.000 description 18
- 238000004458 analytical method Methods 0.000 description 16
- 238000001228 spectrum Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 14
- 238000004088 simulation Methods 0.000 description 10
- 230000001965 increasing effect Effects 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 7
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 230000003044 adaptive effect Effects 0.000 description 5
- 238000013500 data storage Methods 0.000 description 5
- 238000013507 mapping Methods 0.000 description 5
- 230000002441 reversible effect Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000012805 post-processing Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 230000036039 immunity Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 235000013599 spices Nutrition 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 230000001617 migratory effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000005258 radioactive decay Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/588—Random number generators, i.e. based on natural stochastic processes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/001—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using chaotic signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
で、ここでkはボルツマン定数、Tは絶対温度、RSrcは抵抗値、及び△fはノイズバンド幅である。Etのノイズバンド幅はRSrcと等価アンプ入力キャパシタンスCAmpにより形成される一次ローパスフィルタにより,通常限定される。アンプの−3dBバンド幅がノイズバンド幅より広いと仮定すると、アンプ入力でのEtによる全
抵抗器により発生するサーマルノイズの理論的限界である。1Hzバンド幅を超えるサーマルノイズの電圧増幅は、RSrcの値を増加することにより増加できるが、サーマルノイズバンド幅の減少を犠牲にするため、Eniは任意のCAmpに対し一定に留まる。
1.dx2..n/dt>0、またはdx2..n/dt<0で、x2..n(t)においてt=0で表示される他の状態変数(x2、x3、…又はxn)への状態遷移で得られるポアンカレ断面からの状態変数x1のサンプルx1i(但し、x2…n:x2、x3 、、、又はxn )。
2.ωtmod2π=0を満たす(ωはパルス信号の周波数)時刻tで外部の周期的パルス信号の立ち上がり部で得られる、状態変数x1、x2、…又はxnの周期的サンプル。
提案のRNG設計のコアーとして非自律カオス発振器を使用する場合:
3.非自律カオス発振器を駆動するため利用される外部の周期的パルス信号(ωtmod2π=t0を満足させる時刻tで、ωはパルス信号の周波数で0≦t0≦1)の立ち上がり部で得られる状態変数x1のポアンカレ断面は、バイナリランダムビットを得るためにも利用された。
S(top)i=sgn(x1i−qtop) x1i≧qmiddleの場合
S(bottom)i=sgn(x1i−qbottom)x1i<qmiddleの場合(1)
ここで、sgn(.)は符号関数,x1iは上で定義される断面の1つから得られる状態変数x1に属するサンプルx1iの値であり、qtopとqbottomは、夫々、状態変数の中央値の上部と下部の分布に適用される閾値であり、qmiddleは分布間の境界値(中央値)である。閾値を適切に選択できるように、我々は図2に示すように、中央値の上部と下部の分布を調査し、次に、qtopとqbottomを、夫々中央値の上部と下部の分布の各ピーク値に対応する状態変数の値と決定した。
は、入力ビット間の少量の相関が、出力[非特許文献4]へかなりのビットの偏りを付加することである。上で定義される断面から得られる発生バイナリ列StopとSbottomの相関係数は、0に極めて近いと算出され、発生バイナリ列は独立であると決定される。カオスシステムは、正のリアプノフ指数[非特許文献21]を有することにより特徴づけられ、カオス時系列の自動相関は突然消滅するので、この方法は事実期待された。この結果、我々は表示の数式(2)を利用して、新バイナリデータS(xor)iを発生させている:
こうして得られるバイナリ列Sxorの平均値ψは、表示の数式(3)により計算できる:
ここで、Stopの平均値はμで、Sbottomの平均値はνである。このように、もしμとνが1/2に近ければ、ψは1/2に非常に近い。この結果、数式(2)で示す手順により、適切な閾値に対して上で定義される様々な断面から得られるビット列Sxorは、フォンノイマン処理なしにFIPS‐140‐2テスト一式のテストをパスすることを、我々は数値的に証明している。我々は上記手順による乱数発生を領域RNGと称した。適切な組み立て施設がないため、我々は回路の実現可能性を示すために、ディスクリート部品を使用して提案の新手法を構築することを選択し、ビット列を実験的にも発生させている。
S(top)i=sgn(v1i−Vtop) v1i≧Vmiddleの場合
S(bottom)i=sgn(v1i−Vbottom) v1i<Vmiddleの場合 (4)
〔2.暗号文への適用のための自律カオス発振器に基づくオフセット、及び周波数補償付き真正乱数発生器〕
提案の設計で、我々はカオスシステムの状態変数の1つを周期的にサンプリングすることにより、ランダムデータを得、及び提案のRNGから発生するビット列がFIPS‐140‐2テスト一式の4つの基本乱数テストをパスすることを数値的に証明している。外部干渉は、干渉される信号とランダム信号が同等レベルを有しているので、RNG設計では主要な関心事である。この問題を解決し、スループットを強化することを目的として、パラメータ変動とアタックに対して強固にするため、我々は発生ビット列の統計的品質を向上させるオフセットと周波数の補償ループを提案している。更に、カオス発振器から得られるバイナリデータが、NIST全乱数テスト一式のテストをパスすることを実験的にも証明している。
RNGのコアーとして使用される自律カオス振動は[非特許文献18]で提案された。MOSカオス発振器は図7で提示され、R 3 C3 回路と差動対ステージ(M3‐M4)を付加することにより、古典的交差結合正弦波発振器から導き出される。M9‐M8とM10‐M11トランジスタ対を使用して、kの電流転送率で簡単な電流ミラーを実装する。C1=C2=C3=Cと仮定して、回路のルーチン分析により、以下の数式(5)を生じる:
β=μnCOX(W/L)1,2、YTHはNMOSの閾値電圧、μnは電子可動性、COXはMOS酸化物キャパシタンス、W/LはM1−M2トランジスタ対のアスペクト比である。
MOSカオス発振器の高周波作動能力を示すため、図7に示す回路レイアウトはケイデンスを利用して描かれ、レイアウト後の回路は1.5μCMOSプロセスのモデルパラメータと共に、SPICE(レベル3)を使用してシミュレートされている。この回路は±2.5V電源でバイアスをかけられた。受動素子値は:
R=1,000Ωで、バイアス電流は夫々、I0=240μA、IB=100μAであった。
vc2‐vc1対vc3に対応する観察される位相空間を図9に示す。
初期条件に対するその高感度性と正のリアプノフ指数及びノイズ状パワースペクトルを有することにより、カオスシステムは乱数発生に利用されるのに適する。連続時間カオスシステムからランダムバイナリデータを得るため、我々は、任意のカオス発振器の出力波形から非可逆バイナリデータの発生に依存する興味深い技術を提示している。非可逆性はPRNGの発生にとって鍵になる特性であることは注目すべきである。
S(top)i=sgn(x1i−qtop) x1i≧qmiddleの場合 (7)
S(bottom)i=sgn(x1i−qbottom) x1i<qmiddleの場合
ここでsgn(.)は符号関数であり、x1iはωtmod2π=0で得られるポアンカレ断面でのx1値であり、qtopとqbottomは、夫々上部と下部の分布に対する閾値であり、及びqmiddleは分布間の境界である。閾値を適切に選択することができるように、我々は図10に示すように、上部と下部の分布を調査し、次に、qtopとqbottomは、qmiddleが0と決定される場合、夫々0.79569678515と、−0.7932956192である上部と下部の分布の中央値として決定された。
問題は、入力ビット間の僅かな相関が,かなりのビットの偏りを出力へ付加することである。196Kビット長の発生バイナリ列StopとSbottomの相関係数は、0.00446と計算され、発生ビット列は独立であると決定される。カオスシステムは正のリアプノフ指数を有することを特徴とするように、これは事実期待され、カオス時系列の自己相関は突然消滅する。この結果により、我々は示された数式(8)を利用することにより新バイナリデータS(xor)iを発生させている。
ここで、Stopの平均値はμで、Sbottomの平均価はνである。このように、もしμとνが1/2に近ければ、ψは1/2に非常に近くなる。この結果、数式(8)で示される手順により、任意の適切な閾値に対して得られる、ビット列Sxorは、フォンノイマン処理なしにFIPS‐140‐2テスト一式のテストをパスすることを、我々は数値的に証明している。上記手順による乱数発生を、領域RNGと称した。
適切な組み立て施設がないため、回路の実現可能性を示すために、ディスクリート部品を使用して、カオス発振器と提案のRNGを構築することを選択している。図7に関して、受動素子値は:
L=9mH、C=10nF、R=1,000Ω、IB=100μA、及びI0=250μAである。MOSトランジスタと簡単な電流ミラー回路を使用して実現された電流ソースは、LM4007CMOSトランジスタアレーで実施された。電流ミラー負荷抵抗の比を調節することにより、kを8に等しく設定した。カオス発振器の中心作動周波数、
低い周波数値に調節された。この回路は±5D電源でバイアスされ、観察されるアトラクタを図11に示す。〔5.乱数発生器〕に説明される手順によると、我々はカオス発振器の状態変数の1つを周期的にサンプリングすることにより前記2つの領域においてランダムビットを発生させている。
領域RNGで、非可逆断面を得るため、x1変数のみを使用して、変数x1に対応する電圧v1=vC2−vC1はバイナリ列へ変換された。この手順を実施するため、図18に示す回路が使用された。この回路で、コンパレータはLM211チップが実装され、電圧レベルVtop、Vmiddle、及びVbottomは、夫々数式(7)で閾値を実現するために使用された。VtopとVbottomは2つの12ビット電圧モードDA変換器(DAC)により発生させた。各DACは0.5859375mVステップで調節することができ、DACの基準電圧は2.4Vである。実施において、数式(7)と(8)は次のように変換される:
S(top)i=sgn(v1i−Vtop) v1i≧Vmiddleの場合
S(bottom)i=sgn(v1i−Vbottom) v1i<Vmiddleの場合(10)
と予測することができる。〔4.回路シミュレーション〕で、我々は(f0≒33.9MHz)で操作中心周波数に至るレイアウト後の回路シミュレーション結果を提示している。この回路が、〔4.回路シミュレーション〕の(f0≒2GHz)で示すように、0.35μBiCMOSプロセス上で実現されたことを考慮して、カオス発振器はギガヘルツレンジの公称中心周波数により、今回のプロセス上で容易に組み立てることができることを、我々は推論できる。しかし、非常に高い周波数で作動するカオス回路が文献で報告されていることは注目すべきである。例えば、5.3GHzで作動する同一カオス発振器のBJT版のケイデンス・シミュレーション結果が[非特許文献18]に提示される。従って連続時間カオスの使用は、100Mbpsオーダの非常に高いスループットを備える乱数の発生において非常に有望であることを、これら全てが示している。
前記提案のRNG設計で、我々は最初にカオスシステムの状態変数の1つを周期的にサンプリングすることによりランダムデータを得、及び提案のRNGから発生するビット列がFIPS‐140‐2テスト一式の4つの基本的乱数テストをパスすることを数値的に証明している。外部干渉は、干渉されるランダム信号が同程度のレベルを有するので、RNG設計での主要な関心事である。この問題を解決し、スループットを強化することを目的としたパラメータ変動とアタックに対して強固にするため、我々は発生ビット列の統計的品質を向上させるオフセットと周波数の補償ループを提案している。最後に、提案の回路から得られるバイナリデータが、後処理なしにNIST全乱数テスト一式のテストをパスすることを、我々は実験的に証明している。
RNGのコアーとして使用されるダブルスクロールアトラクタは、数式(11)で表現される[非特許文献22]に示す簡単なモデルから得られる。非線型が連続非線型で置換される場合、システムはチュア(Chua)の発振器に“質的に類似”であることに注目すべきである。
ここで、sgn(.)は符号関数である。(11)の数式は異なるパラメータセットに対してカオスを発生させる。例えば、図14に示すカオスアトラクタは、適応ステップサイズで4次ルンゲクッタ(Runge‐Kutta)アルゴリズムを使用して、a=0.666…であるシステムの数値解析から得られる。
連続時間カオスシステムからランダムバイナリデータを得るため、我々は任意のカオスシステム波形からの非可逆バイナリデータの発生に依存する興味深い技術を提示している。非可逆性は疑似乱数の発生にとってキーになる特性であることは注目すべきである。
S(top)i=sgn(xi−qtop) xi≧qmiddleの場合 (12)
S(bottom)i=sgn(xi−qbottom) xi<qmiddleの場合
ここで、xiは1/2tmod2π=0(ω=1/2)に対して得られるポアンカレ断面におけるxの値であり、qtopとqbottomは、夫々上部と下部の分布に対する閾値であり、qmiddleは両分布間の境界である。閾値を適切に選択できるように、我々は図15に示すように、上部と下部の分布を調査し、次にqtopとqbottomは、qmiddleが0と決定される場合、夫々0.9656158849と−0.9640518966である上部と下部の分布の中央値として決定された。
入力ビット間の僅かな相関が,かなりのビットの偏りを出力へ付加することである。152Kビット長の発生バイナリ列StopとSbottomの相関係数は、0.00018と計算され、発生ビット列は独立であると決定される。カオスシステムは正のリアプノフ指数を有することを特徴とするように、これは事実期待され、カオス時系列の自己相関は突然消滅する。この結果により、我々は示された数式(13)を利用することにより新バイナリデータS(xor)iを発生させている。
ここで、Stopの平均値はμで、Sbottomの平均価はνである。このように、もしμとνが1/2に近ければ、ψは1/2に非常に近くなる。この結果、数式(13)で示される手順により、任意の適切な閾値に対して得られる、ビット列Sxorは、フォンノイマン処理なしにFIPS‐140‐2テスト一式のテストをパスすることを、我々は数値的に証明している。上記手順による乱数発生を、領域RNGと称した。
適切な組み立て施設がないため、我々は回路の実現可能性を示すため、ディスクリート部品を使用して提案の回路を構築することを選択している。
ダブルスクロールアトラクタを実現する回路図を図16に示す。AD844は高速オペアンプとして使用され、LM211電圧コンパレータは必要な非線型の実現のために使用される。受動素子値は以下のように設定された:
R1=R2=aR3=R=10kΩ、R3=15kΩ(a=0.666…に対して)C17=C18=C19=C2.2nF、及びRk=100kΩ。
領域RNGで、変数x1に対応する電圧v1は、〔9.ランダムビットの発生〕で説明される手順によりバイナリ列に変換された。この手順を実施するため、図18に示す回路が使用された。この回路でコンパレータはLM2114チップが実装され、電圧レベルVtop、Vmiddle及びVbottomが夫々数式(12)の閾値を実現するために使用された。VtopとVbottomは12ビット電圧モードDA変換器(DAC)により発生させた。各DACはDACの基準電圧が2.4Vで0.5859375mVステップで調節することができる。
〔9.ランダムビットの発生〕で説明される手順により、我々はv1の分布を調査した。その結果、vp(t)の立ち上がり部で得られるv1の分布を図19に示す。
プリスケーラと閾値が安定した後、223Mビット長のビット列が確保され、全NISテスト一式を受けた。この結果、ビット列Sxorは、フォンノイマン処理なしに、全NIST乱数テスト一式のテストをパスすることを、我々は実験的に証明している。P値の均一性及び領域RNG回路の通過列の比率に対する結果を2表に示し、ここではP値(0≦P値≦1)は、完全なRNGが任意列よりランダム性の少ない列を生成する確率を予測する実数である。223×1Mビットのサンプルに対して、変形ランダム回遊検定を除いて、各統計的テストサイズに対する最小通過速度は、約0.970011であることが報告されている。
提案のTRNGで、我々は、カオスシステムのポアンカレ断面からランダムデータを得、提案の乱数発生器から発生したビット列がFIPS‐140‐2テスト一式の4つの基本的乱数テストをパスすることを、数値的に証明している。更に、提案の回路から得られるバイナリデータがNIST全乱数テスト一式のテストをパスすることを実験的にも証明している。
RNGのコアーとして使用されるダブルスクロールアトラクタは、数式(15)で表現される[非特許文献22]に示す簡単なモデルから得られる。非線型が連続非線型で置換される場合、システムはチュア(Chua)の発振器に“質的に類似”であることに注目すべきである。
連続時間カオスシステムからランダムバイナリデータを得るため、我々は任意のカオスシステム波形からの非可逆バイナリデータの発生に依存する興味深い技術を提示している。非可逆性は疑似乱数の発生にとってキーになる特性であることは注目すべきである。
S(top)i=sgn(xi−qtop) xi≧qmiddleの場合 (16)
S(bottom)i=sgn(xi−qbottom) xi<qmiddleの場合
ここでsgn(.)は符号関数であり、xiはポアンカレ断面でのxの値であり、qtopとqbottomは、夫々上部と下部の分布に対する閾値であり、及びqmiddleは分布間の境界である。閾値を適切に選択できるように、我々は図24に示すような上部と下部の分布を調査し、次にqtopとqbottomは、qmiddleが0と決定される場合、夫々0.8158と―1.0169である上部と下部の分布の中央値として決定された。
入力ビット間の僅かな相関が,かなりのビットの偏りを出力へ付加することである。32,000ビット長の発生バイナリ列StopとSbottomの相関係数は、約0.00087と計算され、発生ビット列は独立であると決定される。この結果により、我々は示された数式(17)を利用することにより新バイナリデータS(xor)iを発生させている。
ここで、Stopの平均値はμで、Sbottomの平均価はνである。このように、もしμとνが1/2に近ければ、ψは1/2に非常に近い。この結果、数式(17)で示される手順により、任意の適切な閾値に対して得られる、ビット列Sxorは、フォンノイマン処理なしにFIPS‐140‐2テスト一式のテストをパスすることを、我々は数値的に証明している。上記手順による乱数発生を、領域RNGと称した。
適切な組み立て施設がないため、我々は回路の実現可能性を示すため、ディスクリート部品を使用して、提案の回路を構築することを選択している。
R1=R2=aR3=R=10kΩ、a=0.666に対してR3=15kΩ、C17=C18=C19=C=2.2nF、及びRK=100kΩである。
領域RNGで、非可逆写像を得るため、ポアンカレ断面のx1変数のみが使用された。変数x1に対応する電圧v1は、〔13.ランダムビットの発生〕で説明される手順により、バイナリ列へ変換された。この手順を実施するため、図27に示す回路が使用された。この回路で、コンパレータはLM211チップが実装され、電圧レベルVtop、Vmiddle及びVbottomは、夫々数式(16)の閾値を実現するために使用された。実施において、数式(16)と(17)は以下のように変換される:
S(top)i=sgn(v1i−Vtop) v1i≧Vmiddleの場合
S(bottom)i=sgn(v1i−Vbottom) v1i<Vmiddleの場合(19)
fxor=1,820τ/τnew=0.04004/τnew(τnew=RnewCnew)として一般化できる。[非特許文献22]において、f=1/2πτnew=500KHzでの作動中心周波数で、ダブルスクロールシステムのチップの実現が提示されている。[非特許文献22]における回路は、比較的遅い1.2uCMOSプロセス上で実現されたことを考慮して、回路は20MHzで今日のプロセス上で容易に組み立てることができ、数Mbpsオーダのスループットを発生することができる。しかし、非常に高い周波数で作動するカオス回路が文献に報告されていることは注目すべきである。例えば、5.3GHzで作動するカオス回路のガデンツェシミュレーション結果を[非特許文献18]に提示する。
RNGの実現における離散時間カオス写像の使用は、しばらくの間有名であった事実にも関わらず、連続時間カオス発振器はTRNGの実現にも使用できることが示されたのは、つい最近のことである。この方向を追求して、我々は提案のカオス発振器のRNGコアーとしての有効性を調査した。
提案のバイポーラカオス発振器は図29に提示される。バイポーラトランジスタとアース間に現れる寄生容量はCpで表示されると仮定して、回路のルーチン分析により以下の状態方程式が生ずる:
ここで、i3=iR−iLで、Vp(t)はsgn(sinΩt)と定義される外部の周期的パルス列であり、VTはサーマル電圧(VT=kT/q)で、これは室温では25.8mVに等しい。
及びtn=t/RCとし、ここで、Vsは任意のスケーリング電圧であり、数式(20)のシステム方程式は以下のように変換される:
x=−y
y=x−z (21)
εz=y−(α+β)z+αsgn(sinωt)+c0tanh(x)
T1‐T2トランジスタ対のゲートとアース間に現れる依存容量はCpで表示され、回路のルーチン解析は以下の数式(22)を生ずる:
メルニコフ(Melnikov)条件は、ハミルトンに近い強制平面拡散システムにおける馬蹄形の存在を示すために使用できることが知られている。スメールバークホフ(Smale‐Birkhoff)定理によると、
の形の任意の平面摂動非線型システムに対して、もし以下の条件が満足されれば、(tとgは平滑関数で、gはTγの周期で時間周期である):
1.μ=0に対して、システムはハミルトンでサドル型臨界点を通過するホモクリニック起動を有する。
2.μ=0に対して、システムはδθγ(0)/δγ≠0でホモクリニック軌道の内部で周期Tγの周期的軌道θγ(t)の1つのパラメータファミリを有する。
3.t0∈[0,T]に対して、メルニコフ関数
は単純なゼロ点を有する。次に、システムはカオス運動と馬蹄形を有する。
ここで、xp(t)=sgn(sin(ωt))、α=c0/(α+β)、及びμ=1/(α+β)である。この場合、μ=0に対して得られる非摂動システムは、a>1に対して原点にサドル型臨界点を有することは容易に証明できる。又、非摂動システムはハミルトンであり、臨界点を通過するホモクリニック軌道を有する。非平滑関数xp(t)=sgn(sin(ωt))を、その平滑近似xp(t)=tanh(10sin(ωt))と置換した後、我々は数式(25)で示されるメルニコフ関数を図33の右上隅に示す数式(24)のホモクリニック軌道上で、数値的に計算している:
図33に示すように、メルニコフ関数はt0∈[0,T]に対して単純なゼロ点を有し、数式(24)のシステムはカオス運動と馬蹄型を有する。システムの数値解析は、システムがノンゼロで小さいε値に対してカオスに留まることを示す。例えば、システムの最大リアプノフ指数はε=0.27に対して0.9となる。
自律カオスシステムからランダムバイナリデータを得るため、任意のカオスシステム波形から非可逆バイナリデータを発生させることに依存する、興味ある技術が提案されている。非可逆性はPRNG発生のキーになる特性であることは注目すべきである。
S(top)i=sgn(xi−qtop) xi≧qmiddleの場合 (26)
S(bottom)i=sgn(xi−qbottom) xi<qmiddleの場合
ここでsgn(.)は符号関数であり、xiはポアンカレ断面でのxの値であり、qtopとqbottomは、夫々上部と下部の分布に対する閾値であり、及びqmiddleは分布間の境界である。閾値を適切に選択できるように、我々は図35と図37に示すような上部と下部の分布を調査し、次にqtopとqbottomは、qmiddleが−1.394と決定される場合、夫々−0.593と―2.183である上部と下部の分布の中央値として決定された。バイポーラシステムと同様に、CMOSシステムに対して、qtopとqbottomはqmiddleが−0.610として決定される場合、夫々0.549と−1.576である上部と下部の分布の中央値として決定された。
ここで、Stopの平均値はμで、Sbottomの平均価はνである。このように、もしμとνが1/2に近ければ、ψは1/2に非常に近くなる。この結果、バイポーラとCMOSの両方に対して、数式(17)で示される手順により、任意の適切な閾値に対して得られる、ビット列Sxorは、フォンノイマン処理なしにFIPS‐140‐2テスト一式のテストをパスすることを、我々は数値的に証明している。上記手順による乱数(Stop、Sbottom、Sxor)発生を、領域RNGと称した。
適切な組み立て施設がないため、我々は回路の実現可能性を示すため、ディスクリート部品を使用して、提案のカオス発振器を構築することを選択している。バイポーラとCMOS回路は両方共、単一の5V電源でバイアスされ、外部信号vp(t)は矩形波発生器により発生させた。
我々は提案のカオス発振器のストロボスコープポアンカレ写像から前記2つの領域においてランダムビットを発生させている。
領域RNGで、非可逆写像を得るため、ポアンカレ断面のx1変数のみが使用された。変数x1に対応する電圧v1は、〔18.ランダムビットの発生〕で説明される手順により、バイナリ列へ変換された。この手順を実施するため、図40に示す回路が使用された。この回路で、コンパレータはLM311チップが実装され、電圧レベルVtop、Vmiddle及びVbottomは、夫々数式(26)の閾値を実現するために使用された。実施において、数式(26)と(27)は以下のように変換される:
S(top)i=sgn(v1i−Vtop) v1i≧Vmiddleの場合
S(bottom)i=sgn(v1i−Vbottom) v1i<Vmiddleの場合(29)
テスト一式の結果
Claims (10)
- 連続時間カオスシステムを用いて、(自律/非自律)連続時間カオス発振器に基づく状態変数に属するサンプルの分布に応じて、2つの領域において非可逆ランダムバイナリビットを発生させることに依存する、前記カオス発振器の出力波形の1つに対応する状態変数からのランダムバイナリビットの発生方法であって、以下のステップからなる方法:
(a)以下の(i)〜(vi)のいずれか1つにより、前記出力波形の1つv1に対応する状態変数(x 1 、x 2 ・・・x n )の1つ、例えばx1に属するサンプルx1iのみを使用することにより、サンプルx1iの分布が2つの領域を有し、逆解析が困難な非可逆の状態変数x1に属するサンプルx1iを発生させるために適切なポアンカレ断面を決定する、
(i)dx2...n/dt>0またはdx2…n/dt<0で、x2…n(t)においてt=0で表示される、x1とは別の状態変数(x2、x3、・・・またはxn) への状態遷移の時に得られるポアンカレ断面により得られる状態変数x1のサンプルx1iの分布が2つの領域を有し、正規化された量の状態変数x1のサンプルx1iを発生させるために適切なパラメータセットを決定するか、または、
(ii)dx2...n/dt>0またはdx2…n/dt<0で、x2…n(t)においてt=0で表示される、x1とは別の状態変数(x2、x3、・・・またはxn)への状態遷移の時に得られるポアンカレ断面により得られる状態変数x1のサンプルx1iの分布が2つの領域を有し、v2…n(t)におけるt=0の値に対応する、状態変数x1のサンプルx1iを発生させるために適切なx2…n(t)におけるt=0の値を調節するか、または、
(iii)ωtmod2π=t0(ωは外部の周期的パルス信号vp(t)の周波数)を満足させる時刻tに、外部の周期的パルス信号vp(t)の立ち上り、または立ち下り部で得られる状態変数x1のサンプルx1iの分布が2つの領域を有し、正規化された量の状態変数x1のサンプルx1iを発生させるために適切なパラメータセットを決定するか、または、
(iv)ωtmod2π=t0(ωは前記パルス信号vp(t)の周波数)を満足させる時刻tに、外部の周期的パルス信号vp(t)の立ち上り、または立ち下り部で得られる前記状態変数x1のサンプルx1iの分布が2つの領域を有し、状態変数x1のサンプルx1iを発生させるために適切なt0を調節するか、または、
(v)前記非自立カオス発振器を駆動するために使用される、ωtmod2π=t0(ωは前記パルス信号vp(t)の周波数で、0≦t0≦1)を満足させる時刻tに、外部の周期的パルス信号vp(t)の立ち上り、または立ち下り部で得られるポアンカレ断面により得られる状態変数x1のサンプルx1iの分布が2つの領域を有し、正規化された量の状態変数x1のサンプルx1iを発生させるために適切なパラメータセットを決定するか、または、
(vi)前記非自立カオス発振器を駆動するために使用される、ωtmod2π=t0(ωは前記パルス信号vp(t)の周波数で、0≦t0≦1)を満足させる時刻tに、外部の周期的パルス信号vp(t)の立ち上り、または立ち下り部で得られるポアンカレ断面からの状態変数x1のサンプルx1iの分布が2つの領域を有し、状態変数x1のサンプルx1iを発生させるために適切なt0を調節する、
(b)以下の数式により、(a)で決定される前記適切な断面から得られる領域サンプルx1iを領域閾値と比較することにより、ランダムバイナリ列S(top)iとS(bottom)iを発生させる、
S(top)i=sgn(x1i−qtop) x1i
≧qmiddleの場合
S(bottom)i=sgn(x1i−qbottom)x1i<qmiddleの場合
ここで、sgn(.)は符号関数で、qtopとqbottomは、夫々領域閾値と称し、その初期値が夫々中央値である上部と下部の状態変数x1のサンプルx1iの分布のピークに対応する状態変数の値であり、qmiddleは前記分布間の境界(中央値)であり、領域サンプルx1iは前記上部又は下部のサンプルx1iである、
(c)モノビットテストを実施することにより、(b)に定義されるqtopとqbottom閾値に対するオフセット補償を実現する、
(d)x1のオーバサンプリングを回避するため、ランテストを実施することにより、x1の前記サンプリング周波数に対する周波数補償を実現する、
(e)以下の数式により、(b)に定義される領域バイナリ列S(top)iとS(bottom)iを使用することによりランダムバイナリデータS(xor)iを発生させる、
S(xor)i=S(top)i(XOR)S(bottom)i
ここで、排他的論理和(XOR)操作はスループットを減少させないようにするために、前記領域バイナリ列のビットの偏りを除去するために使用される。
但し、上に数式において、π=3.14159とする(以下同じ)。 - 連続時間カオスシステムを用いて、(自律/非自律)連続時間カオス発振器に基づく状態変数に属するサンプルの分布に応じて、前記2つの領域において非可逆ランダムバイナリビットを発生させることに依存する、前記カオス発振器の出力波形の1つに対応する状態変数からのランダムバイナリビットの発生方法であって、以下のステップからなる方法:
(a)以下の(i)〜(vi)のいずれか1つにより、前記出力波形の1つv1に対応する状態変数(x 1 、x 2 ・・・x n )の1つ、例えばx1に属するサンプルx1iのみを使用することにより、サンプルx1iの分布が2つの領域を有し、逆解析が困難な非可逆の状態変数x1に属するサンプルx1iを発生させるために適切なポアンカレ断面を決定する、
(i)dx2...n/dt>0またはdx2…n/dt<0で、x2…n(t)においてt=0で表示される、x1とは別の状態変数(x2、x3,…またはxn)への状態遷移の時に得られるポアンカレ断面により得られる状態変数x1のサンプルx1iの分布が2つの領域を有し、正規化された量の状態変数x1のサンプルx1iを発生させるために適切なパラメータセットを決定するか、または、
(ii)dx2...n/dt>0またはdx2…n/dt<0で、x2…n(t)においてt=0で表示される、x1とは別の状態変数(x2、x3,…またはxn)への状態遷移の時に得られるポアンカレ断面により得られる状態変数x1のサンプルx1iの分布が2つの領域を有し、v2…n(t)におけるt=0の値に対応する、状態変数x1を発生させるために適切なx2…n(t)におけるt=0の値を調節するか、または、
(iii)ωtmod2π=t0(ωは外部の周期的パルス信号vp(t)の周波数)を満足させる時刻tに、外部の周期的パルス信号vp(t)の立ち上り、または立ち下り部で得られる状態変数x1のサンプルx1iの分布が2つの領域を有し、正規化された量の状態変数x1のサンプルx1iを発生させるために適切なパラメータセットを決定するか、または、
(iv)ωtmod2π=t0(ωは前記パルス信号vp(t)の周波数)を満足する時刻tに、外部の周期的パルス信号vp(t)の立ち上り、または立ち下り部で得られる状態変数x1のサンプルx1iの分布が2つの領域を有し、状態変数x1のサンプルx1iを発生させるために適切なt0を調節する、
(b)以下の数式により、(a)で決定される前記適切な断面から得られる領域サンプルx1iを領域閾値と比較することにより、ランダムバイナリ列S(top)iとS(bottom)iを発生させる、
S(top)i=sgn(x1i−qtop) x1i≧qmiddleの場合
S(bottom)i=sgn(x1i−qbottom)x1i<qmiddleの場合
ここで、sgn(.)は符号関数で、qtopとqbottomは、状態変数x1の初期値が夫々中央値である上部と下部のサンプルx1iの分布に対する領域閾値であり、qmiddleは前記分布間の境界(中央値)である、
(c)モノビットテストを実施することにより、(b)に定義されるqtopとqbottom閾値に対するオフセット補償を実現する、
(d)x1のオーバサンプリングを回避するため、ランテストを実施することにより、x1の前記サンプリング周波数に対する周波数補償を実現する、
(e)以下の数式により、(b)に定義される領域バイナリ列S(top)iとS(bottom)iを使用することによりランダムバイナリデータS(xor)iを発生させる、
S(xor)i=S(top)i(XOR)S(bottom)i
ここで、排他的論理和(XOR)はスループットを減少させないようにするために、前記領域バイナリ列のビットの偏りを除去するために使用される。 - 前記状態変数x1は、別の状態変数x2、x3、・・・またはxnで置換される、請求項1に記載の方法。
- 前記モノビットテストは、FIPS−140−1、FIPS−140−2またはNIST800−22の統計的テスト一式から選択される、請求項1〜3に記載される方法。
- 前記ランテストは、FIPS−140−1、FIPS−140−2またはNIST800−22の統計的テスト一式から選択される、請求項1〜3に記載される方法。
- (自律/非自律)連続時間カオス発振器に基づく状態変数に属するサンプルの分布に応じて、前記2つの領域において非可逆ランダムバイナリビットを発生させることに依存する、前記カオス発振器の出力波形に基づくランダムビット発生器からなる装置であって、以下の(a)〜(e)から構成される装置:
(a)2つの領域を有し、状態変数x1に対応する連続時間カオス発振器の出力波形v1から、夫々qtop、qbottomおよびqmiddle 閾値に対応するvtop、vbottom、およびvmiddle閾値を使用して、領域バイナリ列S(top)iとS(bottom)iを発生させるための3つのv1コンパレータ、
(b)領域バイナリ列S(top)iとS(bottom)iを周期的にサンプリングするための周期的パルス信号発生器(FPGA)に含まれる前記3つのv1コンパレータの出力へ接続される2つのDフリップ−フロップ(Dフリップ−フロップ)、
(c)夫々、状態変数の中央値の上部と下部のサンプルの分布に適用される閾値qtopとqbottomに対応する閾値vtopとvbottomを発生させ、及び補償するための、前記2つのDフリップ−フロップの各出力へ接続される2つのモノビットテストブロック(モノビットテスト)とXORゲートの出力へ接続される2つのDA変換器(DAC)、
(d)x1に対応するv1のサンプリング周波数を補償するための前記XORゲートの出力へ接続されるランテストブロック(ランテスト)と外部の周期的パルス信号vp(t)が接続されるプリスケーラブロック(プリスケーラ)、及び
(e)領域バイナリ列S(top)iとS(bottom)iを使用して、前記領域バイナリ列に含まれるビットの偏りを除去し、ランダムバイナリデータS(xor)iを発生させるための前記2つのDフリップ−フロップの出力へ接続される排他的論理和(XOR)ゲート。 - (自律/非自律)連続時間カオス発振器に基づく状態変数に属するサンプルの分布に応じて、前記2つの領域において非可逆ランダムバイナリビットを発生させることに依存する、前記カオス発振器の出力波形に基づくランダムビット発生器からなる装置であって、以下の(a)〜(e)から構成される装置:
(a)2つの領域を有し,状態変数x1に対応する連続時間カオス発振器の出力波形v1から、夫々qtop、qbottomおよびqmiddle 閾値に対応するvtop、vbottom、およびvmiddle閾値を使用して、領域バイナリ列S(top)iとS(bottom)iを発生させるための3つのv1コンパレータ、
(b)dx2...n/dt>0またはdx2…n/dt<0で、x2…n(t)においてt=0で表示される、x1とは別の状態変数(x2、x3、…またはxn)に対応する別の出力波形(v2、v3、…またはvn)への状態遷移の時に得られるx1に対応するv1のポアンカレ断面から、領域バイナリ列S(top)iとS(bottom)iをサンプリングするための前記3つのv1コンパレータの出力へ接続される2つのDフリップ−フロップ(Dフリップ−フロップ)と前記3つのv1コンパレータとは別のv2…nコンパレータ、
(c)夫々、状態変数の中央値の上部と下部のサンプルの分布に適用される閾値qtopとqbottomに対応する閾値vtopとvbottomを発生させ、及び補償するための、前記2つのDフリップ−フロップの各出力へ接続される2つのモノビットテストブロック(モノビットテスト)とXORゲートの出力へ接続される2つのDA変換器(DAC)、
(d)x1に対応するv1のサンプリング周波数を補償するための前記XORの出力へ接続されるランテストブロック(ランテスト)と外部の周期的パルス信号vp(t)が接続されるプリスケーラブロック(プリスケーラ)、及び
(e)領域バイナリ列S(top)iとS(bottom)iを使用して、前記領域バイナリ列に含まれるビットの偏りを除去し、ランダムバイナリデータS(xor)iを発生させるための前記2つのDフリップ−フロップの出力へ接続される排他的論理和(XOR)ゲート。 - (自律/非自律)連続時間カオス発振器に基づく状態変数に属するサンプルの分布に応じて、前記2つの領域において非可逆ランダムバイナリビットを発生させることに依存する、前記カオス発振器の出力波形に基づくランダムビット発生器からなる装置であって、以下の(a)〜(e)から構成される装置:
(a)2つの領域を有し、状態変数x1に対応する非自律カオス発振器の出力波形v1から、vtop、vbottom、およびvmiddle閾値を使用して、領域バイナリ列S(top)iとS(bottom)iを発生させるための3つのv1コンパレータ、
(b)前記非自律カオス発振器を駆動するために使用される周期的パルス信号(vp(t))発生器;状態変数x1、x2…またはxnを発生させるために適切なt0を調節するための遅延ブロック(DELAY);および領域バイナリ列S(top)iとS(bottom)iをサンプリングするためのv1コンパレータの出力へ接続される2つのDフリップ−フロップ(Dフリップ−フロップ)、
(c)夫々、状態変数の中央値の上部と下部のサンプルの分布に適用される閾値qtopとqbottomに対応する閾値vtopとvbottomを発生させ、及び補償するための前記2つのDフリップ−フロップの各出力へ接続される2つのモノビットテストブロック(モノビットテスト)と前記2つのモノビットテストブロックの各出力へ接続される2つのDA変換器(DAC)、
(d)x1に対応するv1のサンプリング周波数を補償するためのXORの出力へ接続されるランテストブロックと外部の周期的パルス信号vp(t)が接続されるプリスケーラブロック(プリスケーラ)、
(e)領域バイナリ列S(top)iとS(bottom)iを使用して、前記領域バイナリ列に含まれるビットの偏りを除去し、ランダムバイナリデータS(xor)iを発生させるための前記2つのDフリップ−フロップの出力へ接続される排他的論理和(XOR)ゲート。 - 前記モノビットテストは、FIPS−140−1、FIPS−140−2またはNIST800−22の統計的テスト一式のいずれかを備える、請求項6〜8に記載される装置。
- 前記ランテストは、FIPS−140−1、FIPS−140−2またはNIST800−22の統計的テスト一式のいずれかを備える、請求項6〜8に記載される装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/TR2006/000035 WO2008016337A1 (en) | 2006-08-03 | 2006-08-03 | Random numbers generation using continous-time chaos |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009545769A JP2009545769A (ja) | 2009-12-24 |
JP2009545769A5 JP2009545769A5 (ja) | 2016-06-23 |
JP5988069B2 true JP5988069B2 (ja) | 2016-09-07 |
Family
ID=37932070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009522741A Active JP5988069B2 (ja) | 2006-08-03 | 2006-08-03 | 連続時間カオスを使用した乱数の発生 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8738675B2 (ja) |
EP (1) | EP2047361B1 (ja) |
JP (1) | JP5988069B2 (ja) |
ES (1) | ES2590280T3 (ja) |
IL (1) | IL196665A0 (ja) |
WO (1) | WO2008016337A1 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8019802B2 (en) * | 2005-08-24 | 2011-09-13 | Qualcomm Incorporated | Cryptographically secure pseudo-random number generator |
US7904494B2 (en) * | 2006-12-08 | 2011-03-08 | International Business Machines Corporation | Random number generator with random sampling |
US7795983B1 (en) | 2006-12-26 | 2010-09-14 | Hrl Laboratories, Llc | Chaotic signal enabled low probability intercept communication |
DE102007025780A1 (de) * | 2007-05-22 | 2008-11-27 | Atmel Germany Gmbh | Vorrichtung und Verfahren zur Erzeugung einer Zufallszahl |
JP5341690B2 (ja) * | 2009-09-14 | 2013-11-13 | 株式会社日立製作所 | 物理乱数生成装置 |
US8750504B1 (en) | 2011-07-07 | 2014-06-10 | Cape Light Institute Incorporated | Method of providing a portable true random number generator based on the microstructure and noise found in digital images |
US8379848B2 (en) * | 2011-07-07 | 2013-02-19 | Cape Light Institute, Inc. | Method of providing a portable true random number generator based on the microstructure and noise found in digital images |
US8542071B2 (en) | 2011-10-25 | 2013-09-24 | Hewlett-Packard Development Company, L.P. | Chaotic oscillator-based random number generation |
KR101721176B1 (ko) * | 2012-10-24 | 2017-03-29 | 에스케이 텔레콤주식회사 | 난수 생성시 신호원에 의한 편향을 제거하는 방법 및 장치 |
US20140197865A1 (en) * | 2013-01-11 | 2014-07-17 | International Business Machines Corporation | On-chip randomness generation |
US9524619B2 (en) | 2014-02-05 | 2016-12-20 | Z4 Poker, LLC | Systems and methods for playing a wagering game |
KR101557761B1 (ko) * | 2014-02-12 | 2015-10-06 | 한국전자통신연구원 | 실난수 발생기의 출력 수열 안정화 장치 및 방법 |
CN105281887B (zh) * | 2014-06-20 | 2018-05-08 | 马英杰 | 2~14个涡卷混沌吸引子系统及电路 |
CN105681019B (zh) * | 2014-12-03 | 2018-10-12 | 刘志伟 | 基于忆阻器的含x方的Chen型超混沌系统的构建方法 |
CN105159653B (zh) * | 2015-08-18 | 2018-03-20 | 珠海市一微半导体有限公司 | 随机数后处理电路及方法 |
CN106100820B (zh) * | 2016-06-06 | 2019-04-16 | 南京信息工程大学 | 幅频可调混沌信号发生器 |
US9891889B2 (en) * | 2016-06-30 | 2018-02-13 | International Business Machines Corporation | Injecting CPU time jitter to improve entropy quality for random number generator |
US10508785B2 (en) * | 2017-06-30 | 2019-12-17 | Hni Technologies Inc. | Light system for fireplace including chaos circuit |
FR3072481B1 (fr) * | 2017-10-12 | 2019-11-08 | Stmicroelectronics | Dispositif de generation d'un signal aleatoire |
CN107566109B (zh) * | 2017-10-16 | 2023-06-13 | 中船第九设计研究院工程有限公司 | 一种三维混沌电路 |
CN110519210A (zh) * | 2018-05-22 | 2019-11-29 | 中国科学院苏州纳米技术与纳米仿生研究所 | 密钥分发方法及终端设备 |
CN109039601B (zh) * | 2018-07-18 | 2021-03-19 | 电子科技大学 | 一种基于后处理的混沌安全密钥分发方法及系统 |
CN110308892B (zh) * | 2019-07-01 | 2023-08-22 | 湖南国科微电子股份有限公司 | 一种基于查表法的游程测试方法 |
CN111835498B (zh) * | 2020-06-24 | 2024-03-29 | 佛山科学技术学院 | 一种多翅膀混沌信号发生器和加密系统 |
US12086570B2 (en) * | 2021-03-23 | 2024-09-10 | United States Of America, As Represented By The Secretary Of The Army | Actively stabilized random number generator |
CN113873094B (zh) * | 2021-09-24 | 2023-05-23 | 电子科技大学 | 一种混沌压缩感知图像加密方法 |
CN114510895B (zh) * | 2022-01-24 | 2024-09-24 | 北京大学 | 一种蒙特卡洛仿真的闪烁噪声统计方法 |
CN116563673B (zh) * | 2023-07-10 | 2023-12-12 | 浙江华诺康科技有限公司 | 烟雾训练数据生成方法、装置和计算机设备 |
CN117539429B (zh) * | 2023-11-21 | 2024-07-12 | 海光信息技术(苏州)有限公司 | 真随机数发生器、芯片及电子器件 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3790768A (en) * | 1972-09-28 | 1974-02-05 | Prayfel Inc | Random number generator |
JP2961898B2 (ja) * | 1990-12-22 | 1999-10-12 | ソニー株式会社 | カオス発生装置 |
US6218973B1 (en) * | 1999-03-05 | 2001-04-17 | Motorola, Inc. | Binary random number generator |
JP3447976B2 (ja) * | 1999-03-26 | 2003-09-16 | システム工学株式会社 | 故障判断機能を備えた乱数生成装置 |
GB2353155A (en) * | 1999-08-05 | 2001-02-14 | Mitsubishi Electric Inf Tech | A random binary signal generator with a narrowed autocorrelation function |
JP2001156773A (ja) * | 1999-11-25 | 2001-06-08 | Nippon Telegr & Teleph Corp <Ntt> | 暗号方法及び復号方法及び暗号システム及び暗号装置及び復号装置及び暗号プログラムを格納した記憶媒体及び復号プログラムを格納した記憶媒体 |
JP3502065B2 (ja) * | 2001-04-24 | 2004-03-02 | 株式会社三技協 | 乱数発生装置 |
WO2004077669A1 (ja) * | 2003-02-28 | 2004-09-10 | Matsushita Electric Industrial Co., Ltd. | 確率的パルス発生器と差分絶対値演算器及びこれを用いたマンハッタン距離演算装置 |
-
2006
- 2006-08-03 EP EP06836004.9A patent/EP2047361B1/en active Active
- 2006-08-03 JP JP2009522741A patent/JP5988069B2/ja active Active
- 2006-08-03 US US12/375,017 patent/US8738675B2/en active Active
- 2006-08-03 ES ES06836004.9T patent/ES2590280T3/es active Active
- 2006-08-03 WO PCT/TR2006/000035 patent/WO2008016337A1/en active Application Filing
-
2009
- 2009-01-22 IL IL196665A patent/IL196665A0/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
ES2590280T3 (es) | 2016-11-21 |
EP2047361B1 (en) | 2016-06-08 |
WO2008016337A1 (en) | 2008-02-07 |
IL196665A0 (en) | 2009-11-18 |
US8738675B2 (en) | 2014-05-27 |
EP2047361A1 (en) | 2009-04-15 |
US20100005128A1 (en) | 2010-01-07 |
JP2009545769A (ja) | 2009-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5988069B2 (ja) | 連続時間カオスを使用した乱数の発生 | |
JP2009545769A5 (ja) | ||
EP2176739B1 (en) | Method and hardware for generating random numbers using dual oscillator architecture and continuous-time chaos | |
Ergün et al. | Truly random number generators based on a non-autonomous chaotic oscillator | |
Liu et al. | Delay-introducing method to improve the dynamical degradation of a digital chaotic map | |
Ergün et al. | Truly random number generators based on non‐autonomous continuous‐time chaos | |
Güler et al. | A high speed, fully digital IC random number generator | |
Ergün et al. | IC truly random number generators based on regular & chaotic sampling of chaotic waveforms | |
Bharat Meitei et al. | FPGA implementation of true random number generator architecture using all digital phase-locked loop | |
Ergun et al. | A chaos-modulated dual oscillator-based truly random number generator | |
Shanta et al. | Design of a lightweight reconfigurable prng using three transistor chaotic map | |
Ergün | Regional random number generator from a cross-coupled chaotic oscillator | |
EP1513061B1 (en) | Apparatus for providing a jittered clock signal and for providing random bits | |
Choi et al. | Fast compact true random number generator based on multiple sampling | |
Ergün | Security analysis of a chaos-based random number generator for applications in cryptography | |
Tsoi et al. | High performance physical random number generator | |
Yang et al. | A 200Mbps random number generator with jitter-amplified oscillator | |
Soorat et al. | Hardware Random number Generator for cryptography | |
RU2440602C2 (ru) | Генерация случайных чисел с использованием хаоса с непрерывным временем | |
Ergun et al. | Truly random number generators based on a double-scroll attractor | |
Kumar et al. | Design of Energy Efficient True Random Number Generator using MUX-Metastable Approach | |
Bucci et al. | A high speed truly IC random number source for smart card microcontrollers | |
Ergün et al. | A truly random number generator based on a continuous-time chaotic oscillator for applications in cryptography | |
Ergün | A high-speed truly random number generator based on an autonomous chaotic oscillator | |
Ergün et al. | Random number generation using dual oscillator architecture and discrete-time chaos |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120313 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120321 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120413 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120420 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120511 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120613 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130110 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130307 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20130329 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130729 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130812 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130920 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131021 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131021 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131024 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150406 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150430 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150608 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150703 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160113 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160212 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160311 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20160413 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160727 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5988069 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |