JP3600592B2

JP3600592B2 - 乱数発生装置

Info

Publication number: JP3600592B2
Application number: JP2002097047A
Authority: JP
Inventors: 建内田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2002-03-29
Filing date: 2002-03-29
Publication date: 2004-12-15
Anticipated expiration: 2022-03-29
Also published as: JP2003296101A

Description

【０００１】
【発明の属する技術分野】
本発明は、乱数発生装置に関する。
【０００２】
【従来の技術】
インターネットなど情報通信ネットワークが整備されてきており銀行決済などの商取引も情報通信ネットワーク上で行われるようになってきている。これにともなってセキュリティに対する要求が増大してきており、さまざまな暗号システムが開発されている。
【０００３】
このような暗号システムにおいては質のよい乱数を発生させることがセキュリティを高くするためには必要である。ここで乱数の質とは乱数に周期性がないこと、乱数を予測することが不可能であることなどが挙げられる。
【０００４】
従来、乱数は、シフトレジスターなどの計算ソフトなどを用いて発生させていた。しかしながらこれは擬似乱数であり、どうしても数が多くなると、周期性が現れてしまいセキュリティの低下を招いていた。
【０００５】
このため質がよい真性の乱数を発生させるために、熱雑音などの物理現象に基づく物理乱数を用いる方法が考えられている。このような物理現象に基づく物理乱数は原理上真性の乱数といえるものであり、究極の乱数発生方法といえる。
【０００６】
このひとつとしてダイオードの熱雑音の信号を増幅することによって乱数を発生させる装置が提案されている。この装置ではダイオードの極めて小さい熱雑音の信号を様々な増幅装置によって増幅させているので、質の高い一様な乱数列を発生させるためには回路規模が大きくならざるを得なかった。
【０００７】
【発明が解決しようとする課題】
上述したように、これまで真性乱数を生成する方法として、物理的な白色雑音、例えば高抵抗体が示す熱雑音を増幅する方法が提案されている。しかし、熱雑音の信号レベルが低いため、これをデジタル乱数にするためには、高いゲインを有する増幅器を利用する必要があり、そのため回路のサイズが大きく、また回路の消費電力も大きくなるという問題があった。
【０００８】
本発明は、上記問題に鑑みてなされたもので、回路のサイズが小さく、消費電力も小さい、物理的な雑音を乱数の種として利用する乱数発生装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明は、雑音を発生する雑音発生手段と、前記雑音発生手段に接続された第１のスイッチ素子と、前記第１のスイッチ素子に接続された容量と、前記容量に入力が接続された第１の反転増幅器と、前記第１の反転増幅器の出力に入力が接続された第２の反転増幅器と、前記第１の反転増幅器の入力及び出力間に接続された第２のスイッチ素子と、前記第２の増幅器の出力及び前記第１の増幅器の入力間に接続された第３のスイッチ素子とを具備することを特徴とする乱数発生装置。
【００１０】
このとき、前記第１のスイッチ素子、前記第２のスイッチ素子及び前記第３のスイッチ素子を非導通状態にする第１の状態と、前記第１のスイッチ素子及び前記第３のスイッチ素子を非導通状態にし前記第２のスイッチ素子を導通状態にする第２の状態と、前記第１のスイッチ素子、前記第２のスイッチ素子及び前記第３のスイッチ素子を非導通状態にする第３の状態と、前記第１のスイッチ素子を導通状態にし前記第２のスイッチ素子及び前記第３のスイッチ素子を非導通状態にする第４の状態と、前記第１のスイッチ素子及び前記第２のスイッチ素子を非導通状態にし前記第３のスイッチ素子を導通状態にする第５の状態とを連続して行うことが好ましい。
【００１２】
前記第４の状態は準安定状態であり、前記第５の状態は安定状態である。
【００１３】
このように微小な白色雑音を増幅する手段としては、反転増幅器を２段に接続し、さらに正帰還をかけた増幅器を利用することができる。
【００１４】
また、反転増幅器に正帰還をかける前に、初段の増幅器に負帰還をかけ、準安定状態で強制的に安定させる。負帰還を切った後、雑音を入力し、ここで始めて正帰還をかける。雑音信号が負帰還を切る直前の信号よりも小さくなれば出力は“０”となり、雑音信号が負帰還を切る直前よりも大きくなれば出力は“１”となる。結果として雑音に応じた良質の“０”、“１”のデジタル乱数が得られる。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態について、図面を用いて説明する。なお、本発明は以下に挙げる実施形態に限定されるものではなく、種々工夫して用いることができる。
【００１６】
（実施形態１）
図１は、本発明の実施形態１にかかる乱数発生装置の回路図である。
【００１７】
図１に示すように、この乱数発生装置は、例えば高抵抗のような雑音を発生する素子１と、この雑音を発生する素子１に第１のスイッチ素子２が接続されている。
【００１８】
この第１のスイッチング素子２には容量３が接続されている。容量３には、第１の反転増幅器４の入力が接続されている。第１の反転増幅器４の出力は、第２の反転増幅器５の入力が接続されている。第１の反転増幅器４の出力と第１の反転増幅器４の入力は、第２のスイッチ素子６で接続されている。第２の増幅器５の出力と第１の増幅器４の入力は、第３のスイッチ素子７で接続されている。
【００１９】
第１のスイッチ素子２、第２のスイッチ素子６及び第３のスイッチ素子７は、例えばＣＭＯＳのパス・ゲートで形成することができる。第１の反転増幅器４及び第２の反転増幅器５は、例えばＣＭＯＳインバータで形成することができる。
【００２０】
図２に、この乱数発生装置の動作を制御するクロック信号の波形を示す。
【００２１】
波形Φ１は、第１のスイッチ素子２を制御するクロック信号、波形Φ２は、第２のスイッチ素子６を制御するクロック信号、波形Φ３は、第３のスイッチ素子７を制御するクロック信号である。
【００２２】
第１のスイッチ素子２、第２のスイッチ素子６及び第３のスイッチ素子７において、“ｈｉｇｈ”レベルの信号が入力されている時に、対応するＣＭＯＳパス・ゲートが導通状態となり、“ｌｏｗ”レベルの信号が入力されている時に対応するＣＭＯＳパス・ゲートが非導通状態になる。
【００２３】
図３に、第１の反転増幅器４及び第２の反転増幅器５におけるＣＭＯＳインバータの入力電圧と出力電圧の関係を示す。
【００２４】
また、以下図２に示すクロック信号Φ１、Φ２、Φ３に基づいて、図１の回路動作について説明する。
【００２５】
図２中１で示す第１の状態として、クロック信号Φ１、Φ２及びΦ３は“ｌｏｗ”レベルである。
【００２６】
次に、図２中２で示す第２の状態として、クロック信号Φ２を“ｈｉｇｈ”レベルにすることで、φ２で制御されている第２のスイッチ素子６のＣＭＯＳパス・ゲートを導通状態にする。この時、第１の反転増幅器４のＣＭＯＳインバータは、入力と出力が短絡された状態になる。
【００２７】
このとき第１の反転増幅器４のＣＭＯＳインバータにおける入力電圧と出力電圧は、図４中破線で示されているような、入力電圧と出力電圧が等しい状態となる。
【００２８】
一方、ＣＭＯＳインバータの本来の特性は図４中実線で示されるような特性である。そのため、クロック信号Φ２で制御されている第２のスイッチ素子６のＣＭＯＳパス・ゲートが導通状態であるときには、図４の破線と実線の両方が満たされる状態、すなわち、図４中●で示される電圧に落ち着くことになる。
【００２９】
次に、図２中３で示す第３の状態として、クロック信号Φ２で制御されている第２のスイッチ素子６のＣＭＯＳパス・ゲートを非導通状態にする。
【００３０】
しかる後に、図２中４で示す第４の状態として、クロック信号Φ３で制御されている第３のスイッチ信号７のＣＭＯＳパス・ゲートを導通状態にする。
【００３１】
このとき図５に示すように、こうすることで実線に示すような第１のＣＭＯＳインバータの特性と、図５に破線で示すような第２のＣＭＯＳインバータの特性両方を満足する状態、すなわち図５中の○で示される電圧に落ち着く準安定状態になる。ここで図５中●で示す状態は安定状態である。
【００３２】
図５中●で示す状態は外部からのノイズに対して強い、すなわち、外部からのノイズが本来の信号に重畳されても、ＣＭＯＳインバータの電圧は●の位置に安定に存在する。ところが、○で示す状態は外部からのノイズに対して弱い、準安定の状態であり、次の状態で外部からのノイズにより、○の状態から２つの●の状態のどちらかに落ち着くことになる。
【００３３】
次に、図２中５で示す、クロック信号Φ１をＨｉｇＨにして第１のスイッチ素子２のＣＭＯＳパス・ゲートを導通状態にし、ノイズ源１のノイズ信号を準安定状態の回路に重畳すると、ノイズ信号が０Ｖより高いか、低いかに応じて、図５で示される２つの●の状態のうち、どちらか一方に落ち着く、すなわち、ノイズ源の信号が２つの●のどちらかにデジタル化される。
【００３４】
この第１の状態乃至第５の状態を繰り返すことにより、ノイズ源１のノイズ信号に由来するランダムなデジタル信号、すなわち２値化された乱数を得ることが可能となる。
【００３５】
このように本実施形態による乱数発生装置は、ＣＭＯＳインバータの増幅機能を繰り替えし使うことを可能とし、増幅回路の大きさを１／１０程度にまで小さくすることを可能とする。
【００３６】
（実施形態２）
図６は、本発明の実施形態２にかかる乱数発生装置の回路図であり、フリップ・フロップ回路を用いたものである。
【００３７】
図６に示すように、この乱数発生装置は、ノイズ源１、例えば高抵抗の一端が設置されており他端は第２のスイッチ素子１７に接続されている。第２のスイッチ素子は容量３に接続されている。また、第１のスイッチ素子１６の一旦は接地されている。第１のスイッチ素子１６の他端及び容量３は、フリップ・フロップ１５の入力と接続されている。フリップ・フロップ１５の入力の一つは接地されている。
【００３８】
フリップ・フロップ１５は、２つの入力が両方とも０の時、出力は不定となり、ある時間間隔の経過後に、出力が０か１のどちらかになる。ところが、２つの入力レベルが均一でなければ、そのずれに応じて０が出やすくも１が出やすくもなる。
【００３９】
そこで、はじめにクロック信号Φ１で制御された第１のスイッチ素子１６のＣＭＯＳパス・ゲートを導通状態にし、フリップ・フロップの入力が両方とも０、０の不定状態にする。
【００４０】
しかる後に、クロック信号Φ１で制御された第１のスイッチ素子１６のＣＭＯＳパス・ゲートを非導通状態にし、さらにクロック信号Φ２で制御された第２のスイッチ素子１７のＣＭＯＳパス・ゲートを導通状態にする。すると、ノイズ源１、例えば高抵抗素子からのノイズ信号に応じて、フリップ・フロップ１５の出力Ｑが０か１になる。
【００４１】
結果として、ノイズ源の信号に応じたデジタル出力を得ることが可能となる。
【００４２】
【発明の効果】
回路のサイズが小さく、消費電力も小さい、物理的な雑音を乱数の種として利用する乱数発生装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１にかかる乱数発生装置の回路図。
【図２】本発明の反転増幅器の特性図。
【図３】本発明の反転増幅器の特性図。
【図４】本発明の反転増幅器の特性図。
【図５】本発明の反転増幅器の特性図。
【図６】本発明の実施形態２にかかる乱数発生装置の回路図。
【符号の説明】
１・・・ノイズ原
２・・・第１のスイッチ素子
３・・・容量
４・・・第１の反転増幅器
５・・・第２の反転増幅器
６・・・第２のスイッチ素子
７・・・第３のスイッチ素子

Claims

雑音を発生する雑音発生手段と、
前記雑音発生手段に接続された第１のスイッチ素子と、
前記第１のスイッチ素子に接続された容量と、
前記容量に入力が接続された第１の反転増幅器と、
前記第１の反転増幅器の出力に入力が接続された第２の反転増幅器と、
前記第１の反転増幅器の入力及び出力間に接続された第２のスイッチ素子と、
前記第２の増幅器の出力及び前記第１の増幅器の入力間に接続された第３のスイッチ素子とを具備することを特徴とする乱数発生装置。
前記第１のスイッチ素子、前記第２のスイッチ素子及び前記第３のスイッチ素子を非導通状態にする第１の状態と、
前記第１のスイッチ素子及び前記第３のスイッチ素子を非導通状態にし前記第２のスイッチ素子を導通状態にする第２の状態と、
前記第１のスイッチ素子、前記第２のスイッチ素子及び前記第３のスイッチ素子を非導通状態にする第３の状態と、
前記第１のスイッチ素子を導通状態にし前記第２のスイッチ素子及び前記第３のスイッチ素子を非導通状態にする第４の状態と、
前記第１のスイッチ素子及び前記第２のスイッチ素子を非導通状態にし前記第３のスイッチ素子を導通状態にする第５の状態とを連続して行うことを特徴とする請求項１記載の乱数発生装置。