JP2004118651A - 乱数発生方法及び乱数発生装置 - Google Patents
乱数発生方法及び乱数発生装置 Download PDFInfo
- Publication number
- JP2004118651A JP2004118651A JP2002282842A JP2002282842A JP2004118651A JP 2004118651 A JP2004118651 A JP 2004118651A JP 2002282842 A JP2002282842 A JP 2002282842A JP 2002282842 A JP2002282842 A JP 2002282842A JP 2004118651 A JP2004118651 A JP 2004118651A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- random number
- bistable multivibrator
- circuit
- multivibrator circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/588—Random number generators, i.e. based on natural stochastic processes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
Abstract
【課題】廉価かつ簡易な構成の装置を用いて、より無秩序な乱数を発生させる新規な方法、並びに前記方法に適用する装置を提供する。
【解決手段】双安定性マルチバイブレータ回路に対して所定の駆動電圧を“入力”側から印加して駆動させる。このとき、トランジスタのオンオフ状態は、前記双安定性マルチバイブレータ回路内の雑音に依存してランダムに発生するようになるので、前記トランジスタの導通状態（オン状態）及び遮断状態（オフ状態）に対応させて、数字の“０”及び“１”をそれぞれ対応させることにより、２進数的な乱数を発生させる。
【選択図】 図１
【解決手段】双安定性マルチバイブレータ回路に対して所定の駆動電圧を“入力”側から印加して駆動させる。このとき、トランジスタのオンオフ状態は、前記双安定性マルチバイブレータ回路内の雑音に依存してランダムに発生するようになるので、前記トランジスタの導通状態（オン状態）及び遮断状態（オフ状態）に対応させて、数字の“０”及び“１”をそれぞれ対応させることにより、２進数的な乱数を発生させる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、暗号作製技術などの情報産業分野、特に将来の量子コンピュータなどの分野において好適に用いることのできる乱数発生方法及び乱数発生装置に関する。
【０００２】
【従来の技術】
完全に無秩序であり、かつ全体としては出現頻度が等しくなる乱数は、社会現象や物理現象の数値シュミレーションなどに広く利用されている。また、乱数は暗号技術としても重要な役割を果たしており、情報の保護の分野でもその需要が高い。現在、乱数の発生方法として種々の方法が開発されているが、そのほとんどはアルゴリズムによるソフト的な疑似乱数の生成である。
【０００３】
アルゴリズムによる乱数生成は、ある程度の信頼性を有し、高速に乱数生成を行なうことができるという点から広く利用されている。しかしながら、コンピュータは有限の情報しかとらないために、生成された乱数は周期性を持つことが確認されている。そのため、正確な解や十分なセキュリティが得られない場合があり、より無秩序な乱数発生方法の確立が望まれている。
【０００４】
近年、ハードウエアの発展に伴う処理速度の向上と信頼性の向上から、物理的な乱数の生成方法が開発されてきた。例えば、熱電子雑音や放射性物質の崩壊などの物理現象に基づいて生成された乱数は、予測不可能性の高い、理想的な乱数列であることが知られている。しかしながら、これらの方法では高価で大掛かりな装置を必要とすることが多い。
【０００５】
【発明が解決しようとする課題】
本発明は、廉価かつ簡易な構成の装置を用いて、より無秩序な乱数を発生させる新規な方法、並びに前記方法に適用する装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成すべく、本発明は、第１のトランジスタと第２のトランジスタとを具える双安定性マルチバイブレータ回路に対して駆動電圧を印加することにより、前記第１のトランジスタ又は前記第２のトランジスタをランダムにオンオフさせ、前記第１のトランジスタ又は前記第２のトランジスタのオンオフ状態に対応させて０又は１の数字を割り当て、２進数的な乱数を発生させるようにしたことを特徴とする、乱数発生方法に関する。
【０００７】
また、本発明は、双安定性マルチバイブレータ回路を具えることを特徴とする、乱数発生装置に関する。
【０００８】
双安定性マルチバイブレータ回路は、一般に個別部品回路の状態であっても集積回路の状態であっても、前記回路を構成する２個のトランジスタの正帰還結合によって構成されている。前記双安定性マルチバイブレータにおいては、駆動電圧を印加した瞬間に、前記２個のトランジスタの一方が導通し、他方は遮断状態となる。したがって、前記２個のトランジスタの特性及び回路部品の特性が完全に一致して、理想的な双安定性マルチバイブレータ回路を構成している場合は、前記２個のトランジスタのどちらが導通するかを予測することは不可能になり、前記双安定性マルチバイブレータ回路内に存在する雑音に依存して決定される。
【０００９】
したがって、前記２個のトランジスタの一方の導通状態を検出し、例えば導通状態の場合に数字の“０”を対応させ、遮断状態の場合に数字の“１”を対応させるようにすれば、前記トランジスタのオンオフは前記双安定性マルチバイブレータ回路内に存在する雑音によりランダムとなるから、２進数的な乱数を発生させることができるようになる。
【００１０】
なお、前記トランジスタのオンオフ状態は、そのコレクタ電圧を計測することによって簡易に検出することができる。
【００１１】
また、上述したような理想的な双安定性マルチバイブレータ回路を構成することができない場合においては、前記トランジスタのオンオフを完全にランダム化することは困難になり、一般には導通状態又は遮断状態のどちらかの状態に偏ることになる。したがって、このような場合においては、上述したような２進数的な乱数を発生させることが困難になる。
【００１２】
このような場合においては、前記双安定性マルチバイブレータ回路内の回路部品の特性値を調節し、前記トランジスタのオンオフ状態が前記回路内の雑音に依存してランダムとなるように制御することが好ましい。特には、ある一定期間内でのオンオフ状態が同じ確率でランダムに生じるようにすることが好ましい。これによって、前記期間内での“０”及び“１”の生起確率が０．５となり、２進数的な乱数を発生させることができるようになる。
【００１３】
【発明の実施の形態】
以下、本発明を発明の実施の形態に基づいて詳細に説明する。
図１は、本発明の乱数発生装置に含まれる双安定性マルチバイブレータ回路の一例を示す回路図である。図１に示す回路においては、トランジスタＴ１及びＴ２、コレクタ抵抗Ｒ１及びＲ２、帰還抵抗Ｒ３及びＲ４、並びにバイアス抵抗Ｒ７、Ｒ８、Ｒ９及びＲ１１が基本的な回路部品であり、コンデンサＣ１及びＣ２、抵抗Ｒ５及びＲ６、並びにダイオードＤ１〜Ｄ４は波形成形の目的で付加されているものであり、付属的な回路部品である。
【００１４】
双安定性マルチバイブレータ回路として機能させるべく、トランジスタＴ１及びＴ２は、同一の特性を有するトランジスタから構成する。また、コレクタ抵抗Ｒ１及びＲ２の抵抗値、帰還抵抗Ｒ３及びＲ４の抵抗値、並びにコンデンサＣ１及びＣ２のキャパシタは、それぞれ同一となるように設定する。なお、抵抗値Ｒ５及びＲ６、並びにダイオードＤ１〜Ｄ４の特性は必ずしも同一とすることは要求されない。但し、一般的にはこれらの回路部品の特性についても同一に設定する。
【００１５】
図１に示す双安定性マルチバイブレータ回路に対して所定の駆動電圧を“入力”側から印加すると、トランジスタＴ１又はＴ２のどちらか一方が導通状態となり、他方が遮断状態となる。このとき、トランジスタＴ１及びＴ２の特性、コレクタ抵抗Ｒ１及びＲ２の抵抗値、帰還抵抗Ｒ３及びＲ４の抵抗値、コンデンサＣ１及びＣ２のキャパシタ、並びにバイアス抵抗Ｒ８及びＲ９＋Ｒ１１の抵抗値が完全に一致していれば、トランジスタＴ１及びＴ２のオンオフ状態は予測することができず、これらトランジスタのオンオフ状態は双安定性マルチバイブレータ回路内に存在する雑音に依存して決定される。
【００１６】
したがって、トランジスタＴ１がオンとなって導通状態の時に数字の“０”を対応させ、トランジスタＴ１がオフとなって遮断状態の時に数字の“１”を対応させるようにする。前述したように、トランジスタＴ１のオンオフ状態は前記双安定性マルチバイブレータ回路内に存在する雑音に依存するので、“０”及び“１”の数字がランダムに生成され、２進数的な乱数を発生させることができるようになる。
【００１７】
トランジスタＴ１のオンオフ状態は、例えばトランジスタＴ１のコレクタ電圧を“出力”側を通じて計測するようにすれば簡易に検出することができる。
【００１８】
しかしながら、上述したような理想的な双安定性マルチバイブレータ回路は、トランジスタＴ１及びＴ２などの特性を一致するようにした場合においても実現することが困難であり、一般的にはトランジスタＴ１及びＴ２はオン状態又はオフ状態に傾動する傾向がある。したがって、乱数発生のためのコレクタ電圧を検出すべきトランジスタＴ１は、導通状態又は遮断状態である場合が遮断状態又は導通状態にある場合よりも多くなり、“０”又は“１”の数字が生起される確率が“１”又は“０”の数字が生起される確率よりも多くなる。その結果、２進数的な乱数を発生させることができなくなる。
【００１９】
このような場合において、双安定性マルチバイブレータ回路内の回路部品の特性を調節することにより、ある一定の期間内において、トランジスタＴ１及びＴ２のオンオフ状態が等確率（０．５）で出現するようにする。この場合においては、上述したように、双安定性マルチバイブレータ回路の雑音に依存して、トランジスタＴ１は、導通状態及び遮断状態をランダムに採るようになるので、これらの状態に“０”及び“１”の数字を割り当てることにより、“０”及び“１”の生起確率は０．５となり、２進数的な乱数を発生できるようになる。
【００２０】
図１においては、例えば可変抵抗であるバイアス抵抗Ｒ１１の抵抗値を制御することによって、トランジスタＴ１及びＴ２のオンオフ状態を等確率で出現させることができる。
【００２１】
図２は、図１に示す双安定性マルチバイブレータ回路に印加すべき駆動電圧を発生させるための、電源制御回路の一例を示す回路図である。図２に示す電源制御回路は、その出力側を図１に示す双安定性マルチバイブレータ回路の入力側に直列に接続する。
【００２２】
図２に示す電源制御回路は、電源より所定のバイアス電流が導入されるとともに、所定の矩形波がコンデンサＣ３及びＣ４を介して導入され、トランジスタＴ３をスイッチング動作させることによって、トランジスタＴ３のコレクタ側に双安定性マルチバイブレータ回路に対する駆動電圧を発生させ、出力する。なお、コンデンサＣ３及びＣ４の代わりに単一の無極性コンデンサを用いることもできる。
【００２３】
図３は、図１に示す双安定性マルチバイブレータ回路のトランジスタＴ１のコレクタ電圧を出力し、計測するために用いるバッファ回路の一例を示す回路図である。図３に示すバッファ回路は、その入力を図１に示す双安定性マルチバイブレータ回路におけるトランジスタＴ１のコレクタ側に設けられた出力と接続する。そして、バッファ回路の出力側から計測したコレクタ電圧値を外部に取り出し、所定の演算処理などに供する。
【００２４】
このようなバッファ回路を設けることにより、双安定性マルチバイブレータ回路に影響を与えることなく、トランジスタＴ１のコレクタ電圧値を計測することができるようになる。したがって、２進数的な乱数を安定的に発生させることができるようになる。
【００２５】
図４及び図５は、図１〜図３から構成される乱数発生装置を用いて乱数発生の実験を行なった際の実験結果を２次元的に表示したものである。図４は５０００個の乱数を表し、図５は１００００個の乱数を表している。図４及び図５には格子縞などが発生することなく、点状の分布が見られるのみで、２進数的な乱数が生起されていることが分かる。
【００２６】
以上、具体例を挙げながら発明の実施の形態に基づいて本発明を詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいて、あらゆる変形や変更が可能である。
【００２７】
例えば、図１に示す回路図において、入力端子及びアース間に適当なキャパシタを適当な値に設定したコンデンサＣ１１（０．００１μＦ）、Ｃ１２（０．１μＦ）及びＣ１３（１μＦ）を並列に接続することにより、動作の安定性を向上させることができる。また、上記においてはトランジスタＴ１のオンオフ状態に対応させて２進数的な乱数を発生させたが、トランジスタＴ１に代えてトランジスタＴ２を用いることもできる。
【００２８】
さらに、トランジスタＴ１及びＴ２のバランスを取る可変抵抗器Ｒ１１は、抵抗Ｒ９に対して直列に接続するのみならず、並列に接続することもできる。また、Ｒ１１に代えて他の可変抵抗を用い、これを図１に示す双安定性マルチバイブレータ回路の任意の抵抗に対して直列又は並列となるように接続するような構成を採ることもできる。
【００２９】
【発明の効果】
以上説明したように、本発明によれば、廉価かつ簡易な構成の装置を用いて、より無秩序な乱数を発生させる新規な方法、並びに前記方法に適用する装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の乱数発生装置に含まれる双安定性マルチバイブレータ回路の一例を示す回路図である。
【図２】双安定性マルチバイブレータ回路に印加すべき駆動電圧を発生させるための、電源制御回路の一例を示す回路図である。
【図３】双安定性マルチバイブレータ回路のトランジスタのコレクタ電圧を出力し、計測するために用いるバッファ回路の一例を示す回路図である。
【図４】本発明の方法及び装置を用いて生起した乱数の２次元度数分布図である。
【図５】本発明の方法及び装置を用いて生起した乱数の２次元度数分布図である。
【発明の属する技術分野】
本発明は、暗号作製技術などの情報産業分野、特に将来の量子コンピュータなどの分野において好適に用いることのできる乱数発生方法及び乱数発生装置に関する。
【０００２】
【従来の技術】
完全に無秩序であり、かつ全体としては出現頻度が等しくなる乱数は、社会現象や物理現象の数値シュミレーションなどに広く利用されている。また、乱数は暗号技術としても重要な役割を果たしており、情報の保護の分野でもその需要が高い。現在、乱数の発生方法として種々の方法が開発されているが、そのほとんどはアルゴリズムによるソフト的な疑似乱数の生成である。
【０００３】
アルゴリズムによる乱数生成は、ある程度の信頼性を有し、高速に乱数生成を行なうことができるという点から広く利用されている。しかしながら、コンピュータは有限の情報しかとらないために、生成された乱数は周期性を持つことが確認されている。そのため、正確な解や十分なセキュリティが得られない場合があり、より無秩序な乱数発生方法の確立が望まれている。
【０００４】
近年、ハードウエアの発展に伴う処理速度の向上と信頼性の向上から、物理的な乱数の生成方法が開発されてきた。例えば、熱電子雑音や放射性物質の崩壊などの物理現象に基づいて生成された乱数は、予測不可能性の高い、理想的な乱数列であることが知られている。しかしながら、これらの方法では高価で大掛かりな装置を必要とすることが多い。
【０００５】
【発明が解決しようとする課題】
本発明は、廉価かつ簡易な構成の装置を用いて、より無秩序な乱数を発生させる新規な方法、並びに前記方法に適用する装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成すべく、本発明は、第１のトランジスタと第２のトランジスタとを具える双安定性マルチバイブレータ回路に対して駆動電圧を印加することにより、前記第１のトランジスタ又は前記第２のトランジスタをランダムにオンオフさせ、前記第１のトランジスタ又は前記第２のトランジスタのオンオフ状態に対応させて０又は１の数字を割り当て、２進数的な乱数を発生させるようにしたことを特徴とする、乱数発生方法に関する。
【０００７】
また、本発明は、双安定性マルチバイブレータ回路を具えることを特徴とする、乱数発生装置に関する。
【０００８】
双安定性マルチバイブレータ回路は、一般に個別部品回路の状態であっても集積回路の状態であっても、前記回路を構成する２個のトランジスタの正帰還結合によって構成されている。前記双安定性マルチバイブレータにおいては、駆動電圧を印加した瞬間に、前記２個のトランジスタの一方が導通し、他方は遮断状態となる。したがって、前記２個のトランジスタの特性及び回路部品の特性が完全に一致して、理想的な双安定性マルチバイブレータ回路を構成している場合は、前記２個のトランジスタのどちらが導通するかを予測することは不可能になり、前記双安定性マルチバイブレータ回路内に存在する雑音に依存して決定される。
【０００９】
したがって、前記２個のトランジスタの一方の導通状態を検出し、例えば導通状態の場合に数字の“０”を対応させ、遮断状態の場合に数字の“１”を対応させるようにすれば、前記トランジスタのオンオフは前記双安定性マルチバイブレータ回路内に存在する雑音によりランダムとなるから、２進数的な乱数を発生させることができるようになる。
【００１０】
なお、前記トランジスタのオンオフ状態は、そのコレクタ電圧を計測することによって簡易に検出することができる。
【００１１】
また、上述したような理想的な双安定性マルチバイブレータ回路を構成することができない場合においては、前記トランジスタのオンオフを完全にランダム化することは困難になり、一般には導通状態又は遮断状態のどちらかの状態に偏ることになる。したがって、このような場合においては、上述したような２進数的な乱数を発生させることが困難になる。
【００１２】
このような場合においては、前記双安定性マルチバイブレータ回路内の回路部品の特性値を調節し、前記トランジスタのオンオフ状態が前記回路内の雑音に依存してランダムとなるように制御することが好ましい。特には、ある一定期間内でのオンオフ状態が同じ確率でランダムに生じるようにすることが好ましい。これによって、前記期間内での“０”及び“１”の生起確率が０．５となり、２進数的な乱数を発生させることができるようになる。
【００１３】
【発明の実施の形態】
以下、本発明を発明の実施の形態に基づいて詳細に説明する。
図１は、本発明の乱数発生装置に含まれる双安定性マルチバイブレータ回路の一例を示す回路図である。図１に示す回路においては、トランジスタＴ１及びＴ２、コレクタ抵抗Ｒ１及びＲ２、帰還抵抗Ｒ３及びＲ４、並びにバイアス抵抗Ｒ７、Ｒ８、Ｒ９及びＲ１１が基本的な回路部品であり、コンデンサＣ１及びＣ２、抵抗Ｒ５及びＲ６、並びにダイオードＤ１〜Ｄ４は波形成形の目的で付加されているものであり、付属的な回路部品である。
【００１４】
双安定性マルチバイブレータ回路として機能させるべく、トランジスタＴ１及びＴ２は、同一の特性を有するトランジスタから構成する。また、コレクタ抵抗Ｒ１及びＲ２の抵抗値、帰還抵抗Ｒ３及びＲ４の抵抗値、並びにコンデンサＣ１及びＣ２のキャパシタは、それぞれ同一となるように設定する。なお、抵抗値Ｒ５及びＲ６、並びにダイオードＤ１〜Ｄ４の特性は必ずしも同一とすることは要求されない。但し、一般的にはこれらの回路部品の特性についても同一に設定する。
【００１５】
図１に示す双安定性マルチバイブレータ回路に対して所定の駆動電圧を“入力”側から印加すると、トランジスタＴ１又はＴ２のどちらか一方が導通状態となり、他方が遮断状態となる。このとき、トランジスタＴ１及びＴ２の特性、コレクタ抵抗Ｒ１及びＲ２の抵抗値、帰還抵抗Ｒ３及びＲ４の抵抗値、コンデンサＣ１及びＣ２のキャパシタ、並びにバイアス抵抗Ｒ８及びＲ９＋Ｒ１１の抵抗値が完全に一致していれば、トランジスタＴ１及びＴ２のオンオフ状態は予測することができず、これらトランジスタのオンオフ状態は双安定性マルチバイブレータ回路内に存在する雑音に依存して決定される。
【００１６】
したがって、トランジスタＴ１がオンとなって導通状態の時に数字の“０”を対応させ、トランジスタＴ１がオフとなって遮断状態の時に数字の“１”を対応させるようにする。前述したように、トランジスタＴ１のオンオフ状態は前記双安定性マルチバイブレータ回路内に存在する雑音に依存するので、“０”及び“１”の数字がランダムに生成され、２進数的な乱数を発生させることができるようになる。
【００１７】
トランジスタＴ１のオンオフ状態は、例えばトランジスタＴ１のコレクタ電圧を“出力”側を通じて計測するようにすれば簡易に検出することができる。
【００１８】
しかしながら、上述したような理想的な双安定性マルチバイブレータ回路は、トランジスタＴ１及びＴ２などの特性を一致するようにした場合においても実現することが困難であり、一般的にはトランジスタＴ１及びＴ２はオン状態又はオフ状態に傾動する傾向がある。したがって、乱数発生のためのコレクタ電圧を検出すべきトランジスタＴ１は、導通状態又は遮断状態である場合が遮断状態又は導通状態にある場合よりも多くなり、“０”又は“１”の数字が生起される確率が“１”又は“０”の数字が生起される確率よりも多くなる。その結果、２進数的な乱数を発生させることができなくなる。
【００１９】
このような場合において、双安定性マルチバイブレータ回路内の回路部品の特性を調節することにより、ある一定の期間内において、トランジスタＴ１及びＴ２のオンオフ状態が等確率（０．５）で出現するようにする。この場合においては、上述したように、双安定性マルチバイブレータ回路の雑音に依存して、トランジスタＴ１は、導通状態及び遮断状態をランダムに採るようになるので、これらの状態に“０”及び“１”の数字を割り当てることにより、“０”及び“１”の生起確率は０．５となり、２進数的な乱数を発生できるようになる。
【００２０】
図１においては、例えば可変抵抗であるバイアス抵抗Ｒ１１の抵抗値を制御することによって、トランジスタＴ１及びＴ２のオンオフ状態を等確率で出現させることができる。
【００２１】
図２は、図１に示す双安定性マルチバイブレータ回路に印加すべき駆動電圧を発生させるための、電源制御回路の一例を示す回路図である。図２に示す電源制御回路は、その出力側を図１に示す双安定性マルチバイブレータ回路の入力側に直列に接続する。
【００２２】
図２に示す電源制御回路は、電源より所定のバイアス電流が導入されるとともに、所定の矩形波がコンデンサＣ３及びＣ４を介して導入され、トランジスタＴ３をスイッチング動作させることによって、トランジスタＴ３のコレクタ側に双安定性マルチバイブレータ回路に対する駆動電圧を発生させ、出力する。なお、コンデンサＣ３及びＣ４の代わりに単一の無極性コンデンサを用いることもできる。
【００２３】
図３は、図１に示す双安定性マルチバイブレータ回路のトランジスタＴ１のコレクタ電圧を出力し、計測するために用いるバッファ回路の一例を示す回路図である。図３に示すバッファ回路は、その入力を図１に示す双安定性マルチバイブレータ回路におけるトランジスタＴ１のコレクタ側に設けられた出力と接続する。そして、バッファ回路の出力側から計測したコレクタ電圧値を外部に取り出し、所定の演算処理などに供する。
【００２４】
このようなバッファ回路を設けることにより、双安定性マルチバイブレータ回路に影響を与えることなく、トランジスタＴ１のコレクタ電圧値を計測することができるようになる。したがって、２進数的な乱数を安定的に発生させることができるようになる。
【００２５】
図４及び図５は、図１〜図３から構成される乱数発生装置を用いて乱数発生の実験を行なった際の実験結果を２次元的に表示したものである。図４は５０００個の乱数を表し、図５は１００００個の乱数を表している。図４及び図５には格子縞などが発生することなく、点状の分布が見られるのみで、２進数的な乱数が生起されていることが分かる。
【００２６】
以上、具体例を挙げながら発明の実施の形態に基づいて本発明を詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいて、あらゆる変形や変更が可能である。
【００２７】
例えば、図１に示す回路図において、入力端子及びアース間に適当なキャパシタを適当な値に設定したコンデンサＣ１１（０．００１μＦ）、Ｃ１２（０．１μＦ）及びＣ１３（１μＦ）を並列に接続することにより、動作の安定性を向上させることができる。また、上記においてはトランジスタＴ１のオンオフ状態に対応させて２進数的な乱数を発生させたが、トランジスタＴ１に代えてトランジスタＴ２を用いることもできる。
【００２８】
さらに、トランジスタＴ１及びＴ２のバランスを取る可変抵抗器Ｒ１１は、抵抗Ｒ９に対して直列に接続するのみならず、並列に接続することもできる。また、Ｒ１１に代えて他の可変抵抗を用い、これを図１に示す双安定性マルチバイブレータ回路の任意の抵抗に対して直列又は並列となるように接続するような構成を採ることもできる。
【００２９】
【発明の効果】
以上説明したように、本発明によれば、廉価かつ簡易な構成の装置を用いて、より無秩序な乱数を発生させる新規な方法、並びに前記方法に適用する装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の乱数発生装置に含まれる双安定性マルチバイブレータ回路の一例を示す回路図である。
【図２】双安定性マルチバイブレータ回路に印加すべき駆動電圧を発生させるための、電源制御回路の一例を示す回路図である。
【図３】双安定性マルチバイブレータ回路のトランジスタのコレクタ電圧を出力し、計測するために用いるバッファ回路の一例を示す回路図である。
【図４】本発明の方法及び装置を用いて生起した乱数の２次元度数分布図である。
【図５】本発明の方法及び装置を用いて生起した乱数の２次元度数分布図である。
Claims (9)
- 第１のトランジスタと第２のトランジスタとを具える双安定性マルチバイブレータ回路に対して駆動電圧を印加することにより、前記第１のトランジスタ又は前記第２のトランジスタをランダムにオンオフさせ、前記第１のトランジスタ又は前記第２のトランジスタのオンオフ状態に対応させて０又は１の数字を割り当て、２進数的な乱数を発生させるようにしたことを特徴とする、乱数発生方法。
- 前記第１のトランジスタ又は前記第２のトランジスタの前記オンオフ状態は、前記第１のトランジスタ又は前記第２のトランジスタのコレクタ電圧を計測することによって検出することを特徴とする、請求項１に記載の乱数発生方法。
- 前記双安定性マルチバイブレータ回路の回路部品の特性値を調節することにより、０及び１の生起確率を制御するようにしたことを特徴とする、請求項１又は２に記載の乱数発生方法。
- ０及び１の生起確率を０．５にすることを特徴とする、請求項３に記載の乱数発生方法。
- 前記回路部品はバイアス可変抵抗であり、この抵抗の抵抗値を調節することを特徴とする、請求項３又は４に記載の乱数発生方法。
- 双安定性マルチバイブレータ回路を具えることを特徴とする、乱数発生装置。
- 前記双安定性マルチバイブレータ回路は、バイアス可変抵抗を含むことを特徴とする、請求項６に記載の乱数発生装置。
- 前記双安定性マルチバイブレータ回路に接続され、前記双安定性マルチバイブレータ回路に対する駆動電圧を生成するための電源制御回路を具えることを特徴とする、請求項６又は７に記載の乱数発生装置。
- 前記双安定性マルチバイブレータ回路の前記第１のトランジスタ又は前記第２のトランジスタのコレクタ側に接続され、前記第１のトランジスタ又は前記第２のトランジスタのコレクタ電圧を取り出すためのバッファ回路を具えることを特徴とする、請求項６〜８のいずれか一に記載の乱数発生装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002282842A JP2004118651A (ja) | 2002-09-27 | 2002-09-27 | 乱数発生方法及び乱数発生装置 |
| US10/662,419 US20040128332A1 (en) | 2002-09-27 | 2003-09-16 | Method for generating rendom number and random number generator |
| EP03020526A EP1413951A3 (en) | 2002-09-27 | 2003-09-16 | Method for generating random number and random number generator |
| CA002441887A CA2441887A1 (en) | 2002-09-27 | 2003-09-22 | Method for generating random number and random number generator |
| KR1020030065753A KR20040027361A (ko) | 2002-09-27 | 2003-09-23 | 난수 발생방법 및 난수 발생장치 |
| CNA031594875A CN1497429A (zh) | 2002-09-27 | 2003-09-27 | 随机数生成方法和随机数生成器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002282842A JP2004118651A (ja) | 2002-09-27 | 2002-09-27 | 乱数発生方法及び乱数発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004118651A true JP2004118651A (ja) | 2004-04-15 |
Family
ID=32063520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002282842A Pending JP2004118651A (ja) | 2002-09-27 | 2002-09-27 | 乱数発生方法及び乱数発生装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20040128332A1 (ja) |
| EP (1) | EP1413951A3 (ja) |
| JP (1) | JP2004118651A (ja) |
| KR (1) | KR20040027361A (ja) |
| CN (1) | CN1497429A (ja) |
| CA (1) | CA2441887A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018147466A (ja) * | 2017-03-01 | 2018-09-20 | Tdk株式会社 | 乱数発生器、乱数発生装置、ニューロモロフィックコンピュータ及び量子コンピュータ |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101882062A (zh) * | 2010-05-21 | 2010-11-10 | 房慧龙 | 真随机比特流发生器 |
| PL232380B1 (pl) * | 2017-08-08 | 2019-06-28 | Politechnika Warszawska | Generator metastabilnościowych interwałów czasowych |
| PL232441B1 (pl) * | 2017-08-08 | 2019-06-28 | Politechnika Warszawska | Metastabilnościowy generator losowy |
| PL232383B1 (pl) * | 2017-08-08 | 2019-06-28 | Politechnika Warszawska | Metastabilnościowy generator losowy |
| CN110298203B (zh) * | 2018-03-23 | 2023-06-23 | 华邦电子股份有限公司 | 金钥产生装置及方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3007362A (en) * | 1954-10-05 | 1961-11-07 | Rca Corp | Combination random-probability system |
| GB841287A (en) * | 1957-03-15 | 1960-07-13 | Her Majesty S Postmaster Cener | Improvements in or relating to random number indicating equipment |
| US3124753A (en) * | 1961-08-21 | 1964-03-10 | Methpuira | |
| US4095192A (en) * | 1968-03-25 | 1978-06-13 | The United States Of America As Represented By The Secretary Of The Army | Random state generator |
| US3573652A (en) * | 1969-03-07 | 1971-04-06 | Thomas H Charters | Random interval timer |
| US4217488A (en) * | 1977-01-21 | 1980-08-12 | Bell Telephone Laboratories, Incorporated | Secure optical communication components, method, and system |
| US5224165A (en) * | 1988-10-25 | 1993-06-29 | Hughes Aircraft Company | High speed word generator |
-
2002
- 2002-09-27 JP JP2002282842A patent/JP2004118651A/ja active Pending
-
2003
- 2003-09-16 US US10/662,419 patent/US20040128332A1/en not_active Abandoned
- 2003-09-16 EP EP03020526A patent/EP1413951A3/en not_active Withdrawn
- 2003-09-22 CA CA002441887A patent/CA2441887A1/en not_active Abandoned
- 2003-09-23 KR KR1020030065753A patent/KR20040027361A/ko not_active Application Discontinuation
- 2003-09-27 CN CNA031594875A patent/CN1497429A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018147466A (ja) * | 2017-03-01 | 2018-09-20 | Tdk株式会社 | 乱数発生器、乱数発生装置、ニューロモロフィックコンピュータ及び量子コンピュータ |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1413951A3 (en) | 2006-06-07 |
| KR20040027361A (ko) | 2004-04-01 |
| CA2441887A1 (en) | 2004-03-27 |
| CN1497429A (zh) | 2004-05-19 |
| US20040128332A1 (en) | 2004-07-01 |
| EP1413951A2 (en) | 2004-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Dubrova | A list of maximum-period NLFSRs | |
| EP2176739B1 (en) | Method and hardware for generating random numbers using dual oscillator architecture and continuous-time chaos | |
| Jerry et al. | Stochastic insulator-to-metal phase transition-based true random number generator | |
| Wang et al. | Memcapacitor model and its application in chaotic oscillator with memristor | |
| Lampert et al. | Robust, low-cost, auditable random number generation for embedded system security | |
| US9465585B2 (en) | Method for detecting a correlation | |
| Anandakumar et al. | Efficient and lightweight FPGA-based hybrid PUFs with improved performance | |
| Yu et al. | Recombination of physical unclonable functions | |
| Ahmad et al. | A new cryptographic scheme utilizing the difficulty of big Boolean satisfiability | |
| Hathwalia et al. | Design and analysis of a 32 bit linear feedback shift register using VHDL | |
| Gupta et al. | Coupled variable‐input LCG and clock divider‐based large period pseudo‐random bit generator on FPGA | |
| Wang et al. | A novel memcapacitor model and its application for generating chaos | |
| JP2004118651A (ja) | 乱数発生方法及び乱数発生装置 | |
| Bohl et al. | A two-dimensional chaotic logic gate for improved computer security | |
| Schanz et al. | Shot noise in chaotic cavities from action correlations | |
| Fan et al. | Effects of limited computational precision on the discrete chaotic sequences and the design of related solutions | |
| Loong et al. | Performance analysis of CMOS-memristor hybrid ring oscillator Physically Unclonable Function (RO-PUF) | |
| Xu et al. | Lightweight digital hardware random number generators | |
| Petrie et al. | A noise-based random bit generator IC for applications in cryptography | |
| Aljafar et al. | Survey on the benefits of using memristors for PUFs | |
| JP2005018500A (ja) | 乱数発生回路 | |
| Kaya et al. | True bit generation by using two different noise sources | |
| Ozoguz et al. | A nonautonomous IC chaotic oscillator and its application for random bit generation | |
| JP2004127217A (ja) | 乱数発生方法及び乱数発生装置 | |
| Ergün et al. | A truly random number generator based on a continuous-time chaotic oscillator for applications in cryptography |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040910 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050104 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050510 |