CN100458685C - 产生随机数的装置及方法 - Google Patents
产生随机数的装置及方法 Download PDFInfo
- Publication number
- CN100458685C CN100458685C CNB2006100784315A CN200610078431A CN100458685C CN 100458685 C CN100458685 C CN 100458685C CN B2006100784315 A CNB2006100784315 A CN B2006100784315A CN 200610078431 A CN200610078431 A CN 200610078431A CN 100458685 C CN100458685 C CN 100458685C
- Authority
- CN
- China
- Prior art keywords
- signal
- random
- random number
- metastable state
- logic gates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 abstract 1
- 230000000087 stabilizing effect Effects 0.000 abstract 1
- 230000006870 function Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000008676 import Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本发明提供了产生硬件随机数的装置和方法,通过随机信号产生电路产生亚稳态信号,由随机数获取电路获取该亚稳态信号,并将该亚稳态信号稳定化,得到稳态的随机信号,存储该随机信号并输出随机数。与现有技术中的软件随机数生成方法相比,本发明提供的装置和方法,可适用于资源有限的嵌入式系统,所生成的随机数是完全随机数,不依赖于随机种子,而且生成的随机数还可以作为随机种子,与软件随机数计算模块配合使用,进一步生成高密随机数,从而大大提高软件生成的伪随机数序列的安全性。此外,本发明提供的随机数产生装置不占用CPU资源,而且占用硬件资源极少,生成随机数的速度非常快,只需要几个时钟周期。
Description
技术领域
本发明涉及计算机数据领域,特别是指产生随机数的装置及方法。
背景技术
随机数在加密等很多领域有很重要的用途。在现有技术中,在嵌入式系统中产生随机数主要使用软件算法完成,而用硬件实现类似的算法代价很大。这类算法需要随机种子,用来生成介于指定数值区间的伪随机数序列。
现有技术中的随机数生成方法有以下几个缺点:
1)由于使用软件算法需要占用嵌入式系统中宝贵的CPU资源。
2)由于使用软件算法,需要很多条CPU指令才能完成随机数的计算。需要较长时间才能完成。
3)由于随机数算法生成的本质上是伪随机数,特别依赖随机种子,如果知道随机种子和算法,则根据上述的随机种子将可得到完全相同的随机数序列,由此可见,通过现有方法得到的随机数存在着一定的安全风险。
发明内容
有鉴于此,本发明的目的是提供简单高效的硬件随机数产生装置及方法,能通过硬件装置迅速产生随机数。
本发明提供一种产生随机数的装置,包括随机信号产生电路和随机数获取电路。
所述随机信号产生电路中包括N个多输入端逻辑门电路,所述多输入端逻辑门电路,包括至少两个信号输入端,其中至少有一个信号输入端处于悬空状态,另一个信号输入端接收使能信号,在该使能信号有效时,在所述多输入端逻辑门电路的信号输出端产生亚稳态信号,并将所述N个多输入端逻辑门电路产生的N个亚稳态信号输出到所述随机数获取电路的输入端,N为大于或等于1的正整数;
所述随机数获取电路接收所述使能信号,在该使能信号有效时获取所述N个亚稳态信号,进入亚稳态;在该使能信号无效时,停止获取亚稳态信号,并将已获取的亚稳态信号变为稳态的随机信号,存储并输出该稳态的随机信号。
所述N个中的每一个多输入端逻辑门电路中,包括一个或多个逻辑门。
所述N个中的每一个多输入端逻辑门电路中,仅包括一个多输入端逻辑门,且该一个多输入端逻辑门是多输入端与非门或多输入端或门。
所述的存储器是D触发器、JK触发器,RS触发器或T触发器等寄存器或锁存器。如果所述存储器是D触发器,该D触发器在所述使能信号无效时,进一步向所述多路选择器的一个输入端输出反馈信号;所述多路选择器通过其输出端将该反馈信号输出到D触发器的输入端。
本发明提供的装置中,所述的随机数获取电路中还包括:设置在所述多输入端逻辑门电路和所述存储器之间的多路选择器。所述多路选择器的输入端与所述多输入端逻辑门电路的信号输出端相连;该多路选择器的输出端与所述存储器的输入端相连;所述多路选择器的控制端接收所述使能信号,当该使能信号有效时,多路选择器的输入端获取所述多输入端逻辑门电路信号输出端的亚稳态信号,并将该亚稳态信号通过该多路选择器的输出端发送到所述存储器的输入端;当该使能信号无效时,停止获取亚稳态信号。
本发明提供的装置中,还可以进一步包括计算模块,接收所述随机数获取电路输出的随机信号,并对该随机信号进行数据处理,输出所需的随机数。
本发明提供一种产生随机数的方法,包括以下步骤:
A、硬件电路产生N个亚稳态信号,N为大于或等于1的正整数;
所述硬件电路包括N个多输入端逻辑门电路,所述多输入端逻辑门电路,包括至少两个信号输入端,其中至少有一个信号输入端处于悬空状态,另一个信号输入端接收使能信号,在该使能信号有效时,在所述多输入端逻辑门电路的信号输出端产生亚稳态信号,并将所述N个多输入端逻辑门电路产生的N个亚稳态信号输出;
B、在所述使能信号有效时获取步骤A中产生的N个亚稳态信号,进入亚稳态;在该使能信号无效时,停止获取亚稳态信号,并将获取的亚稳态信号变为稳态的随机信号,存储并输出各稳态的随机信号。
所述步骤B为:当所述使能信号有效时,所述N个亚稳态信号被输入N个存储器,N为大于或等于1的正整数;在所述使能信号无效时,所述存储器停止接收亚稳态信号,将已获得的亚稳态信号变为稳态的随机信号,存储并输出各稳态的随机信号。
本发明提供的方法进一步包括:在所述N个多输入端逻辑门电路和所述N个存储器之间设置N个多路选择器,N为大于或等于1的正整数。将所述使能信号同时输入给所述N个多路选择器,当该使能信号有效时,多路选择器的输入端获取所述多输入端逻辑门电路信号输出的亚稳态信号,并将该亚稳态信号发送到所述存储器;当该使能信号无效时,停止获取所述亚稳态信号。
根据本发明提供的方法,还可以进一步对输出的随机数进行数据处理,输出所需位数的随机数。所述对输出的随机数进行数据处理的方法可以为:从输出的随机数中,选择出所需位数的数据,作为随机数输出;所述对输出的随机数进行数据处理的方法也可以为:对输出的随机数进行算术运算,将运算后的结果,作为随机数输出;还可以将该随机数作为随机种子,进一步通过软件算法进行处理,得到随机数。
本发明提供的产生硬件随机数装置和方法,通过随机信号产生电路产生亚稳态信号,由随机数获取电路获取该亚稳态信号,并将该亚稳态信号稳定化,得到稳态的随机信号,存储该随机信号并输出随机数。
所述随机信号产生电路中包括多输入端逻辑门电路,该多输入端逻辑门电路的至少一个信号输入端处于悬空状态,另一个输入端接收所述使能信号,并在该使能信号有效时,在电路的信号输出端产生亚稳态信号。
通过本发明提供的装置和方法,所生成的随机数是完全随机数,不依赖于随机种子,而且生成的随机数还可以作为随机种子,与软件随机数计算模块配合使用,进一步生成高密随机数,从而大大提高软件生成的伪随机数序列的安全性。
此外,本发明提供的随机数产生装置可适用于资源有限的嵌入式系统,不占用CPU资源,而且占用硬件资源极少,生成随机数的速度非常快,只需要几个时钟周期。
附图说明
图1为本发明提供的硬件随机数产生装置实施例示意图;
图2为根据本发明提供的方法产生随机数的实施例示意图。
具体实施方式
根据本发明提供的产生硬件随机数的装置和方法,通过随机信号产生电路产生亚稳态信号,由随机数获取电路获取该亚稳态信号,并将已获取的亚稳态信号稳定化,得到稳态的随机信号,存储该随机信号并输出随机数。
为使本发明的目的、技术方案和优点更加清楚,下面结合附图对本发明作进一步的详细描述。
图1为本发明提供的硬件随机数产生装置实施例示意图。如图1所示,该装置中包括随机信号产生电路110、随机数获取电路120和计算模块130。随机信号产生电路110接收使能信号,在该使能信号有效时产生亚稳态信号,并将该亚稳态信号输出到随机数获取电路120;随机数获取电路120接收所述使能信号,在该使能信号有效时获取该亚稳态信号,进入亚稳态,在该使能信号无效时停止获取亚稳态信号,并将已获取的亚稳态信号变为稳态的随机信号,存储并输出该稳态的随机信号。所述稳态的随机信号可以直接作为随机数输出,也可以输出到计算模块130,经过处理后输出随机数。
所述随机信号产生电路110中包括多输入端逻辑门电路,该多输入端逻辑门电路至少有两个信号输入端,其中一个信号输入端处于悬空状态,另一个信号输入端接收使能信号,当该使能信号有效时,在所述多输入端逻辑门电路的信号输出端将产生处于不确定状态的亚稳态信号。
如图1所示的本实施例中,随机信号产生电路110中包括两输入与非门111,随机数获取电路120中包括多路选择器121和存储器122。
其中,两输入与非门111的一个输入端悬空,另一个输入端接收使能信号。当需要采集随机数时,所述使能信号发出一个高电平脉冲信号,将该使能信号置于有效状态,即高电平状态,则在两输入与非门111输出端产生亚稳态信号,该亚稳态信号通过多路选择器121的一个输入端,被发送到多路选择器121中。
多路选择器121的控制端接收使能信号。当该使能信号处于有效状态时,多路选择器121获取所述两输入非门111输出端的亚稳态信号,并通过其输出端将该亚稳态信号发送到存储器122的输入端。
当使能信号随着所述高电平脉冲的结束而变为低电平无效状态时,多路选择器121停止获取亚稳态信号,已获取的亚稳态信号,即存储器122的输入端信号,也从亚稳态恢复到稳定状态,产生一个稳态的随机信号输入存储器122,并相应地在其输出端得到一个稳态的随机信号。
如图1所示,所述随机数获取电路120中的存储器122为D触发器。当所述使能信号处于无效状态时,多路选择器121的一个输入端停止获取随机信号产生电路110的亚稳态信号,而另一个输入端接收存储器122输出的反馈信号,并将其输出到存储器122的输入端,并相应地在存储器122的输出端得到一个与反馈信号相同的随机信号。这样,通过上述的信号反馈设计,使得当使能信号无效时,在存储器122的输出端能够获取一个稳态的随机信号,并保存在所述信号反馈电路中,直到下一次使能信号处于有效状态。
在如图1所示的本发明的随机数产生装置实施例中,存储器122为D触发器。实际上,本发明中可选用的存储器122还可以是JK触发器、RS触发器或T触发器等具有保存数据功能的寄存器或锁存器,当然所述用于保存稳定的随机信号的信号反馈电路的连接方式也需要作相应改变。由于存储器反馈电路的设计是本领域内普通技术人员所公知的技术方案,因而此处不再一一进行说明。
本发明提供的产生随机数的装置,其输出随机数的位数范围是由如图1所示的随机信号产生电路110中的两输入与非门的数量和随机数获取电路120中存储器的数量决定的。图1中仅表示出两个存储器122的连接情况,实际上,各存储器的连接情况都是相同的。相应地,如图1所示的随机数获取电路120中,仅表示出两个多路选择器121的连接情况,实际上,各多路选择器121的连接情况都是相同的,多路选择器121与相应的存储器122一一相连。同样相应地,如图1所示的随机信号产生电路110中,仅表示出两个多输入端逻辑门电路111的连接情况,实际上,各多输入端逻辑门电路111的连接情况都是相同的,多输入端逻辑门电路111与相应的多路选择器121一一相连。
在如图1所示的装置中,多输入端逻辑门电路的数量一般是与多路选择器及存储器的数量相等的。如果随机信号产生电路110中仅有1个两输入与非门111,相应地,随机数获取电路120中也仅有1个多路选择器121和1个存储器122,则仅获取1个稳态的随机信号,得到的随机数位数为1位。因此,如果以N来表示一个等于或大于1的正整数,则如图1所示的本发明提供的装置中,所述随机信号产生电路110包含N个多输入端逻辑门电路,所述随机数获取电路包含N个多路选择器和N个存储器;上述N个多输入端逻辑门电路产生N个亚稳态信号分别输入N个多路选择器,N个多路选择器分别将N个亚稳态信号输出给N个存储器,N个存储器分别存储并输出N个随机信号,并可生成的N位二进制随机数。
在如图1所示的本发明的随机数产生装置实施例中,所述随机信号产生电路110中的多输入端逻辑门电路仅使用了一个单独的两输入与非门111以产生亚稳态信号。实际上,采用其他多输入端的逻辑门器件,也同样可以产生亚稳态信号。例如,可以使用一个单独的两输入或门,以替代如图1中所示的两输入与非门111,并使其一个输入端悬空,另一个输入端接收使能信号。在这种情况下,当不需要产生随机数时,使能信号保持高电平的无效状态,关闭随机数获取功能;当需要产生随机数时,使能信号产生一个低电平脉冲,控制所述两输入或门在输出端产生亚稳态信号,并开启随机数获取功能。这样,通过类似的方式,最后同样可得到随机数。
更进一步地说,还可以使用包含多个逻辑门的多输入端逻辑门电路来产生亚稳态信号。所述多输入端逻辑门电路至少有两个信号输入端,其中一个信号输入端处于悬空状态,另一个输入端接收使能信号,当该使能信号有效时使得该电路的输出端信号处于亚稳态。根据上述多输入端逻辑门电路中逻辑门的不同选择和组合方式,当需要获取随机数时,可以相应地选择发出高电平脉冲信号或低电平脉冲信号,使使能信号处于有效状态,控制所述多输入端逻辑门电路在输出端产生亚稳态信号,并开启随机数获取功能。
图2为根据本发明提供的方法产生随机数的实施例示意图。在本实施例中,通过随机信号产生电路产生亚稳态信号,由随机数获取电路获取该亚稳态信号,并将该亚稳态信号稳定化,得到稳态的随机信号,存储该随机信号并输出随机数。
在如图2所示的本实施例中,采用使能信号,即一个电平脉冲信号,来控制亚稳态信号的产生和获取。当该使能信号有效时,控制随机信号产生电路产生亚稳态信号,并控制随机数获取电路获取该亚稳态信号;当该使能信号无效时,停止获取亚稳态信号并将已获取的亚稳态信号其稳定化,得到稳态的随机信号,保存该随机信号并输出随机数。具体步骤如下:
步骤210,当不需要产生随机数时,将使能信号置于无效状态,关闭随机数获取功能。
步骤220,当需要产生随机数时,通过电平脉冲信号,将使能信号置于有效状态,开启随机数获取功能,所述处于有效状态的使能信号控制随机信号产生电路产生亚稳态信号,同时控制随机数获取电路获取该亚稳态信号。
步骤230,电平脉冲信号结束,使能信号处于无效状态,随机数获取电路停止获取亚稳态信号,已获取的亚稳态信号稳定化,得到稳态的随机信号,并保存该随机信号。
步骤240,处理随机信息,得到随机数,输出随机数。
在如图2所示的根据本发明提供的方法产生随机数的实施例中,所述的亚稳态信号是通过所述随机信号产生电路中的多输入端逻辑门电路产生的。该多输入端逻辑门电路至少有一个信号输入端处于悬空状态,另一个信号输入端接收使能信号,当该使能信号有效时,在所述多输入端逻辑门电路输出端产生亚稳态信号。该多输入端逻辑门电路中既可以仅包含一个单独的多输入端逻辑门,如多输入端与非门或多输入端或门,也可以包含多个逻辑门的组合。根据上述多输入端逻辑门电路中逻辑门的不同选择和组合方式,所述的用于使能控制的脉冲信号可以相应地选择是高电平脉冲信号或低电平脉冲信号。
在如图2所示的根据本发明提供的方法产生随机数的实施例中,所述的随机数获取电路中包括多路选择器,所述使能信号在有效状态时控制该多路选择器获取所述随机信号产生电路产生的亚稳态信号,并在无效状态时控制多路选择器停止获取亚稳态信号,并将已获取的亚稳态信号稳定化,得到稳态的随机信号,存储该随机信号并输出随机数。
如图2所示的随机数产生方法中,所述随机信号是与上述的多输入端逻辑门电路的数量相关的。每个多输入端逻辑门电路都可以用来产生一个随机信号,如果多输入端逻辑门电路的数量为32,则步骤230中得到的稳态的随机信号为32位二进制随机信号。
本发明可根据实际要求获取所需随机数,如获取指定的数值范围内的随机数。因此,对于如图2步骤230中所述的随机信号,以获取32位随机信号为例,对其进行不同的后续处理,均可得到随机数。如步骤230中所述的随机信号,可按照以下几种方式进行处理:
1)上述的32位随机信号,实际上也可以看作一个32位的二进制随机数,如果所需的是一个32位二进制随机数,则实际上这个32位二进制随机数,不需进一步的处理,即为所需随机数。
2)根据上述的32位随机信号,可按照实际需要从中随机抽取若干位的值,作为二进制码字进行组合,得到初始随机数,即所需随机数。
3)根据上述方式1)或2)中得到的随机数,对其进行算术运算,得到算术随机数,即所需随机数。
4)将上述1)、2)或3)方式得到的随机数,作为随机种子进一步输出到软件计算模块中,并通过软件中的随机数算法得到高密随机数,作为所需的随机数输出。
5)对于上述2)、3)或4)所示的方式,还可以进行相互组合,形成新的获取随机数的方式。
总之,以上所述仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。
Claims (15)
1、一种产生随机数的装置,其特征在于:所述的装置包括随机信号产生电路和随机数获取电路;
所述随机信号产生电路中包括N个多输入端逻辑门电路,所述多输入端逻辑门电路,包括至少两个信号输入端,其中至少有一个信号输入端处于悬空状态,另一个信号输入端接收使能信号,在该使能信号有效时,在所述多输入端逻辑门电路的信号输出端产生亚稳态信号,并将所述N个多输入端逻辑门电路产生的N个亚稳态信号输出到所述随机数获取电路的输入端,N为大于或等于1的正整数;
所述随机数获取电路接收所述使能信号,在该使能信号有效时获取所述N个亚稳态信号,进入亚稳态;在该使能信号无效时,停止获取亚稳态信号,并将获取的亚稳态信号变为稳态的随机信号,存储并输出该稳态的随机信号。
2、如权利要求1所述的装置,其特征在于:所述N个中的每一个多输入端逻辑门电路中,包括一个或多个逻辑门。
3、如权利要求1或2所述的装置,其特征在于:所述N个中的每一个多输入端逻辑门电路中,仅包括一个多输入端逻辑门,且该一个多输入端逻辑门是多输入端与非门或多输入端或门。
4、如权利要求1所述的装置,其特征在于:
所述的随机数获取电路中包括N个存储器,N为大于或等于1的正整数;所述存储器在所述使能信号有效时,接收所述亚稳态信号;在所述使能信号无效时,停止接收亚稳态信号,已获得的亚稳态信号变为稳态的随机信号,存储并输出该稳态的随机信号。
5、如权利要求4所述的装置,其特征在于,所述的随机数获取电路中还包括:设置在所述N个多输入端逻辑门电路和N个所述存储器之间的N个多路选择器,N为大于或等于1的正整数;
所述多路选择器的输入端与所述多输入端逻辑门电路的信号输出端相连;该多路选择器的输出端与所述存储器的输入端相连;
所述多路选择器的控制端接收所述使能信号,当该使能信号有效时,多路选择器的输入端获取所述多输入端逻辑门电路信号输出端的亚稳态信号,并将该亚稳态信号通过该多路选择器的输出端发送到所述存储器的输入端;当该使能信号无效时,停止获取亚稳态信号。
6、如权利要求5所述的装置,其特征在于:所述的存储器是寄存器或锁存器。
7、如权利要求6所述的装置,其特征在于:所述的寄存器是D触发器、JK触发器,RS触发器或T触发器。
8、如权利要求7所述的装置,其特征在于:所述存储器是D触发器,该D触发器在所述使能信号无效时,进一步向所述多路选择器的一个输入端输出反馈信号;所述多路选择器通过其输出端将该反馈信号输出到D触发器的输入端。
9、如权利要求1或8所述的装置,其特征在于:该装置进一步包括计算模块,接收所述随机数获取电路输出的随机信号,并对该随机信号进行数据处理,输出所需的随机数。
10、一种产生随机数的方法,其特征在于:包括以下步骤:
A、硬件电路产生N个亚稳态信号,N为大于或等于1的正整数;
所述硬件电路包括N个多输入端逻辑门电路,所述多输入端逻辑门电路,包括至少两个信号输入端,其中至少有一个信号输入端处于悬空状态,另一个信号输入端接收使能信号,在该使能信号有效时,在所述多输入端逻辑门电路的信号输出端产生亚稳态信号,并将所述N个多输入端逻辑门电路产生的N个亚稳态信号输出;
B、在所述使能信号有效时获取步骤A中产生的N个亚稳态信号,进入亚稳态;在该使能信号无效时,停止获取亚稳态信号,并将获取的亚稳态信号变为稳态的随机信号,存储并输出各稳态的随机信号。
11、如权利要求10所述的方法,其特征在于:所述步骤B为:当所述使能信号有效时,所述N个亚稳态信号被输入N个存储器,N为大于或等于1的正整数;在所述使能信号无效时,所述存储器停止接收亚稳态信号,已获得的亚稳态信号变为稳态的随机信号,存储并输出各稳态的随机信号。
12、如权利要求11所述的方法,其特征在于:该方法进一步包括:在所述N个多输入端逻辑门电路和所述N个存储器之间设置N个多路选择器,N为大于或等于1的正整数;
将所述使能信号同时输入给该多路选择器,当该使能信号有效时,多路选择器的输入端获取所述多输入端逻辑门电路信号输出的亚稳态信号,并将该亚稳态信号发送到所述存储器;当该使能信号无效时,停止获取所述亚稳态信号。
13、如权利要求10、11或12所述的方法,其特征在于:该方法进一步从输出的随机数中,选择出所需位数的数据,作为随机数输出。
14、如权利要求10、11或12所述的方法,
其特征在于:所述对输出的随机数进行数据处理的方法为:对输出的随机数进行算术运算,将运算后的结果,作为随机数输出。
15、如权利要求10、11或12所述的方法,其特征在于:该方法进一步包括,将该随机数作为随机种子,进一步通过软件算法进行处理,得到随机数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100784315A CN100458685C (zh) | 2006-05-26 | 2006-05-26 | 产生随机数的装置及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100784315A CN100458685C (zh) | 2006-05-26 | 2006-05-26 | 产生随机数的装置及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1851637A CN1851637A (zh) | 2006-10-25 |
CN100458685C true CN100458685C (zh) | 2009-02-04 |
Family
ID=37133116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006100784315A Expired - Fee Related CN100458685C (zh) | 2006-05-26 | 2006-05-26 | 产生随机数的装置及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100458685C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9081635B2 (en) | 2012-09-19 | 2015-07-14 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Provision to an application of a random number not generated by an operating system |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102063285A (zh) * | 2010-12-24 | 2011-05-18 | 倍奥锐(北京)科技有限公司 | 一种软件实现的真随机数产生方法 |
CN112583581A (zh) * | 2019-09-29 | 2021-03-30 | 杭州中天微系统有限公司 | 一种数据读取装置、系统及数据读取方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003296101A (ja) * | 2002-03-29 | 2003-10-17 | Toshiba Corp | 乱数発生装置 |
US20040267845A1 (en) * | 2003-03-14 | 2004-12-30 | Laszlo Hars | VLSI implementation of a random number generator using a plurality of simple flip-flops |
US20050004960A1 (en) * | 2003-03-14 | 2005-01-06 | Laszlo Hars | Electronic circuit for random number generation |
CN1672126A (zh) * | 2002-07-25 | 2005-09-21 | 皇家飞利浦电子股份有限公司 | 用于产生随机数的锁存电子电路 |
CN1720501A (zh) * | 2002-12-05 | 2006-01-11 | 皇家飞利浦电子股份有限公司 | 用于纯随机数发生器的系统和方法 |
CN1725714A (zh) * | 2004-07-20 | 2006-01-25 | 华为技术有限公司 | 伪随机数产生装置及利用其实现的测试系统 |
-
2006
- 2006-05-26 CN CNB2006100784315A patent/CN100458685C/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003296101A (ja) * | 2002-03-29 | 2003-10-17 | Toshiba Corp | 乱数発生装置 |
CN1672126A (zh) * | 2002-07-25 | 2005-09-21 | 皇家飞利浦电子股份有限公司 | 用于产生随机数的锁存电子电路 |
CN1720501A (zh) * | 2002-12-05 | 2006-01-11 | 皇家飞利浦电子股份有限公司 | 用于纯随机数发生器的系统和方法 |
US20040267845A1 (en) * | 2003-03-14 | 2004-12-30 | Laszlo Hars | VLSI implementation of a random number generator using a plurality of simple flip-flops |
US20050004960A1 (en) * | 2003-03-14 | 2005-01-06 | Laszlo Hars | Electronic circuit for random number generation |
CN1725714A (zh) * | 2004-07-20 | 2006-01-25 | 华为技术有限公司 | 伪随机数产生装置及利用其实现的测试系统 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9081635B2 (en) | 2012-09-19 | 2015-07-14 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Provision to an application of a random number not generated by an operating system |
Also Published As
Publication number | Publication date |
---|---|
CN1851637A (zh) | 2006-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100530077C (zh) | 随机数发生器及生成随机数的方法 | |
CN111694545B (zh) | 随机数产生器 | |
KR101987141B1 (ko) | 난수 발생기 | |
CN108768619B (zh) | 一种基于环形振荡器的强puf电路的工作方法 | |
CN109167664B (zh) | 一种基于异或门的可重构环形振荡器puf电路 | |
US8879733B2 (en) | Random bit stream generator with guaranteed minimum period | |
KR102557733B1 (ko) | 확률론적 병렬 마이크로프로세서 | |
WO2012016588A1 (en) | Bit sequence generator | |
CN103299576A (zh) | 比特生成装置以及比特生成方法 | |
US9465585B2 (en) | Method for detecting a correlation | |
US20130346459A1 (en) | Method for generating random numbers | |
US8250129B2 (en) | Cryptographic random number generator using finite field operations | |
AU2021209165A1 (en) | Systems and computer-implemented methods for generating pseudo random numbers | |
CN100458685C (zh) | 产生随机数的装置及方法 | |
EP4252106B1 (en) | Random number generation | |
CN108932438B (zh) | 基于线性反馈的多模混合可重构puf单元电路 | |
CN1914847B (zh) | 使用数字逻辑产生随机数的装置和方法 | |
Barkalov et al. | Design of Mealy finite-state machines with the transformation of object codes | |
TWI579763B (zh) | 具有亂數產生模式的儲存電路 | |
US8619981B2 (en) | Systems and methods for producing pseudo-random number distributions in devices having limited processing and storage capabilities | |
US7502814B2 (en) | Device and method for generating a pseudorandom sequence of numbers | |
PV et al. | Design and implementation of efficient stochastic number generator | |
US7146392B2 (en) | Random number generator | |
Anghelescu | Programmable cellular automata encryption algorithm implemented in reconfigurable hardware | |
CN113364599B (zh) | 一种双态物理不可克隆函数电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090204 Termination date: 20120526 |