CN100530077C

CN100530077C - 随机数发生器及生成随机数的方法

Info

Publication number: CN100530077C
Application number: CNB2005101283441A
Authority: CN
Inventors: 德扬·拉兹齐; 赫伯特·阿尔鲁兹; 米奥德拉格·特梅里纳奇; 斯蒂芬·绍伯
Original assignee: MEIKENAS CO
Current assignee: TDK Micronas GmbH
Priority date: 2004-09-28
Filing date: 2005-09-28
Publication date: 2009-08-19
Anticipated expiration: 2025-09-28
Also published as: US20060069706A1; US7797361B2; EP1643643A1; ATE385071T1; EP1643643B1; DE102004047425B4; CN1782987A; DE102004047425A1; JP2006139756A; DE502005002630D1

Abstract

本发明涉及一种生成随机数的方法，其中通过至少两个环形振荡器(32，33，34)生成相同或不同周期的振荡的数字输出信号(A1，A2，...，AL)，并当输出信号(A1，A2，...，AL)中预定的逻辑状态(“1”)的个数为奇数时生成一个表示逻辑状态(“0”，“1”)的外部奇偶信号(PS)。按照本发明，这个外部奇偶信号(PS)被反馈到相应环形振荡器(32，33，34)的外部奇偶输入端(36，37，38)上。另外，本发明还涉及一种具有至少两个环形振荡器(32，33，34)的随机数发生器，所述环形振荡器特别是由独立的、自由振荡的、具有反馈的反相器链组成，所述反相器链由奇数(K)个串联连接的反相器(inv_1，2，inv_2，1，inv_3，1，...，inv_i，j，...，inv_L，KL)组成，生成相同或不同周期的振荡的数字输出信号(A₁，A₂，...，A_L)，并具有第一奇偶信号生成装置(XOR)，用来在输出信号(A₁，A₂，...，A_L)中逻辑状态“1”的个数为奇数时生成一个表示逻辑状态(“0”，“1”)的外部奇偶信号。按照本发明，具有反馈装置(xor₁，xor₂，xor₃，xor₄，...，xor_L)，将外部奇偶信号(PS)分别反馈到相应的环形振荡器(32，33，34)的外部奇偶输入端(36，37，38)上。在本发明中，通过无序动态(奇偶信号的反馈)和真随机性(热噪声引起的抖动)的共同作用，将一种新颖的生成随机数的理论原理变为一个有效的实际解决方案。

Description

随机数发生器及生成随机数的方法

本发明涉及一种如权利要求14的前序部分所述的随机数发生器，以及如权利要求1的前序部分所述的用于生成随机数的方法。

随机数发生器(英文为Random Number Generators-RNGs)用于自动生成随机的二进制数字或者多进制数字(mehrwertigen zahlen)(随机数)。随机数发生器可应用于许多应用领域，下面是几个例子：

-密码应用，

-随机模拟，

-软件和硬件的测试，

-计算机游戏。

接下来仅针对随机数发生器的加解密应用进行说明。下面是属于该应用的几个例子：

-认证：

■挑战与应答协议

■零知识证明

-密钥交换协议：

■Diffie-Hellmann方法

-密钥生成

■用于对称加密方法的会话密钥

■非对称加密方法(公钥加密方法)中的密钥生成

■生成二进制噪声(一次一密乱数本(Ontetime-Pad)，Mc-Eleice公钥方法)

■为公钥加密方法生成参数(例如生成随机素数)

-其他密码应用：

■口令生成

■用于确定性随机数发生器(伪随机数发生器)的初始值(英文为Seeds)

■明文的附加字符填充(英文为Padding)

■存储介质的安全擦除(通过多次随机数据覆盖写入)

通常将发生器分为两大类：伪随机数发生器(英文为pseudo randomnumber generators-PRNG)和真随机数发生器(英文为true random numbergenerators-TRNG)。伪随机数发生器涉及如下描述的的算法方法：根据一个随机选取的初始值(英文为Initial Value-IV)产生一个长得多的、看起来具有随机性的数字序列。当然，由于产生方法所具有的确定性特性，该序列实质上并不是真正随机的。

为了能够产生真正的随机数序列，必须使用所谓的真随机数发生器。真随机数发生器通过非确定性的或者混沌的物理过程生成随机数。随后通过对特定的过程测试量(例如一个电阻上的热噪声电压)进行测量和处理，而生成随机数。

本发明的目的是实现一种真随机数发生器，它能置入(嵌入)到集成电路(Integrated Circuits＝ICs)中，并且满足下列密码学和与经济性相关的特性标准：

-可使用常规的大规模集成电路的标准组件(例如逻辑门)唯一地实现，

-使用尽可能少的组件来构建(低成本，并且面积小、功耗低)，

-作为一个独立式的、不具依赖性的、并受到保护不受集成电路中其他单元影响的单元而被嵌入，

-其接通和关断与集成电路中其他单元无关，

-接通后功能快速恢复(启动时间短)，

-单位时间内生成的随机数位数尽可能多(高速率)，

-各种环境条件(温度、电磁干扰、供电电压发生变化等)下的可靠性，

-恶意和非恶意攻击(侵入)下的可靠性，

■被动攻击

■主动攻击

-满足用于评估所生成的数位序列的随机性质量的统计测试要求，

-对所生成的随机数所做的确定性后续处理尽可能少，

-能够在工作期间进行功能性和质量测试(在线测试)。

下面假定密码随机数发生器作为一个数据源实现。根据不同的应用将单个的数位组合成数据块(例如组合为56位一组，作为数据加密标准-DES下的密钥)。通常应假定由密码随机数发生器生成的数位序列(例如一个密钥)必须被保密，以保证不会对密码系统的安全性造成危害(在前面的部分所列的应用中，除挑战与应答协议和零知识证明外全部满足该假定)。在这种情况下，随机数发生器产生相应加密方法的秘密性(英文为Secret)。借助于这种秘密性例如可以对明文进行加密。只要该秘密不为攻击者所知，则攻击者总是必须尝试所有可能的数位序列(穷举)。在上述例子中，这意味着攻击者在监视一段用未知的密钥加密过的明文时，必须对(统计学上)平均255种可能的密钥进行尝试，直到他找到真正的生成密钥。从攻击者的观点看来，这是最坏的可能情况。为了成功地攻击一个系统，攻击者必须能够预测发生器在一个特定时间点所生成的特定数量的数位。这可能在不知道由发生器所生成的其他数位序列、或者知道了发生器在未知数位序列生成之前或之后所生成的数位序列的情况下发生。攻击者可以尝试猜测全部或者部分所生成的数位序列。在后一种情况下，攻击者可以通过穷举来找到其他未知位。

为了做出这样的预测，攻击者拥有所有已知的技术和科学手段。他只是受到为进行攻击所需成本的限制。可以假设这种成本应该在某个确定的成本边界之内(一种经济学的观点认为：攻击所期望产生的收益不应超过攻击所需的成本)。

根据成本边界的不同可以将数据源划分成不同的安全等级。如果一个数据源能够抵御一个成本边界下所有的攻击，则该数据源被认为是在该成本边界下的事实上的安全数据源。

图14显示了一个物理数位源形式的真随机数发生器TRNG的模型。该源的基本构成部分是一个动态的、不可预测的物理系统，即所谓的随机源1。一个内部(与时间相关的)状态可以与这个随机源1相关联。随机源1的状态值在时间间隔上被测量和处理(值采集2)并由此产生一个或多个随机数位(随机数位生成3)。以这种方式生成的随机数位序列被称为内部随机数位。随后这个数位序列进行算法后续处理5。数学后续处理5通常用于内部随机数的质量改进(但此时需要定义随机数质量的度量。更多细节见后面部分)。通常称之为随机提取5。这是指消除了连续生成的数位之间的相关性，并且消除了常常会存在的偏差(零和一的不均匀分布)。以这种方法生成的随机数位输出到一个后续步骤，并且如果需要的话，将其存储到一个输出存储器中(随机数位输出5)

如图14所示，一个真随机数发生器TRNG并不是一个隔绝的系统，而是嵌入在一个物理环境6中。应假定被测量的状态以及因此产生的随机数位与环境6下的某些特定物理量有关。这包括例如传输给设备的供电电压、环境温度、或电磁场等物理量。可根据物理系统的特性将发生器划分为多个不同的种类。可分为两种基本的物理系统：

-量子物理系统，

-经典物理系统。

量子物理系统是一个通过量子力学规律描述的系统。按照现在的科学观点，在这样的系统中发生的现象——即随机生成的基础——具有真正的随机性。例如放射性物质的衰变过程。

相反，经典物理系统通过(经典)物理的确定性规律来描述。尽管如此，仍然有很多原因使得这样的系统无法被预测。对于具有多阶自由度的系统，系统内出现的相互作用常常过于复杂，从而无法对其进行精确的预测。另外，系统的初始状态常常无法准确地确定。这种情况在混沌系统中具有进一步的效应。在这种系统中，初始状态的细微变化随着时间推移会导致非常不同的、不可预测的系统状态。

为了评价一个密码数位源，需要将其与上面所述的事实上的安全数据源的特性进行比较。这包括对所生成的数位流进行统计评估并对所谓的边际信道攻击可能性进行检验。当随机数发生器应用于嵌入式系统中时，这些攻击事实上非常重要。边际信道攻击指的是试图预测由发生器所生成的数字，或者影响这些数字的生成。这通过从发生器所处的环境确定测量值的方式非侵略性地发生(被动攻击)，或者通过有目的地影响环境而发生(主动攻击)。这种攻击的其他例子是侵略性的边际信道攻击(例如可以对集成电路进行打孔来测量那里的信号)。典型的被动的、非侵略性的攻击包括例如测量发生器所产生的电磁辐射或者耗电。

已经提供了不同的统计测试方法，用来时发生器所生成的数位序列进行统计评估。例如Killmann，Wolfgang和Werner，Schindler的“Ein Vorschlag zu：und Evaluationsmethodologie für physikalischeZufallszahlengeneratoren(关于真随机数发生器的评价方法和功能分类的一个提议)”，德国国家信息技术安全局，2001年；Marsaglia，G.Diehard：“A Batteryof Tests for Randomness(随机性成套测试)”，URLhttp://stat.fsu.edu/pub/diehard/，1996年；Ruhkin，A.L.，J.Sotot，J.Nechvatal，M.Smid，M.Levenson，D.Banks，M.Vangle，S.Leigh，S.Vo和J.Dray，的“AStatistical Test Suite for the Validation of Cryptography Random NumberGenerators(一种用于密码学随机数发生器鉴定的统计测试集)”，国家标准和技术学会，Gaithersburg，MD，2000年；Schindler，Werner的“EvaluationCriteria for True(Physical)Random Number Generators Used inCryptographic Applications(用于密码应用的真随机数发生器的评价标准)”，发表在Jr.Burton，S.K.(Hrsg.)，

Kaya

(Hrsg.)和Christof Paar(Hrsg.)的“Cryptographic Hardware and Embedded Systems-CHES 2002”中，4^th International Workshop，Redwood Shores，CA，美国，2002年8月13日-15日，校订论文。BD.2523.，Springer出版社，2003年，(Lecture Notes inComputer Science)，ISBN 3-540-00409-2，第1-2页)。

基本上，对一个随机有限序列的概念进行定义的问题是在评价这些有限数位序列时所需要面对的。根据Kolmogorov的观点(Kolmogorov，Andrei N.，“Three Approaches to the Quantitative Definition of Information(量化定义信息的三种方法)”，发表在Problems in Information Transmission 1(1965年)，第1期中)，如果一个有限序列不能被压缩，则它是随机的。这意味着，该序列在参照一个选定的计算模型下的最短算法描述长度与该序列本身的长度大小相同(这就是所谓的在以图灵机为计算模型时序列的Kolmogorov复杂性)。它的基本出发点是，若一个序列是可压缩的，则其必须表现出一定的规则性以允许压缩。因此随机序列在这个意义上不应表现出规则性。可惜这个观点不能引出数位序列随机性的直接测试方法，因为在可计算性理论的意义上，Kolmogorov复杂性是不可计算的。

统计测试方法只能根据随机(有限)数位序列的某些性质来测试一个数位序列。这些性质来自基于对随机性的通常认识的直观想法。事实上，可以通过一系列测试来表明它们是由Kolmogorov意义上的随机数位序列组成的。(LiMing和Paul Vitannyi的“An Introduction to Kolmogorov Complexity and ItsApplications(Kolmogorov复杂性及其应用的介绍)”，Springer出版社，1993年，ISBN 0-387-94053-7)。

由现有技术已知用在多种应用领域中的很多真随机数发生器。在开发随机数发生器之初，主要是开发外部随机数发生器，也就是未嵌入到集成电路中的发生器。有很多这种类型的实用随机源可供选择。现在，外部随机数发生器可使用多种随机源，例如放射源、电阻中的电子噪声和热噪声、或者环境中的随机时间(例如键盘上两次按键之间的时间间隔)

直到目前，随机数发生器才刚刚被嵌入到商业上可用的集成电路中。在这种情况下，随机源的类型、它在集成电路上所占的表面积、技术实现和小型化具有重要的意义。然而直到今天，随机数发生器对于边际信道攻击的安全性仍很少被注意到。已经实现的嵌入式随机数发生器的例子有DE 10117362A1；Cryptography Research，Inc.的“Evaluation of the VIA C3 Nehemiah RandomNumber Generator(威盛C3 Nehemiah随机数发生器的测评)”，URLhttp://www.cryptography.com/resources/whitepapers/VIA rng.pdf；Cryptography Research，Inc.的“The Intel Random Number Generator(英特尔随机数发生器)”，URLhttp://www.cryptography.com/resources/whitepapers/IntelRNG.pdf；US2002/0186086A1；US 4855690；DE 10103071A1；Fischer Viktor和MilosDrutarovsky的“True Random Number Generator Embedded inReconfigurable Hardware(嵌入到可重新配置硬件中的真随机数发生器)”，发表在Jr.Burton，S.K.(Hrsg.)，Kaya

(Hrsg.)和ChristofPaar(Hrsg.)的“Cryptographic Hardware and Embedded Systems-CHES 2002”，4^thInternational Workshop，Redwood Shores，CA，美国，2002年8月13日-15日，校订论文。BD.2523，Springer出版社，2003年(Lecture Notes in ComputerScience)，ISBN 3-540-00409-2，第415-430页；US 5706218；WO 03/081417；DE 10213269A1；US 2003/0185392A1；EP 1343073A2；Tkacik，Thomas E的“A Hardware Random Number Generator(硬件随机数发生器)”，发表在Jr.，Burton S.K.(Hrsg.)，

Kaya

(Hrsg.)和ChristofPaar(Hrsg.)的“Cryptographic Hardware and Embedded Systems-CHES 2002”，4^thInternational Workshop，Redwood Shores，CA，美国，2002年8月13日-15日，校订论文，BD 2523，Springer出版社，2003年(Lecture Notes in ComputerScience)，ISBN 3-540-00409-2，第450-453页。

本发明从一个所谓的反相器链-随机数发生器出发，这种发生器在现有技术中描述有多种不同的实施方式。例如参考DE 10213269A1。

这些随机数发生器的基础部件是一个所谓的环形振荡器8。它由串联连接的奇数K个反相器inv₁，inv₂...，inv_K(逻辑非门)组成，其中最后一个反相器inv_K的输出端连接到第一个反相器inv₁的输入端上(见图15a)。通过每一个反相器inv₁，inv₂...，inv_K的延时，只有当门inv₁，inv₂...，inv_K的数目K为奇数时才会产生一个周期性的振荡。

为了开始和停止振荡，可以用一个具有控制输入端“开始/停止”的与非门nand₁来代替第一个反相器inv₁(见图15b)。如果控制输入端“开始/停止”被置为逻辑“1”，则环形振荡器9开始振荡。

图16a示出了一个环形振荡器10，其K＝3，有两个反相器inv₂，inv₃和一个与非门nand₁。图16b示出了在一个具有延迟时间τ的反相器inv的输入端11和输出端12上的理想信号轨迹。如果假设图16a中的环形振荡器10的门电路nand₁，inv₂，inv₃具有这种理想特性，则图16c示出了图16a中的环形振荡器10在S、B、C和A＝A′点在输入端S被设置为“1”之后经过时间T的理想信号轨迹。

对于K＝3的环形振荡器10的一个使用CMOS元件74HCT04的技术实现(无输入端与非门，图17a)，使用示波器记录的A′点的信号轨迹14如图17b所示。如放大的信号轨迹14(图17b)的细节所示，电路74HCT04的导线中电子的热运动添加了一个热噪声信号。图17c示出了一个长的时间间隔t内观察到的带有噪声的振荡信号14的包络线15。可以注意到，与无噪声的信号相比，信号14侧翼中的噪声导致提前或者推迟达到判决门限。这个在侧翼上的时间随机的偏移被称为“抖动(Jitter)”。以固定时间点t1为参考观察到的可能的最大侧翼偏移之间的差值被表示为Δ。这个差值的大小随着侧翼距参考时间点t₁间距离的增大而增大。这个现象被称为抖动累积。

图18示出了图17a所示振荡器10的一个振荡信号14，频率f约为25MHz，在0.2秒时间内平均振荡512次。这个平均信号的包络线13显示了从触发点开始不同时间间隔内的自相关特性。从图18中可以看出，信号14直到大约0.28秒之后才与抖动累积完全不相关。

这意味着，只有在采样速率v为3Hz(或者更低)的情况下，生成的数位才是不相关的，并因此可以用作一个随机数位源。为了提高生成随机数位的最大可能速率v_max，多个具有可以将不同周期的环形振荡器(例如具有不同的K值)组合起来。图19示出了基于L个环形振荡器17，18，19，20，21，22的电路结构的两个实施例。在每个实施例中都分别执行一个输出奇偶校验(所谓的“异或”)。具体地说，环形振荡器17，18，19，20，21，22的输出端连接到一个异或门xor的输入端上，使得只有当环形振荡器17，18，19，20，21，22的输出端生成奇数个逻辑“1”时，该异或门的输出端才产生一个“1”信号。偶数个逻辑“1”将使异或门xor的输出端产生一个“0”信号。因此，异或门xor输出端的信号在下文中表示为奇偶信号PS。

图19a和图19b中的两个电路的区别仅在于是否为环形振荡器17，18，19，20，21，22设置了“开始/停止”输入端。在如图19a所示的第一个实施例中，各个环形振荡器17，18，19的“开始/停止”输入端被共同控制。在如图19a所示的第二种可能的方案中，是分别控制各个输入端，以使每个振荡信号的初始相位相互不同。

图20a示出了一个对两个环形振荡器24，25进行奇偶校验的电路，其中的环形振荡器具有共同的“开始/停止”信号。由图20b和图20c可见，奇偶信号PS、29的周期P保持恒定。由图21a可见，通过各个环形振荡器信号27、28的缓慢相移，在一个较长的时间间隔内，奇偶信号PS的信号轨迹29在一个周期P内发生了变化。在图21b中可以清楚地看到，在大约0.2秒时间内，奇偶信号PS、29的包络线表现出变化更大的自相关，该自相关小于单个分量的自相关(见图18)。这个环形振荡器的奇偶校验被用于随机数发生器的多种实现方法中。使用这种技术无法完全消除相关性，因此，会使速率降低的、附带的确定性后处理变是不可避免的。

本发明的目的在于实现并改进一种如现有技术已知的随机数发生器以及一种用于生成随机数位序列的方法，而不再需要确定性后处理。

这一目标通过具有权利要求14所述特征的随机数发生器和具有权利要求1所述特征的方法来实现。

本发明的具有优点的实施方式和改进在从属权利要求中给出。

本发明从一种用于生成随机数的方法出发，其中通过至少两个环形振荡器生成具有相同或不同周期的振荡的数字输出信号，其中生成一个外部奇偶信号，用来表示一个逻辑“0”或“1”的逻辑状态，其中当输出信号中逻辑状态“1”的个数为奇数时，则外部奇偶信号的逻辑状态“1”，否则为“0”。根据本发明，外部奇偶信号分别反馈到相应的环形振荡器的一个外部奇偶输入端上。由现有技术已知，可以通过时外部奇偶信号进行采样来生成随机数位。由于奇偶信号反馈到相应环形振荡器的(外部奇偶)输入端上，相对于现有技术中没有反馈的方法，奇偶信号的累积显著减少。因此通过本发明的方法生成随机数为可以大大提高速率。

在适当的方式中，如本发明所述的随机数发生器包括至少两个环形振荡器，它们最好由相互独立、自由振荡的、具有反馈的反相器链构成，所述反相器链带有奇数个串联连接的反相器，所述环形振荡器生成上述具有相同或者不同周期的振荡的数字输出信号；以及第一个奇偶信号生成装置，最好由一个异或门构成，它生成上面所提及的外部奇偶信号。根据本发明，设置了例如由异或门构成的反馈装置，它将这个外部奇偶信号分别反馈到相应的(由反相器链组成的)环形振荡器的一个外部奇偶输入端上。

根据本发明，在一个优选实施例中，对于每一个环形振荡器，当相应环形振荡器的输出信号或者返回到相应环形振荡器的外部奇偶输入端上的信号具有一个预先给定的逻辑状态(例如“1”)时，分别生成一个表示预先给定的逻辑状态(例如“1”)的内部奇偶信号。这个内部奇偶信号能够再次按照如前文所述的方式进一步形成奇偶信号，转换成另一个奇偶信号。所述的另一个奇偶信号能够按照前文所述的方式通过采样来生成随机数位。通过这种进一步生成奇偶信号，产生了一个信号，该信号的自相关性相对于外部奇偶信号被再一次显著降低。同时，通过该方法能够使用于生成随机数位的可能采样率再一次大大提高。

相应地，为了生成内部奇偶信号，本发明所述的随机数发生器包括相应的奇偶信号生成装置。它最好包括一个异或门，其分别具有一个外部奇偶信号输入端和一个输出信号输入端。在外部奇偶输入端上施加了一个由外部奇偶信号导出的信号，例如奇偶信号自身或者一个按照将在下文详细描述其生成方法的信号。在输出信号输入端上施加了相应环形振荡器的相应的输出信号。为生成另外的奇偶信号，按照本发明构成的随机数发生器包括另外的奇偶信号生成装置，该装置能够在内部奇偶信号中具有一个预先确定的逻辑状态(例如“1”)的个数为奇数时生成表示逻辑状态“0”或“1”的另一个奇偶信号。这种装置在相应的方式下最好也包括一个异或门(XOR门)，内部奇偶信号施加到这个异或门的输入端上。

如前文已经提及的，特别是由反相器链构成的环形振荡器会出现一个启动问题。本发明中为避免这个问题，按照本发明构成的环形振荡器设置有启动装置，用来生成一个启动信号(例如一个逻辑“1”)，并将其传送到至少一个环形振荡器的“开始/停止”输入端，从而使其激励起振。为此例如这个振荡器设置了带有两个输入端的与非门，来取代设置在输入端的反相器。这个与非门的输入端和输出端(而不是被去掉的反相器的输入端和输出端)与其余的反相器链相连接。其另一个输入端构成了前述的“开始/停止”输入端，用于引入启动信号。

原理上，所有的环形振荡器都能够通过相应的“开始/停止”输入端被分别启动。然而在许多情况下已经表明，最好是将所有的环形振荡器同时借助同一个启动信号(例如逻辑“1”)激励起振。为达到这个目的，例如可以为所有的环形振荡器分别设置一个与非门，来取代设置在输入端的反相器，其用于引入启动信号(例如一个逻辑“1”)的“开始/停止”输入端互相连接在一起。

根据编码星座图的不同，现在还可能会出现一个启动问题。此启动问题可以通过如下方法克服：在至少一个外部奇偶输入端的前面接入一个反相器，将外部奇偶信号引至这个反相器。一方面，这个反相器使得在外部奇偶输入端处的信号产生延时，另一方面，使得在这个前面接有反相器的外部奇偶输入端处的信号发生极性反转。后者导致相应环形振荡器的输入端处的极性反转，从而使这个环形振荡器开始振荡。其结果是使得其他连接的环形振荡器也被激励起振。

已经证明，在某些特定应用情况下，当所有的外部奇偶输入端前面都接有由不同数目的反相器组成的反相器链时，将外部奇偶信号引入这些反相器链是具有优点的。电路结构在满足如下条件时产生振荡：由第一个环形振荡器生成的输出信号的周期(该周期等于一个门电路(反相器，与非门，异或门)的延迟时间的奇数倍)与第一个环形振荡器的外部奇偶输入端上的外部奇偶信号的延迟持续时间(该延迟持续时间等于延迟时间的倍数)之和是延迟时间的奇数倍，并且由第二个环形振荡器生成的输出信号的周期(该周期等于延迟时间的奇数倍)与第二个环形振荡器的外部奇偶输入端上的外部奇偶信号的延迟持续时间(该延迟持续时间等于延迟时间的倍数)之和是延迟时间的偶数倍。

如前文所述，外部奇偶信号以及另一个奇偶信号都可以用来生成随机数位。因此如本发明所述的随机数发生器具有采样装置，其用来对外部奇偶信号以预定的速率进行采样以生成随机数位，和/或具有采样装置，其用来以预定的速率对另一个奇偶信号进行采样以生成随机数位。

将上述类型的多个随机数发生器结合起来，可以进一步提高最大采样率。从生成外部的、尤其是经过采样的奇偶信号的随机数发生器和/或生成其他的、尤其是经过采样的奇偶信号的随机数发生器出发，可以通过基于这些奇偶信号的再一次或者重复的奇偶信号生成(任意的奇偶信号生成方案都是可行的)来构造随机数发生器，其中为了生成随机数而设置的(超级)奇偶信号具有几乎可以任意减小的自相关性。

进一步生成随机数需要进行采样。其中是对外部奇偶信号还是对其他奇偶信号、或者对其他更低级别的奇偶信号以预定的速率进行同步采样以生成随机数位，或者是对最高级别(超级)奇偶信号按照预定的速率进行同步采样以生成随机数位并没有关系。

采样可以在恒定的时间间隔下实现，但本发明也支持随机的、不一致的采样时间间隔。例如，随机采样可以通过以下方式实现：当一个由上述随机数发生器生成的随机数位为预先确定的逻辑状态(例如“1”)时进行采样。

例如，采样可以由一个D触发器来实现，所述的D触发器通过时钟节拍来控制，所述时钟节拍来自一个定时器，尤其是来自一个非稳态多谐振荡器(在时间恒定的采样时间间隔下)，或者来自一个上文所述的具有反馈的环形振荡器(在时间随机的采样时间间隔下)。

下面借助附图对本发明进行详细的描述，如图所示：

图1示出了具有反馈奇偶信号的环形振荡器。

图2示出了一个具有反馈的环形振荡器的启动问题的例子：

a)启动之前；

b)启动之后。

图3示出了图2中启动问题的一个解决方案：

a)启动之前；

b)启动之后。

图4示出了图3所示电路中奇偶信号PS在不同时间范围内的信号轨迹：

a)10ns；

b)40ns；

c)200ns；

d)400ns；

e)1000ns；

f)2000ns。

图5示出了图3所示电路的平均奇偶信号。

图6示出了具有反馈的环形振荡器(RRO)的整体电路框图。

图7示出了一个RRO(4；1，3，4，5；3，2，1，0)的电路；

图8示出了图7中RRO(4；1，3，4，5；3，2，1，0)在P₁、P₂、P₃和P₄点的内部奇偶信号。

图9示出了一个用RRO实现的随机数发生器。

图10示出了一个用RRO(4；1，3，4，5；3，2，1，0)实现的随机数发生器的例子。

图11示出了一个具有N个RRO和经过采样的超级奇偶信号的随机数发生器。

图12示出了一个具有N个经过采样的RRO和经过采样的超级奇偶信号的随机数发生器。

图13示出了一个具有N个同步采样的RRO和经过采样的超级奇偶信号的随机数发生器。

图14示出了一个真随机数发生器的模型(现有技术)。

图15示出了按照现有技术的环形振荡器：

a)反相器链-环形振荡器；

b)具有控制输入端的反相器链-环形振荡器。

图16示出了一个按照现有技术的环形振荡器的功能模式的例子：

a)一个K＝3的环形振荡器(现有技术)；

b)一个反相器的理想延迟；

c)一个振荡信号的轨迹。

图17示出了图16所示环形振荡器的一个实际实现的例子：

a)用元件74HCT04实现的K＝3的环形振荡器；

b)振荡信号叠加热噪声后的轨迹；

c)叠加噪声的振荡信号的包络线。

图18示出了图17a所示环形振荡器的平均振荡信号。

图19示出了一个所谓的奇偶校验(现有技术)的实现的例子：

a)一个带有共同受控的“开始/停止”信号的L个环形振荡器的奇偶校验的电路；

b)一个带有分开控制的“开始/停止”信号的L个环形振荡器的奇偶校验的电路。

图20示出了一个如图19a所示的奇偶校验的实际实现的例子：

a)一个带有共同受控的“开始/停止”的两个环形振荡器的奇偶校验的电路的例子；

b)每一个分量的信号和奇偶校验信号的轨迹；

c)每一个分量的信号和奇偶校验信号的轨迹。

图21示出了一个如图19a所示的奇偶校验的实际实现的例子：

a)每一个分量的信号和奇偶校验信号的轨迹；

b)图20a所示电路的平均奇偶信号。

图22示出了一个带有经过中和的残余偏差的RRO。

如上所述，本发明的基本思想在于使奇偶信号反馈到各个环形振荡器的输入端上。

图1示出了本发明所述随机数发生器的第一个实施例，其基于L个环形振荡器32、33、34，这些环形振荡器的输出端被引到一个异或门xor的相应的输入端，在该处形成了一个奇偶信号PS。

如图1所示，反馈的奇偶信号PS被送至环形振荡器32、33、34的各个输入端上，这是通过多个逻辑异或门xor₁、xor₂、...、xor_L来实现的。奇偶信号PS所作用的相应输入端被表示为外部奇偶输入端36、37、38。

重要的是，需要注意不是参数L的所有值的组合，即K₁、...、K_L，都可以使这个电路起振，作为一个例子，图2示出了L＝3，K₁＝3，K₂＝5和K₃＝7的情况，并将在后面详细描述。

图2a示出了电路关断时的逻辑状态。图2b示出了电路接通后的状态(即在“开始/停止”信号被置为逻辑“1”之后)。需要注意的是，电路仍始终处于静止(非振荡)状态，因为与非门nand_i，1，i＝1，2，3的所有输入端都没有发生变化。这种启动问题可以通过在异或门的外部奇偶信号输入端47之前接入另外一个反相器inv_3，-1来解决(见图3)。

在图4中以不同的时间间隔示出了这个现在处于振荡状态的电路的奇偶信号PS。能够非常清楚的看到，在一个适当的(振荡)参数组合下，反馈导致奇偶信号PS的一个非常不规则的形态。平均奇偶信号PS表示出非常低且恒定的自相关性(见图5)。与图21b相比，这是一个显著的改进，它使得产生随机数位的速率v得以大大提高。

为了普遍地解决启动问题，以及为了引入附带的抖动累积，将反相器链inv_i，-j，i＝1，...，L，j＝1，...，M_i接入到异或门xor_i，i＝1，...，L的前面。各个链M₁，...，M_L的长度是可变的。为了保证“开始/停止”问题不再出现，必须特别地选定参数M_i和K_i。需要设置至少一对i、j，其中i，j∈{1，...，L}×{1，...，L}，适合两个和M_i+K_i与M_j+K_j中一个是奇数，一个是偶数。

图6示出了一个具有反馈的奇偶信号PS的通用电路框图。在下文中这个电路将被称为具有反馈的环形振荡器RRO。对异或门xor₁至xor_L的输出端P₁至P_L处的信号检查其输入信号的奇偶性，因而被称为内部奇偶信号。为了区分，在异或门XOR的输出端处的奇偶信号PS被称为外部奇偶信号。

图7示出了一个参数为L＝4，K₁＝1，K₂＝3，K₃＝4，K₄＝5；M₁＝3，M₂＝2，M₃＝1，M₄＝0的实例。简称为RRO(4；1，3，4，5；3，2，1，0)。由于RRO的构造，内部奇偶信号是非常不同的，如图8所示，可以用来产生随机数位。

通过对内部奇偶信号P₁，P₂，...，P_L进行另外一次奇偶校验PP，生成另一个奇偶信号PP，从而进一步提高质量，并在采样之后作为一个随机数位序列ZB，如图9所示。采样可以以一个由周期性时钟信号C_P所控制的D触发器85来实现。时钟信号C_P可以通过一个非稳态多谐振荡器87来生成，它的周期(均匀采样时间间隔)由一个二进制计数器86确定。为了得到随机的、非均匀的采样时间间隔，可以用RRO代替非稳态多谐振荡器87。图10示出了一个随机数发生器，它是RRO的一个实例RRO(4；1，3，4，5；3，2，1，0)，具有均匀采样时间间隔。这个随机数发生器的统计测试表明了数位7具有很小的不均匀分布(偏差)和很低的相关性。

为了克服这些影响，多个RRO通过另外一个(超级)奇偶校验SP耦合在一起。这种耦合可以通过多种方式实现。在图11中，非均匀采样在奇偶校验PP之后发生，与之相反，在图12中各个RRO在(超级)奇偶校验SP之前被采样。因为它是异步发生的，超级奇偶信号SP必须再次被采样，从而以相等的时间间隔得到随机数位7。为避免这种情况，可以同步进行采样，如图13所示。

一个小但是有干扰性的偏差常常在实际情况中出现。相产生的随机数位序列不是足够好。其他以电子形式实现的TRNG也有这个缺点，大多数是由于所使用的有源半导体元件不匹配的工作点造成的。为了对这种残余偏差进行中和，在迄今为止的实际应用中，在采样之后(在数字等级上)进行了不同的确定性后续处理，例如经常所使用的Neumann方法。所有这些方法都大大降低了成生随机数位的速率。

然而，在使用具有反馈的环形振荡器RRO的情况下，如果长度为Z(这里为具有Z个JK触发器JK₁，JK₂，...，JK_z)的二进制计数器88₁，88₂，...，88_L连接到环形振荡器RRO的输出端P₁，P₂，...，P_L上(见图9)，这种残余偏差能够在采样之前被中和。这些计数器88₁，88₂，...，88_L的输出端连接到异或门的输入端上，这些异或门进一步产生奇偶信号PP(图22)。通过对两个信号状态(具有不同持续时间的高状态和低状态)之间的信号转换进行计数，可以得到新的(更长的)信号状态。这些新的信号状态相互之间在持续时间内比原始信号的信号状态更为相似。数字Z越大，所实现的信号状态持续时间的均匀程度就越好，从而能够将残余偏差抑制为任意小的值。甚至在Z＝1时也可以获得良好的结果。

附图标记列表

1随机源

2值采集

3随机数位生成

4算法上的后续处理/随机提取

5随机数位输出

6物理环境

8环形振荡器

9具有控制输入端的环形振荡器

10环形振荡器

11输入信号

12输出信号

13信号包络线

14在传导点A′的信号轨迹

15包络线

17环形振荡器

18环形振荡器

19环形振荡器

20环形振荡器

21环形振荡器

22环形振荡器

24环形振荡器

25环形振荡器

27异或门的第一个输入信号

28异或门的第二个输入信号

29奇偶信号

30平均奇偶信号的包络线

32环形振荡器

33环形振荡器

34环形振荡器

36外部奇偶输入端

37外部奇偶输入端

38外部奇偶输入

41环形振荡器

42环形振荡器

43环形振荡器

45外部奇偶输入端

46外部奇偶输入端

47外部奇偶输入端

47°外部奇偶输入端

71环形振荡器

72环形振荡器

73环形振荡器

81环形振荡器

82环形振荡器

83环形振荡器

84环形振荡器

85D触发器

85₁D触发器

...

86二进制计数器

86₁二进制计数器

...

87非稳态多谐振荡器

87₁非稳态多谐振荡器

...

88₁二进制计数器

...

A传导点

B传导点

C传导点

A′传导点

DESDES加密标准

f频率

inv反相器

inv₁反相器/非门

inv₂反相器/非门

...

inv_k反相器/非门

JK₁JK触发器

JK₂JK触发器

...

JK_zJK触发器

K门数目

K₁门数目

K₂门数目

K₃门数目

...

K_L门数目

L环形振荡器数目

M门数目

M₁门数目

M₂门数目

M₃门数目

M₄门数目

...

M_L门数目

N环形振荡器数目

nand₁与非门

nand₂与非门

...

P周期

P₁内部奇偶信号

P₂内部奇偶信号

...

P_L内部奇偶信号

PRNG确定性随机发生器

PS外部奇偶信号

RRO具有反馈的环形振荡器

S传导点

SP超级奇偶信号

start/stop控制输入端

t时间

t₁时间点

T经过时间

TRNG真随机数发生器

U电压

U_e输入电压

U_a输出电压

xor异或/XOR门在输入的逻辑“1”的个数为奇数时输出逻辑“1”

xor₁异或/XOR门在输入的逻辑“1”的个数为奇数时输出逻辑“1”

xor₂异或/XOR门在输入的逻辑“1”的个数为奇数时输出逻辑“1”

Z数目

ZB随机数位

Δ差

v采样率

v_max最大采样率

τ延迟时间

Claims

1.一种生成随机数的方法，其中通过至少两个环形振荡器(32，33，34，41，42，43，71，72，73，81，82，83，84)生成相同或不同周期的振荡的数字输出信号(A₁，A₂，...，A_L)，并生成一个表示逻辑状态“0”或“1”的外部奇偶信号(PS)，当输出信号(A₁，A₂，...，A_L)中逻辑状态“1”的数目为奇数时这个外部奇偶信号为逻辑状态“1”，否则为逻辑状态“0”，其特征在于，所述外部奇偶信号(PS)分别反馈到相应的环形振荡器(32，33，34，41，42，43，71，72，73，81，82，83，84)的外部奇偶输入端(36，37，38，45，46，47)上。

2.如权利要求1所述的方法，其特征在于，对于每一个环形振荡器(32，33，34，41，42，43，71，72，73，81，82，83，84)，当相应的环形振荡器(32，33，34，41，42，43，71，72，73，81，82，83，84)的输出信号(A₁，A₂，...，A_L)或者反馈到相应的环形振荡器(32，33，34，41，42，43，71，72，73，81，82，83，84)的外部奇偶输入端(36，37，38，45，46，47)上的信号为一个预定的逻辑状态“1”时，分别生成一个表示一个预先确定的逻辑状态“0”或“1”的内部奇偶信号(P₁，P₂，P₃，P₄，...，P_L)。

3.如权利要求2所述的方法，其特征在于，生成表示一个逻辑状态“0”或“1”的另外的奇偶信号(PP)，当内部奇偶信号(P₁，P₂，P₃，P₄，...，P_L)中逻辑状态“1”的个数为奇数时，所述另外的奇偶信号为逻辑状态“1”，否则为逻辑状态“0”。

4.如权利要求3所述的方法，其特征在于，在生成所述另外的奇偶信号(PP)之前对内部奇偶信号(P₁，P₂，P₃，P₄，...，P_L)的信号转换进行计数。

5.如以上权利要求中任一项所述的方法，其特征在于，环形振荡器(32，33，34，41，42，43，71，72，73，81，82，83，84)中的至少一个借助于一个引至相应环形振荡器(32，33，34，41，42，43，71，72，73，81，82，83，84)的相应输入端(开始/停止)的启动信号“1”被激励起振。

6.如权利要求5所述的方法，其特征在于，所有的环形振荡器(32，33，34，41，42，43，71，72，73，81，82，83，84)同时借助于同一个启动信号“1”被激励起振。

7.如权利要求1所述的方法，其特征在于，外部奇偶信号(PS)在被反馈到至少一个外部奇偶输入端(47)之前被反相。

8.如权利要求1所述的方法，其特征在于，外部奇偶信号(PS)在被反馈到至少一个外部奇偶输入端(47)之前被延迟。

9.如权利要求8所述的方法，其特征在于，外部奇偶信号(PS)在被反馈到不同的外部奇偶输入端(36，37，38，45，46，47)之前被延迟不同的时间(τ)。

10.如权利要求9所述的方法，其特征在于，环形振荡器(32，33，34，41，42，43，71，72，73，81，82，83，84)的周期和外部奇偶信号(PS)在环形振荡器(32，33，34，41，42，43，71，72，73，81，82，83，84)的外部奇偶输入端(36，37，38，45，46，47)上的延迟时间按照如下方式选择：由第一个环形振荡器(32，33，34，41，42，43，71，72，73，81，82，83，84)生成的输出信号(A₁，A₂，...，A_L)的周期与第一个环形振荡器(32，33，34，41，42，43，71，72，73，81，82，83，84)的外部奇偶输入端(36，37，38，45，46，47)上的外部奇偶信号的延迟时间之和是一个门电路的延迟时间的奇数倍，其中由第一个环形振荡器生成的输出信号的周期等于一个门电路的延迟时间的奇数倍(K₁，K₂，K₃，...，K_L)，而第一个环形振荡器的外部奇偶输入端上的外部奇偶信号的延迟时间等于一个门电路的延迟时间的倍数(M₁，M₂，M₃，...，M_L)；并且由第二个环形振荡器(32，33，34，41，42，43，71，72，73，81，82，83，84)生成的输出信号(A₁，A₂，...，A_L)的周期与第二个环形振荡器(32，33，34，41，42，43，71，72，73，81，82，83，84)的外部奇偶输入端(36，37，38，45，46，47)上的外部奇偶信号(PS)的延迟时间之和是一个门电路的延迟时间的偶数倍，其中由第二个环形振荡器生成的输出信号的周期等于一个门电路的延迟时间的奇数倍(K₁，K₂，K₃，...，K_L)，而第二个环形振荡器的外部奇偶输入端上的外部奇偶信号的延迟时间等于一个门电路的延迟时间的倍数(M₁，M₂，M₃，...，M_L)。

11.如权利要求1所述的方法，其特征在于，为了生成随机数位(78)，以预定的速率(v)对外部奇偶信号(PS)进行采样。

12.如权利要求3所述的方法，其特征在于，为了生成随机数位(78)，以预定的速率(v)对所述另外的奇偶信号(PP)进行采样。

13.如权利要求1所述的方法，其特征在于，生成多个外部奇偶信号(PS)，并且生成一个表示一个逻辑状态“0”或“1”的超级奇偶信号(SP)，当所述外部奇偶信号(PS)的逻辑状态“1”的个数为奇数时，这个超级奇偶信号为逻辑状态“1”，否则为逻辑状态“0”。

14.如权利要求3所述的方法，其特征在于，生成多个所述另外的奇偶信号(PP)，并且生成一个表示一个逻辑状态“0”或“1”的超级奇偶信号(SP)，当所述另外的奇偶信号(PP)中逻辑状态“1”的个数为奇数时，这个超级奇偶信号为逻辑状态“1”，否则为逻辑状态“0”。

15.如权利要求13所述的方法，其特征在于，为了生成随机数位(ZB)，以一个预定的速率(v)对所述外部奇偶信号(PS)进行同步采样；或者为了生成随机数位(ZB)，以一个预定的速率(v)对超级奇偶信号(SP)进行采样。

16.如权利要求14所述的方法，其特征在于，为了生成随机数位(ZB)，以一个预定的速率(v)对所述另外的奇偶信号(PP)进行同步采样；或者为了生成随机数位(ZB)，以一个预定的速率(v)对超级奇偶信号(SP)进行采样。

17.如权利要求11或12所述的方法，其特征在于，以随机的、非均匀的采样时间间隔进行采样。

18.如权利要求17所述的方法，其特征在于，当随机生成的一个随机数位(ZB)具有一个预先确定的逻辑状态“1”时进行采样。

19.一种随机数发生器，具有至少两个环形振荡器(32，33，34，41，42，43，71，72，73，81，82，83，84)，由互相独立的、自由振荡的、具有反馈的反相器链组成，所述反相器链具有奇数(K)个串联连接的反相器(inv_1，2，inv_2，1，inv_3，1，...，inv_i，j，...，inv_L，KL)，以生成不同周期的、振荡的数字输出信号(A₁，A₂，...，A_L)，并且具有第一奇偶信号生成装置(XOR)，其生成一个表示预先确定的逻辑状态“0”或“1”的外部奇偶信号(PS)，当输出信号(A₁，A₂，...，A_L)中逻辑状态“1”的个数为奇数时，该外部奇偶信号为逻辑状态“1”，否则为逻辑状态“0”，其特征在于，设置有反馈装置(xor₁，xor₂，xor₃，xor₄，...，xor_L)，用于将所述外部奇偶信号(PS)分别反馈到相应环形振荡器(32，33，34，41，42，43，71，72，73，81，82，83，84)的外部奇偶输入端(36，37，38，45，46，47)上。

20.如权利要求19所述的随机数发生器，其特征在于，第一奇偶信号生成装置包括一个异或门(XOR)，输出信号(A₁，A₂，...，A_L)施加到该异或门的输入端上。

21.如权利要求19或20所述的随机数发生器，其特征在于，设置有第二奇偶信号生成装置(xor₁，xor₂，xor₃，...，xor_L)，用来为每一个环形振荡器(32，33，34，41，42，43，71，72，73，81，82，83，84)分别生成一个表示预先确定的逻辑状态“1”的内部奇偶信号(P₁，P₂，P₃，P₄，...，P_L)，当相应的环形振荡器(32，33，34，41，42，43，71，72，73，81，82，83，84)的输出信号(A₁，A₂，...，A_L)或者反馈到相应环形振荡器(32，33，34，41，42，43，71，72，73，81，82，83，84)的外部奇偶输入端(36，37，38，45，46，47)上的信号具有一个预先确定的逻辑状态“1”时，所述内部奇偶信号为逻辑状态“1”。

22.如权利要求21所述的随机数发生器，其特征在于，第二奇偶信号生成装置包括异或门(xor₁，xor₂，xor₃，...，xor_L)，这些异或门分别具有一个外部奇偶输入端和一个输出信号输入端，其中在相应异或门的外部奇偶输入端上施加有一个由外部奇偶信号(PS)导出的信号，在输出信号输入端上施加有相应环形振荡器(32，33，34，41，42，43，71，72，73，81，82，83，84)的相应的输出信号(A₁，A₂，...，A_L)。

23.如权利要求22所述的随机数发生器，其特征在于，设置有第三奇偶信号生成装置，用来生成表示一个逻辑状态“0”或“1”的另外的奇偶信号(PP)，当内部奇偶信号(P₁，P₂，P₃，P₄，...，P_L)中逻辑状态“1”的个数为奇数时，所述另外的奇偶信号为逻辑状态“1”，否则为逻辑状态“0”。

24.如权利要求23所述的随机数发生器，其特征在于，设置有计数装置(88₁，88₂，...，88_L)，用来在生成所述另外的奇偶信号(PP)之前对内部奇偶信号(P₁，P₂，P₃，...，P_L)的信号转换进行计数。

25.如权利要求24所述的随机数发生器，其特征在于，所述计数装置包括一个二进制计数器(88₁，88₂，...，88_L)。

26.如权利要求25所述的随机数发生器，其特征在于，所述计数装置包括一个触发器链。

27.如权利要求26所述的随机数发生器，其特征在于，所述触发器链由JK触发器(JK₁，JK₂，...，JK_Z)组成。

28.如权利要求19所述的随机数发生器，其特征在于，设置有启动装置，用来生成一个启动信号“1”并将其送至至少一个环形振荡器(32，33，34，41，42，43，71，72，73，81，82，83，84)的一个输入端(开始/停止)上，使其激励起振。

29.如权利要求28所述的随机数发生器，其特征在于，至少一个环形振荡器(32，33，34，41，42，43，71，72，73，81，82，83，84)包括一个与非门(nand₁，nand_1，1，nand_2，1，nand_3，1，...，nand_i，1，...，nand_L，1)，用来代替设置在输入端处的反相器(inv₁)，所述与非门具有用于引入启动信号“1”的输入端(开始/停止)。

30.如权利要求28或29所述的随机数发生器，其特征在于，如此构造所述启动装置：使所有的环形振荡器(32，33，34，41，42，43，71，72，73，81，82，83，84)同时借助于同一个启动信号“1”被激励起振。

31.如权利要求30所述的随机数发生器，其特征在于，所有的环形振荡器(32，33，34，41，42，43，71，72，73，81，82，83，84)分别包括一个与非门(nand₁，nand_1，1，nand_2，1，nand_3，1，...，nand_i，1，...，nand_L，1)，用来代替设置在输入端处的反相器(inv₁)，这些与非门分别具有一个输入端(开始/停止)，这些输入端互相连接在一起以引入启动信号“1”。

32.如权利要求19所述的随机数发生器，其特征在于，在至少一个外部奇偶输入端(47)前面接入一个反相器(inv_3，-1，inv_1，-M1，...，inv_1，-1，...，inv_L，-ML，...，inv_L，-1)，外部奇偶信号(PS)被送至该反相器。

33.如权利要求32所述的随机数发生器，其特征在于，在所有的外部奇偶输入端(47)前面接入由不同数目(M₁，M₂，...，M_L)的反相器(inv_1，-M1，...，inv_1，-1，...，inv_L，ML，inv_L，-1)构成的反相器链，外部奇偶信号(PS)被送至该反相器链。

34.如权利要求33所述的随机数发生器，其特征在于，由第一个环形振荡器(32，33，34，41，42，43，71，72，73，81，82，83，84)生成的输出信号(A₁，A₂，...，A_L)的周期与第一个环形振荡器(32，33，34，41，42，43，71，72，73，81，82，83，84)的外部奇偶输入端(36，37，38，45，46，47)上的外部奇偶信号(PS)的延迟时间之和是一个门电路的延迟时间的奇数倍，其中由第一个环形振荡器生成的输出信号的周期等于一个门电路的延迟时间的奇数倍(K₁，K₂，K₃，...，K_L)，而第一个环形振荡器的外部奇偶输入端上的外部奇偶信号的延迟时间等于一个门电路的延迟时间的倍数(M₁，M₂，M₃，...，M_L)；并且由第二个环形振荡器(32，33，34，41，42，43，71，72，73，81，82，83，84)生成的输出信号(A₁，A₂，...，A_L)的周期与第二个环形振荡器(32，33，34，41，42，43，71，72，73，81，82，83，84)的外部奇偶输入端(36，37，38，45，46，47)上的外部奇偶信号(PS)的延迟时间之和是一个门电路的延迟时间的偶数倍，其中由第二个环形振荡器生成的输出信号的周期等于一个门电路的延迟时间的奇数倍(K₁，K₂，K₃，...，K_L)，而第二个环形振荡器的外部奇偶输入端上的外部奇偶信号的延迟时间等于一个门电路的延迟时间的倍数(M₁，M₂，M₃，...，M_L)。

35.如权利要求19所述的随机数发生器，其特征在于，设置有采样装置，用来以一个预定的速率(v)对外部奇偶信号(PS)进行采样，以生成随机数位(ZB)。

36.如权利要求23所述的随机数发生器，其特征在于，设置有采样装置，用来以一个预定的速率(v)对所述另外的奇偶信号(PP)进行采样，以生成随初数位(ZB)。

37.如权利要求19所述的随机数发生器，其特征在于，设置有多个随机数发生器，用来生成所述外部奇偶信号(PS)，并且设置有超级奇偶信号生成装置，其生成一个表示一个逻辑状态“0”或“1”的超级奇偶信号(SP)，当所述外部奇偶信号(PS)中逻辑状态“1”的个数为奇数时，该超级奇偶信号为逻辑状态“1”，否则为逻辑状态“0”。

38.如权利要求23所述的随机数发生器，其特征在于，设置有多个随机数发生器，用来生成所述另外的奇偶信号(PP)，并且没置有超级奇偶信号生成装置，其生成一个表示一个逻辑状态“0”或“1”的超级奇偶信号(SP)，当所述另外的奇偶信号(PP)中逻辑状态“1”的个数为奇数时，该超级奇偶信号为逻辑状态“1”，否则为逻辑状态“0”。

39.如权利要求37所述的随机数发生器，其特征在于，设置有采样装置，用来以一个预定的速率(v)对外部奇偶信号(PS)进行同步采样，以生成随机数位(ZB)；和/或设置有采样装置，用来以一个预定的速率(v)对超级奇偶信号(SP)进行采样，以生成随机数位(ZB)。

40.如权利要求38所述的随机数发生器，其特征在于，设置有采样装置，用来以一个预定的速率(v)对所述另外的奇偶信号(PP)进行同步采样，以生成随机数位(ZB)；和/或设置有采样装置，用来以一个预定的速率(v)对超级奇偶信号(SP)进行采样，以生成随机数位(ZB)。

41.如权利要求35所述的随机数发生器，其特征在于，所述采样装置被设置为以随机的、非均匀的采样时间间隔进行采样。

42.如权利要求41所述的随机数发生器，其特征在于，当由所述随机数发生器所随机生成的随机数位(ZB)为一个预先确定的逻辑状态“1”时进行采样。

43.如权利要求35所述的随机数发生器，其特征在于，所述采样装置包括一个D触发器(88₁，88₂，...，88_L)，该D触发器由时钟节拍(C_P)来控制，该时钟节拍来自一个定时器。

44.如权利要求43所述的随机数发生器，其特征在于，所述时钟节拍(C_P)来自一个非稳态多谐振荡器(87，87₁，87₂，...，87_L)或者来自一个具有反馈的环形振荡器(RRO)。