PL236963B1 - Generator losowy - Google Patents

Generator losowy Download PDF

Info

Publication number
PL236963B1
PL236963B1 PL422484A PL42248417A PL236963B1 PL 236963 B1 PL236963 B1 PL 236963B1 PL 422484 A PL422484 A PL 422484A PL 42248417 A PL42248417 A PL 42248417A PL 236963 B1 PL236963 B1 PL 236963B1
Authority
PL
Poland
Prior art keywords
phase detector
output
gpsp
input
inputs
Prior art date
Application number
PL422484A
Other languages
English (en)
Other versions
PL422484A1 (pl
Inventor
Piotr Zbigniew Wieczorek
Krzysztof Gołofit
Original Assignee
Politechnika Warszawska
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Politechnika Warszawska filed Critical Politechnika Warszawska
Priority to PL422484A priority Critical patent/PL236963B1/pl
Priority to EP18845061.3A priority patent/EP3665776A4/en
Priority to PCT/IB2018/055937 priority patent/WO2019030667A1/en
Priority to US16/637,351 priority patent/US11366640B2/en
Publication of PL422484A1 publication Critical patent/PL422484A1/pl
Publication of PL236963B1 publication Critical patent/PL236963B1/pl

Links

Landscapes

  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Position Fixing By Use Of Radio Waves (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)

Description

Opis wynalazku
Przedmiotem wynalazku jest generator losowy przeznaczony zwłaszcza do generacji losowych liczb i ciągów liczbowych.
Znany jest w technice, np. z publikacji Xiaoyan Jia, Liji Wu, Beibei Wang, Xiangmin Zhang, „A Novel Oscillator-Based TRNG for Smart IC Card”, 2015 IEEE 11th International Conference on ASIC (ASICON), Chengdu, ISSN: 2162-755X, DOI: 10.1109/ASICON.2015.7517094, generator losowy, który zawiera dwa generatory pierścieniowe oraz detektor fazy. Wyjścia generatorów pierścieniowych dołączone są do wejść detektora fazy, natomiast wyjście detektora fazy jest wyjściem generatora losowego.
Z amerykańskiego opisu patentowego US2011169580A1 znany jest generator liczb losowych, który zawiera pierwszy oscylator o wysokiej częstotliwości (HF), drugi oscylator o niskiej częstotliwości (LF) i obwód próbkujący. Oscylator HF generuje sygnał oscylacyjny wysokiej częstotliwości. Oscylator LF generuje sygnał oscylacyjny niskiej częstotliwości. Sygnał oscylacyjny LF służy do próbkowania sygnału oscylacyjnego HF w celu wygenerowania sekwencji losowych bitów. W jednym korzystnym przykładzie wykonania oscylator LF zawiera wiele stopni inwerterów, a każdy inwerter zawiera szereg tranzystorów o minimalnej długości.
Z amerykańskiego opisu patentowego US2004264233A1 znany jest generator liczb losowych z układem oscylatora pierścieniowego, który zawiera oscylator pierścieniowy z bramką EX-OR i czterema inwerterami tworzącymi razem pętlę. Pętla przechodzi w stan stabilny dla sygnału startowego o niskim poziomie i oscyluje dla sygnału startowego o wysokim poziomie. Gdy sygnał startowy ma impuls o szerokości krótszej niż czas opóźnienia pętli, węzły wyjściowe odpowiednio reagują, przechodząc kolejno w stan metastabilności zawisając pomiędzy poziomami wysokim i niskim. Przerzut metastabilny z czasem maleje i ostatecznie znika. Ponieważ stan metastabilny nie może się utrzymywać długo, znika w dowolnym, losowym węźle. Licznik dostarcza zatem sygnał będący prawdziwie losową liczbą w zależności od długości utrzymywania się stanu metastabilnego. W ten sposób można zaimplementować miniaturowy generator liczb losowych, mający zmniejszone zużycie energii, a także o wysokiej wydajności.
Celem wynalazku jest wywołanie procesu chaotycznego o charakterze niedeterministycznym.
Istota układu według wynalazku polega na tym, że w generatorze losowym przynajmniej jeden generator pierścieniowy jest generatorem pierścieniowym z przełączaną ścieżką propagacji oraz że wyjście detektora fazy dołączone jest do przynajmniej jednego wejścia sterującego generatorów pierścieniowych z przełączaną ścieżką propagacji, oraz że wyjście detektora fazy dołączone jest do przynajmniej jednego wejścia sterującego generatorów pierścieniowych z przełączaną ścieżką propagacji przez układ sterujący. Generator pierścieniowy ma przynajmniej jedną linię opóźniającą, której wejście i wyjście ma ze sobą połączone i dołączone do wyjścia generatora pierścieniowego oraz że linia opóźniająca ma elementy opóźniające połączone w szereg. Generator pierścieniowy z przełączaną ścieżką propagacji ma przynajmniej dwie linie opóźniające połączone ze sobą tak, że wyjście pierwszej linii opóźniającej dołączone jest do wejścia drugiej linii opóźniającej a wyjście jednej z tych linii opóźniających dołączone jest do wyjścia generatora pierścieniowego z przełączaną ścieżką propagacji. Linie opóźniające mają elementy opóźniające połączone w szeregi. Generator pierścieniowy z przełączaną ścieżką propagacji ma multiplekser, którego wejście sterujące ma dołączone do wejścia sterującego generatora pierścieniowego z przełączaną ścieżką propagacji, wyjście ma dołączone do wejścia jednej linii opóźniającej, a wejścia ma dołączone do wejścia i wyjścia innej linii opóźniającej. Układ sterujący ma przynajmniej jeden element opóźniający oraz elementy opóźniające połączone są w szereg. Detektor fazy ma przerzutnik o dwóch wejściach dołączonych do wejść detektora fazy i wyjściu dołączonym do wyjścia detektora fazy. Detektor fazy ma dwa przerzutniki o dwóch wejściach i dwóch wyjściach każdy, ma wejścia przerzutników dołączone do wejść detektora fazy, ma wyjścia przerzutników dołączone do wyjść detektora fazy, przy czym pierwsze wejście detektora fazy dołączone ma jednocześnie do pierwszego wejścia pierwszego przerzutnika i drugiego wejścia drugiego przerzutnika, drugie wejście detektora fazy dołączone ma jednocześnie do drugiego wejścia pierwszego przerzutnika i pierwszego wejścia drugiego przerzutnika, a wyjście detektora fazy dołączone ma do wybranych wyjść przerzutników przez układ logiczny.
Wynalazek umożliwia generację liczb i ciągów losowych dzięki niestabilności korekcji fazy generatorów pierścieniowych oraz dzięki niedeterministycznemu, chaotycznemu zachowaniu układu.
PL 236 963 B1
Przedmiot wynalazku jest przedstawiony w przykładzie wykonania na rysunku, na którym fig. 1 przedstawia schemat blokowy generatora losowego z generatorem pierścieniowym i generatorem pierścieniowym z przełączaną ścieżką propagacji, fig. 2 przedstawia schemat blokowy generatora losowego z dwoma generatorami pierścieniowymi z przełączanymi ścieżkami propagacji, fig. 3 przedstawia schemat blokowy generatora pierścieniowego, fig. 4 przedstawia schemat blokowy pierwszego generatora pierścieniowego z przełączaną ścieżką propagacji, fig. 5 przedstawia schemat blokowy drugiego generatora pierścieniowego z przełączaną ścieżką propagacji, fig. 6 przedstawia schemat blokowy układu sterującego zbudowanego z elementów opóźniających, fig. 7 przedstawia schemat blokowy detektora fazy zbudowanego z jednego przerzutnika, a fig. 8 - schemat blokowy detektora fazy zbudowanego z dwóch przerzutników.
Generator losowy przedstawiony na fig 1. zawiera generator pierścieniowy GP oraz generator pierścieniowy z przełączaną ścieżką propagacji GPSP, których wyjścia o-GP i o-GPSP dołączone są do wejść i1-DF i i2-DF detektora fazy DF. Wyjście detektora fazy o-DF dołączone jest do wejścia sterującego generatora pierścieniowego z przełączaną ścieżką propagacji s-GPSP. Wyjście o-DF detektora fazy DF dołączone jest do wyjścia o-GL generatora losowego GL.
Detektor fazy DF przełącza częstotliwość generatora pierścieniowego z przełączaną ścieżką propagacji GPSP cyklicznie zmieniając lub synchronizując fazę obydwu generatorów GP i GPSP. Dzięki takiemu sprzężeniu zwrotnemu układ złożony z generatorów pierścieniowych GP i GPSP oraz detektora fazy DF może pracować w sposób chaotyczny.
Generator losowy przedstawiony na fig. 2 zawiera dwa generatory pierścieniowe z przełączanymi ścieżkami propagacji GPSP i GPSP’, których wyjścia o-GPSP i m GPSP’ dołączone są do wejść i1-DF i i2-DF detektora fazy DF. Wyjście detektora fazy o-DF dołączone jest do wejścia i-US układu sterującego US, a wyjście układu sterującego o-US dołączone jest do wejść sterujących generatorów pierścieniowych z przełączanymi ścieżkami propagacji s-GPSP i s-GPSP’. Wyjście o-DF detektora fazy DF dołączone jest do wyjścia o-GL generatora losowego GL.
Opóźnienie wprowadzane przez układ sterujący US do pętli sterowania fazą generatorów powoduje, że układ złożony z generatorów pierścieniowych GPSP i GPSP’, detektora fazy DF i układu sterującego US jest układem chaotycznym. Dodatkowo bliskość faz generatorów oznacza czasową bliskość zboczy generowanych sygnałów, które zmieniają swoje czasowe położenie przez występowanie zjawiska jitteru w układach cyfrowych. Dzięki temu pseudolosowy układ chaotyczny staje się układem niedeterministycznym. Zastosowanie drugiego generatora pierścieniowego z przełączaną ścieżką propagacji GPSP’, pracującego przeciwnie w stosunku do pierwszego generatora pierścieniowego z przełączaną ścieżką propagacji GPSP, poprawia chaotyczne właściwości działania układu.
Generator pierścieniowy przedstawiony na fig. 3 zawiera linię opóźniającą LO, której wejście i-LO i wyjście o-LO są ze sobą połączone i dołączone do wyjścia o-GP generatora pierścieniowego GP. Linia opóźniająca LO zawiera elementy opóźniające EO połączone w szereg.
Liczba elementów opóźniających oraz opóźnienie wprowadzane przez każdy element opóźniający determinują podstawową częstotliwość pracy generatora pierścieniowego GP. Częstotliwość podstawowa jest obarczona niestałością, wynikającą ze zjawisk fizycznych - typowych dla układów elektronicznych (zjawiska szumowe, termiczne, jitter itp.).
Generator pierścieniowy z przełączaną ścieżką propagacji przedstawiony na fig. 4 zawiera dwie linie opóźniające LO1 i LO2 oraz multiplekser MUX. Linie opóźniające LO1 i LO2 połączone ze sobą w szereg tak, że wyjście pierwszej linii opóźniającej o-LO1 dołączone jest do wejścia drugiej linii opóźniającej i-LO2. Wyjście drugiej linii o-LO2 dołączone jest do wyjścia o-GPSP generatora pierścieniowego z przełączaną ścieżką propagacji GPSP. Każda z linii opóźniających LO1 i LO2 zawiera elementy opóźniające EO połączone w szeregi. Multiplekser MUX ma dwa wejścia i0-MUX i i1-MUX, które dołączone są do wyjść linii opóźniających o-LO1 i o-LO2. Wyjście multipleksera o-MUX dołączone jest do wejścia pierwszej linii opóźniającej i-LO1. Wejście sterujące multipleksera s-MUX dołączone jest do wejścia sterującego generatora s-GPSP.
Generator GPSP posiada dwie podstawowe częstotliwości pracy, a wybór jednej z nich dokonywany jest przez sygnał sterujący generatora s-GPSP. Podstawowe częstotliwości pracy zależą od liczby elementów opóźniających EO składających się na każdą z linii opóźniających LO1 i LO2, od opóźnień wprowadzanych przez każdy element opóźniający EO oraz od opóźnienia wprowadzanego przez multiplekser MUX. Częstotliwości podstawowe są obarczone niestałością, wynikającą ze zjawisk fizycznych - typowych dla układów elektronicznych (zjawiska szumowe, termiczne, jitter itp.).
PL 236 963 B1
Generator pierścieniowy z przełączaną ścieżką propagacji przedstawiony na fig. 5 ma budowę taką jak układ z fig. 4, z tą różnicą, że wejścia i0-MUX i i1-MUX multipleksera MUX są dołączone są do wyjść linii opóźniających o-LO1 i o-LO2 na odwrót. Odwrotne dołączenie wyjść linii opóźniających do wejść multipleksera powoduje, że wybrana częstotliwość pracy generatora GPSP jest przeciwna w stosunku do częstotliwości wybranej w generatorze GPSP.
Układ sterujący przedstawiony na fig. 6 zawiera dwuelementowy szereg złożony z elementów opóźniających EO dołączony pomiędzy wejściem i-US i wyjściem o-US układu sterującego US.
Szereg elementów opóźniających EO wprowadza opóźnienie w sprzężeniu zwrotnym, tj. opóźnienie w przekazywaniu sygnału sterowania korekcją fazy, dzięki czemu poprawia chaotyczne właściwości działania układu.
Detektor fazy przedstawiony na fig. 7 stanowi przerzutnik P o dwóch wejściach D i C stanowiących wejścia i1-DF i i2-DF detektora fazy DF i wyjściu Q stanowiącym wyjście detektora fazy o-DF.
W zależności od tego, czy narastające zbocze na wejściu D przerzutnika nadejdzie przed czy po narastającym zboczu na wejściu C przerzutnika, na wyjściu Q pojawi się logiczna jedynka lub logiczne zero.
Detektor fazy przedstawiony na fig. 8 zawiera układ logiczny AND o dwóch wejściach i jednym wyjściu oraz dwa przerzutniki P1 i P2, każdy o dwóch wejściach D1 i C1 oraz D2 i C2 jak również dwóch wyjściach Q1 i nQ1 oraz Q2 i nQ2. Wejścia przerzutników dołączone są do wejść detektora fazy DF, natomiast wyjścia przerzutników dołączone do wyjść detektora fazy przez układ logiczny AND. Pierwsze wejście detektora fazy i1-DF dołączone jest jednocześnie do pierwszego wejścia pierwszego przerzutnika D1 i drugiego wejścia drugiego przerzutnika C2. Drugie wejście detektora fazy i2-DF dołączone jest jednocześnie do drugiego wejścia pierwszego przerzutnika C1 i pierwszego wejścia drugiego przerzutnika D2. Wejścia układu logicznego AND dołączone są do drugiego wyjścia pierwszego przerzutnika nQ1 oraz pierwszego wyjścia drugiego przerzutnika Q2. Wyjście układu logicznego AND dołączone jest do wyjścia detektora fazy o-DF.
Detektor fazy zbudowany z dwóch przerzutników pozwala na symetryczną detekcję ujemnych i dodatnich przesunięć fazowych.
Możliwości zastosowania wynalazku przewiduje się w generowaniu losowych liczb i ciągów liczbowych.

Claims (8)

1. Generator losowy zawierający detektor fazy, którego wyjście jest dołączone do wyjścia generatora losowego oraz zawierający dwa generatory pierścieniowe, których wyjścia dołączone są do wejść detektora fazy znamienny tym, że przynajmniej jeden generator pierścieniowy jest generatorem pierścieniowym z przełączaną ścieżką propagacji (GPSP, GPSP’) oraz że wyjście detektora fazy (o-DF) dołączone jest do przynajmniej jednego wejścia sterującego generatorów pierścieniowych z przełączaną ścieżką propagacji (s-GPSP).
2. Generator losowy według zastrz. 1, znamienny tym, że wyjście detektora fazy (o-DF) dołączone jest do przynajmniej jednego wejścia sterującego generatorów pierścieniowych z przełączaną ścieżką propagacji (s-GPSP, s-GPSP’) przez układ sterujący (US).
3. Generator losowy według zastrz. 1, znamienny tym, że generator pierścieniowy (GP) zawiera przynajmniej jedną linię opóźniającą (LO), której wejście (i-LO) i wyjście (o-LO) są ze sobą połączone i dołączone do wyjścia generatora pierścieniowego (o-GP), przy czym linia opóźniająca (LO) zawiera elementy opóźniające (EO) połączone w szereg.
4. Generator losowy według zastrz. 1, znamienny tym, że generator pierścieniowy z przełączaną ścieżką propagacji (GPSP, GPSP’) zawiera przynajmniej dwie linie opóźniające (LO 1, LO2) połączone ze sobą tak, że wyjście pierwszej linii opóźniającej (o-LO1) dołączone jest do wejścia drugiej linii opóźniającej (i-LO2), oraz że wyjście jednej z tych linii opóźniających (o-LO2) dołączone jest do wyjścia generatora pierścieniowego z przełączaną ścieżką propagacji (o-GPSP, o-GPSP’), przy czym linie opóźniające (LO1, LO2) zawierają elementy opóźniające (EO) połączone w szeregi.
5. Generator losowy według zastrz. 4, znamienny tym, że generator pierścieniowy z przełączaną ścieżką propagacji (GPSP, GPSP’) zawiera multiplekser (MUX), którego wejście steru-
PL 236 963 B1 jące (s-MUX) dołączone jest do wejścia sterującego generatora pierścieniowego z przełączaną ścieżką propagacji (s-GPSP, s-GPSP’), oraz którego wyjście (o-MUX) dołączone jest do wejścia jednej linii opóźniającej (i-LO1), oraz którego wejścia (i0-MUX, i1-MUX) dołączone są wejścia i wyjścia innej linii opóźniającej (o-LO2, i-LO2).
6. Generator losowy według zastrz. 2, znamienny tym, że układ sterujący (US) zawiera przynajmniej jeden element opóźniający (EO), oraz elementy opóźniające (EO) połączone są w szereg.
7. Generator losowy według zastrz. 1, znamienny tym, że detektor fazy (DF) stanowi przerzutnik (P) o dwóch wejściach (D, C) stanowiących wejścia detektora fazy (i1-DF, i2-DF) i wyjściu (Q) stanowiącym wyjście detektora fazy (o-DF).
8. Generator losowy według zastrz. 1, znamienny tym, że detektor fazy (DF) zawiera dwa przerzutniki (P1), (P2) o dwóch wejściach (D1, C1), (D2, C2) i dwóch wyjściach (Q1, nQ1), (Q2, nQ2) każdy, który ma wejścia przerzutników dołączone do wejść detektora fazy i który ma wyjścia przerzutników dołączone do wyjść detektora fazy, przy czym pierwsze wejście detektora fazy (i1-DF) dołączone jest jednocześnie do pierwszego wejścia pierwszego przerzutnika (D1) i drugiego wejścia drugiego przerzutnika (C2), drugie wejście detektora fazy (i2-DF) dołączone jest jednocześnie do drugiego wejścia pierwszego przerzutnika (C1) i pierwszego wejścia drugiego przerzutnika (D2), a wyjście detektora fazy (o-DF) dołączone jest do wybranych wyjść przerzutników (nQ1, Q2) przez układ logiczny (AND).
PL422484A 2017-08-08 2017-08-08 Generator losowy PL236963B1 (pl)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PL422484A PL236963B1 (pl) 2017-08-08 2017-08-08 Generator losowy
EP18845061.3A EP3665776A4 (en) 2017-08-08 2018-08-07 RANDOM NUMBER GENERATOR
PCT/IB2018/055937 WO2019030667A1 (en) 2017-08-08 2018-08-07 RANDOM NUMBER GENERATOR
US16/637,351 US11366640B2 (en) 2017-08-08 2018-08-07 Random number generator with a bistable and ring oscillators

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL422484A PL236963B1 (pl) 2017-08-08 2017-08-08 Generator losowy

Publications (2)

Publication Number Publication Date
PL422484A1 PL422484A1 (pl) 2019-02-11
PL236963B1 true PL236963B1 (pl) 2021-03-08

Family

ID=65270283

Family Applications (1)

Application Number Title Priority Date Filing Date
PL422484A PL236963B1 (pl) 2017-08-08 2017-08-08 Generator losowy

Country Status (1)

Country Link
PL (1) PL236963B1 (pl)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6807553B2 (en) * 2001-04-23 2004-10-19 Safenet B.V. Digital true random number generator circuit
JP4248950B2 (ja) * 2003-06-24 2009-04-02 株式会社ルネサステクノロジ 乱数発生装置
DE102004047425B4 (de) * 2004-09-28 2007-06-21 Micronas Gmbh Zufallszahlengenerator sowie Verfahren zur Erzeugung von Zufallszahlen
US8583712B2 (en) * 2007-09-18 2013-11-12 Seagate Technology Llc Multi-bit sampling of oscillator jitter for random number generation
JP4824793B2 (ja) * 2009-07-06 2011-11-30 東芝テック株式会社 ウエアラブル端末装置及びプログラム
US8583711B2 (en) * 2009-12-02 2013-11-12 Seagate Technology Llc Random number generation system with ring oscillators

Also Published As

Publication number Publication date
PL422484A1 (pl) 2019-02-11

Similar Documents

Publication Publication Date Title
US6914460B1 (en) Counter-based clock doubler circuits and methods
US9405510B2 (en) Random number generator
US7362187B1 (en) Sequential VCO phase output enabling circuit
CN107346233B (zh) 大量振荡的生成器
EP3502870B1 (en) Stabilizing the startup behavior of ring oscillators
US6906571B1 (en) Counter-based phased clock generator circuits and methods
Fujieda On the feasibility of TERO-based true random number generator on Xilinx FPGAs
CN107346970B (zh) 脉冲计数电路
CN107346400B (zh) 多路复用器结构
US9891652B2 (en) Critical paths accommodation with frequency variable clock generator
TWI579763B (zh) 具有亂數產生模式的儲存電路
KR100967103B1 (ko) 클럭생성회로 및 클럭생성방법
PL236963B1 (pl) Generator losowy
CN110198162B (zh) 包括时钟发生电路的半导体器件
US11366640B2 (en) Random number generator with a bistable and ring oscillators
JP6219118B2 (ja) 発振器
PL236965B1 (pl) Generator losowy
PL236964B1 (pl) Generator losowy
PL242884B3 (pl) Generator losowy
PL235109B1 (pl) Generator losowy
PL241526B1 (pl) Generator losowy
PL235105B1 (pl) Generator losowy
PL235106B1 (pl) Generator losowy
PL237196B1 (pl) Generator losowy
PL242251B1 (pl) Generator losowy