PL235105B1 - Generator losowy - Google Patents
Generator losowy Download PDFInfo
- Publication number
- PL235105B1 PL235105B1 PL425585A PL42558518A PL235105B1 PL 235105 B1 PL235105 B1 PL 235105B1 PL 425585 A PL425585 A PL 425585A PL 42558518 A PL42558518 A PL 42558518A PL 235105 B1 PL235105 B1 PL 235105B1
- Authority
- PL
- Poland
- Prior art keywords
- output
- inputs
- input
- metastability
- circuit
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
Description
Opis wynalazku
Przedmiotem wynalazku jest generator losowy przeznaczony zwłaszcza do generacji liczb i ciągów liczbowych prawdziwie losowych.
W stanie techniki znane są konstrukcje generatorów losowych, w których wykorzystuje się pary generatorów pierścieniowych i układy bistabilne, takie jak detektor fazy, czy układ metastabilnościowy.
Znany jest w technice, np. z publikacji Piotra Z. Wieczorka, „Secure TRNG with Random Phase Stimulation”, XL-th IEEE-SPIE Joint Symposium on Photonics, Web Engineering, Electronics for Astronomy and High Energy Physics Experiments, Wilga 2017, SPIE volume 10445, ISBN: 9781510613546, Electronic ISBN: 9781510613553, generator losowy, który zawiera dwa generatory pierścieniowe oraz układ metastabilnościowy. Wyjścia generatorów pierścieniowych dołączone są do wejść układu metastabilnościowego, natomiast wyjście układu metastabilnościowego jest wyjściem generatora losowego. Generator pierścieniowy składa się z linii opóźniającej zamkniętej w pętlę, której wejście i wyjście są ze sobą połączone i dołączone do wyjścia generatora losowego. Linia opóźniająca składa się z elementów opóźniających połączonych w szereg i włączonych pomiędzy wejściem i wyjściem tej linii.
Znany jest w technice, np. z publikacji Xiaoyan Jia, Liji Wu, Beibei Wang, Xiangmin Zhang, „A Novel Oscillator-Based TRNG for Smart IC Card”, 2015 IEEE 11th International Conference on ASIC (ASICON), Chengdu, DOI : 10.1109/ASICON.2015.7517094, ISSN: 2162-755X, generator losowy, który zawiera dwa generatory pierścieniowe oraz detektor fazy. Wyjścia generatorów pierścieniowych dołączone są do wejść detektora fazy, natomiast wyjście detektora fazy jest wyjściem generatora losowego. Generator pierścieniowy składa się z linii opóźniającej zamkniętej w pętlę, której wejście i wyjście są ze sobą połączone i dołączone do wyjścia generatora losowego. Linia opóźniająca składa się z elementów opóźniających połączonych w szereg i włączonych pomiędzy wejściem i wyjściem tej linii.
Celem wynalazku jest zapewnienie niedeterministycznych faz sygnałów na wejściach detektorów fazy oraz niedeterministycznej inicjalizacji procesów metastabilnościowych.
Istota wynalazku polega na tym, że generator losowy zawierający pierwszy układ bistabilny, którego wyjście jest dołączone do pierwszego wyjścia generatora losowego, zawierający dwa generatory pierścieniowe, których wyjścia dołączone są do wejść układu bistabilnego, przy czym generatory pierścieniowe składają się z linii opóźniających zamkniętych w pętle, a linie opóźniające składają się z elementów opóźniających połączonych w szeregi włączone pomiędzy wejściami i wyjściami tych linii, posiada przynajmniej jeden dodatkowy układ bistabilny, którego wyjście jest dołączone do dodatkowego wyjścia, generatora losowego, który to dodatkowy układ bistabilny jedną końcówką jest włączony w linię opóźniającą jednego generatora pierścieniowego, a drugą końcówką jest włączony w linię opóźniającą innego generatora pierścieniowego. Takie rozwiązanie pozwala uzyskać przynajmniej jeden dodatkowy, zasadniczo niezależny proces losowy na dodatkowym wyjściu generatora losowego.
Generator losowy według wynalazku korzystnie zawiera przynajmniej dwa układy bistabilne włączone w linie opóźniające tak, że ich końcówki są odseparowane w liniach opóźniających przynajmniej jednym elementem opóźniającym. Takie rozwiązanie sprawia, że układy opóźniające są obciążane układami bistabilnymi w sposób minimalny.
Korzystnie dodatkowy układ bistabilny jest włączony pierwszą końcówką w linię opóźniającą jednego generatora pierścieniowego za elementem opóźniającym o pierwszym numerze licząc od początku pierwszej linii opóźniającej, a drugą końcówką jest włączony w linię opóźniającą innego generatora pierścieniowego za elementem opóźniającym o drugim numerze licząc od początku drugiej linii opóźniającej tak, że pierwszy numer jest różny od drugiego numeru. Takie rozwiązanie sprawia, że układ bistabilny jest pobudzany sygnałem wejściowym o innym przesunięciu fazowym niż przesunięcie fazowe występujące w danej chwili czasu w generatorach pierścieniowych.
Przynajmniej dwa układy bistabilne korzystnie są włączone, przynajmniej jedną końcówką każdy, w tym samym miejscu przynajmniej jednej linii opóźniającej. Dołączenie różnych układów bistabilnych w tym samym miejscu sprawia, że są one pobudzane dokładnie tym samym sygnałem.
Przynajmniej jeden układ bistabilny korzystnie stanowi detektor fazy.
Detektor fazy korzystnie zawiera przerzutnik o dwóch wejściach stanowiących wejścia detektora fazy i wyjściu stanowiącym wyjście detektora fazy.
Alternatywnie detektor fazy ma dwa przerzutniki o dwóch wejściach i dwóch wyjściach każdy, ma wyjścia przerzutników dołączone do wejść detektora fazy, ma wyjścia przerzutników dołączone do wyjść detektora fazy, przy czym pierwsze wejście detektora fazy dołączone ma jednocześnie do pierwszego wejścia pierwszego przerzutnika i drugiego wejścia drugiego przerzutnika, drugie wejście detektora fazy
PL 235 105 B1 dołączone ma jednocześnie do drugiego wejścia pierwszego przerzutnika i pierwszego wejścia drugiego przerzutnika, a wyjście detektora fazy dołączone ma do wybranych wyjść przerzutników przez układ logiczny.
Przynajmniej jeden układ bistabilny korzystnie stanowi układ metastabilnościowy.
Układ metastabilnościowy korzystnie stanowi przerzutnik o dwóch wejściach stanowiących wejścia układu metastabilnościowego i wyjściu stanowiącym wyjście układu metastabilnościowego.
Układ metastabilnościowy korzystnie zawiera układ metastabilnościowy z oscylacyjną odpowiedzią impulsową o dwóch wejściach stanowiących wejścia układu metastabilnościowego i wyjściu stanowiącym wyjście układu metastabilnościowego.
W układzie metastabilnościowym układ metastabilnościowy z oscylacyjną odpowiedzią impulsową korzystnie ma wyjście dołączone do wyjścia układu metastabilnościowego przez sumator oraz korzystnie ma układ liczący, którego wyjścia dołączone są do kolejnych wejść sumatora, a którego wejście dołączone jest do wyjścia układu metastabilnościowego z oscylacyjną odpowiedzią impulsową.
Alternatywnie układ metastabilnościowy ma generator metastabilnościowych interwałów czasowych o wejściach dołączonych do wejść układu metastabilnościowego oraz wyjściach dołączonych do wejść arbitra, którego wyjścia dołączone ma do wyjść układu metastabilnościowego przez układ logiczny.
Alternatywnie układ metastabilnościowy ma generator metastabilnościowych interwałów czasowych, który ma dwa przerzutniki o dwóch wejściach i pojedynczych wyjściach ma arbiter, który ma dwa przerzutniki o dwóch wejściach i dwóch wyjściach każdy, oraz ma układ logiczny. Wejścia przerzutników generatora metastabilnościowych interwałów czasowych dołączone są do wejść układu metastabilnościowego w taki sposób, że pierwsze wejście układu metastabilnościowego dołączone jest jednocześnie do pierwszego wejścia pierwszego przerzutnika i pierwszego wejścia drugiego przerzutnika, drugie wejście układu metastabilnościowego dołączone jest jednocześnie do drugiego wejścia pierwszego przerzutnika i drugiego wejścia drugiego przerzutnika. Wyjścia przerzutników generatora metastabilnościowych interwałów czasowych dołączone są do wejść przerzutników arbitra w taki sposób, że wyjście pierwszego przerzutnika generatora metastabilnościowych interwałów czasowych dołączone jest jednocześnie do pierwszego wejścia pierwszego przerzutnika arbitra i drugiego wejścia drugiego przerzutnika arbitra, wyjście drugiego przerzutnika generatora metastabilnościowych interwałów czasowych dołączone jest jednocześnie do drugiego wejścia pierwszego przerzutnika arbitra i pierwszego wejścia drugiego przerzutnika arbitra, natomiast wyjście układu metastabilnościowego dołączone jest do wybranych wyjść przerzutników arbitra przez układ logiczny.
Przedmiot wynalazku jest przedstawiony w przykładzie wykonania na rysunku, na którym fig. 1 przedstawia schemat blokowy generatora losowego, fig. 2 przedstawia schemat blokowy detektora fazy zbudowanego z jednego przerzutnika, fig. 3 przedstawia schemat blokowy detektora fazy zbudowanego z dwóch przerzutników, fig. 4 przedstawia schemat blokowy układu metastabilnościowego zbudowanego z przerzutnika, fig. 5 przedstawia schemat blokowy układu metastabilnościowego zbudowanego z układu metastabilnościowego z oscylacyjną odpowiedzią impulsową, fig. 6 przedstawia schemat blokowy układu metastabilnościowego zbudowanego z układu metastabilnościowego z oscylacyjną odpowiedzią impulsową oraz sumatora, fig. 7 przedstawia schemat blokowy układu metastabilnościowego zbudowanego z układu metastabilnościowego z oscylacyjną odpowiedzią impulsową, sumatora i układu liczącego, natomiast fig. 8 - schemat blokowy układu metastabilnościowego zbudowanego z generatora metastabilnościowych interwałów czasowych oraz arbitra.
Generator losowy przedstawiony na fig. 1 zawiera dwa generatory pierścieniowe GP1 i GP2 oraz siedem układów bistabilnych UB1, UB2, UB3, UB4, UB5, UB6 i UB7. Generatory pierścieniowe GP1 i GP2 składają się z linii opóźniających LO1 i LO2 zamkniętych w pętle tak, że wyjście o-LO1 i o-LO2 linii opóźniającej LO1 i LO2 dołączone jest do wejścia i-LO1 i i-LO2 tej linii i jednocześnie wyjścia linii opóźniających LO1 i LO2 dołączone są do wyjść generatorów pierścieniowych GP1 i GP2. Linie opóźniające LO1 i LO2 składają się z elementów opóźniających EO połączonych w szeregi włączone pomiędzy wejściami i-LO1 i i-LO2 i wyjściami o-LO1 i O-LO2 tych linii Wyjścia o-UB1, o-UB2, o-UB3, o-UB4, o-UB5, o-UB6 i o-UB7 układów bistabilnych UB1, UB2, UB3, UB4, UB5, UB6 i UB7 dołączone są do wyjść o1-GL, o2-GL, o3-GL, o4-GL, o5-GL, o6-GL i o7-GL generatora losowego GL. Pierwsze wejście i1-UB1 pierwszego układu bistabilnego UB1 dołączone jest do linii opóźniającej LO1 pierwszego generatora pierścieniowego GP1 do wyjścia ostatniego elementu opóźniającego EO licząc od początku tej linii opóźniającej. Drugie wejście i2-UB1 pierwszego układu bistabilnego UB1 dołączone jest do linii
PL 235 105 B1 opóźniającej LO2 drugiego generatora pierścieniowego GP2 do wyjścia ostatniego elementu opóźniającego EO licząc od początku tej linii opóźniającej. Pierwsze wejście i1-UB2 drugiego układu bistabilnego UB2 dołączone jest do linii opóźniającej LO1 pierwszego generatora pierścieniowego GP1 do wyjścia pierwszego elementu opóźniającego EO licząc od początku tej linii opóźniającej. Drugie wejście i2-UB2 drugiego układu bistabilnego UB2 dołączone jest do linii opóźniającej LO2 drugiego generatora pierścieniowego GP2 do wyjścia pierwszego elementu opóźniającego EO licząc od początku tej linii opóźniającej. Pierwsze wejście i1-UB3 trzeciego układu bistabilnego UB3 dołączone jest do linii opóźniającej LO1 pierwszego generatora pierścieniowego GP1 do wyjścia drugiego elementu opóźniającego EO licząc od początku tej linii opóźniającej. Drugie wejście i2-UB3 trzeciego układu bistabilnego UB3 dołączone jest do linii opóźniającej LO2 drugiego generatora pierścieniowego GP2 do wyjścia drugiego elementu opóźniającego EO licząc od początku tej linii opóźniającej. Pierwsze wejście i1-UB4 czwartego układu bistabilnego UB4 dołączone jest do linii opóźniającej LO1 pierwszego generatora pierścieniowego GP1 do wyjścia czwartego elementu opóźniającego EO licząc od początku tej linii opóźniającej. Drugie wejście i2-UB4 czwartego układu bistabilnego UB4 dołączone jest do linii opóźniającej LO2 drugiego generatora pierścieniowego GP2 do wyjścia piątego elementu opóźniającego EO licząc od początku tej linii opóźniającej. Pierwsze wejście i1-UB5 piątego układu bistabilnego UB5 dołączone jest do linii opóźniającej LO1 pierwszego generatora pierścieniowego GP1 do wyjścia piątego elementu opóźniającego EO licząc od początku tej linii opóźniającej. Drugie wejście i2-UB5 piątego układu bistabilnego UB5 dołączone jest do linii opóźniającej LO2 drugiego generatora pierścieniowego GP2 do wyjścia siódmego elementu opóźniającego EO licząc od początku tej linii opóźniającej. Pierwsze wejście i1-UB6 szóstego układu bistabilnego UB6 dołączone jest do linii opóźniającej LO1 pierwszego generatora pierścieniowego GP1 do wyjścia ósmego elementu opóźniającego EO licząc od początku tej linii opóźniającej. Drugie wejście i2-UB6 szóstego układu bistabilnego UB6 dołączone jest do linii opóźniającej LO2 drugiego generatora pierścieniowego GP2 do wyjścia ósmego elementu opóźniającego EO licząc od początku tej linii opóźniającej. Pierwsze wejście i1-UB7 siódmego układu bistabilnego UB7 dołączone jest do linii opóźniającej LO1 pierwszego generatora pierścieniowego GP1 do wyjścia ósmego elementu opóźniającego EO licząc od początku tej linii opóźniającej. Drugie wejście i2-UB7 siódmego układu bistabilnego UB7 dołączone jest do linii opóźniającej LO2 drugiego generatora pierścieniowego GP2 do wyjścia ósmego elementu opóźniającego EO licząc od początku tej linii opóźniającej.
Pierwsze trzy układy bistabilne UB1, UB2 i UB3 dołączone są do linii opóźniających w taki sposób, aby nie obciążać zanadto elementów opóźniających EO i jednocześnie aby były pobudzane podobnymi sygnałami - to znaczy podobnymi przesunięciami fazy sygnałów w generatorach pierścieniowych GP1 i GP2. Trzeci, czwarty i piąty układ bistabilny UB3, UB4 i UB5 jest również dołączony do linii opóźniających w taki sposób, aby nie obciążać zanadto elementów opóźniających EO, jednak każdy z tych układów bistabilnych jest pobudzany zupełnie innym przesunięciem fazowym sygnałów w generatorach pierścieniowych GP1 i GP2. Szósty układ bistabilny UB6 pobudzany jest tymi samymi sygnałami co siódmy układ bistabilny UB7. Identyczna budowa tych dwóch układów bistabilnych UB6 i UB7 zapewnia zbliżone warunki ich pobudzania, natomiast różna ich budowa - w szczególności symetryczna względem siebie przy niesymetrycznej charakterystyce działania - zapewnia pobudzenie tych układów przy różnych przesunięciach fazowych.
Liczba elementów opóźniających oraz opóźnienie wprowadzane przez każdy element opóźniający determinują podstawową częstotliwość pracy generatorów pierścieniowych GP1 i GP2. Częstotliwość podstawowa jest obarczona niestałością, wynikającą ze zjawisk fizycznych -typowych dla układów elektronicznych (zjawiska szumowe, termiczne, jitter itp.) - dzięki czemu faza sygnałów również podlega zmianom losowym.
Losowy znak fazy sygnałów wejściowych układu bistabilnego będącego detektorem fazy zapewnia losowe wartości na wyjściu detektora fazy. Natomiast bliskość faz generatorów oznacza czasową bliskość zboczy generowanych sygnałów, które służą do pobudzenia układów bistabilnych będących układami metastabilnościowymi, które wytwarzają niezależne zjawiska losowe. Wyjątkiem są układy bistabilne dołączane do linii opóźniających z pewnym przesunięciem, gdyż w nich zależy właśnie na innym pobudzeniu fazowym - przesuniętym o czas lub wielokrotność czasu propagacji elementu opóźniającego EO.
Detektor fazy przedstawiony na fig. 2 stanowi przerzutnik P o dwóch wejściach D i C stanowiących wejścia i1-DF i i2-DF detektora fazy DF i wyjściu Q stanowiącym wyjście detektora fazy o-DF.
PL 235 105 B1
W zależności od tego, czy narastające zbocze na wejściu D przerzutnika nadejdzie przed czy po narastającym zboczu na wejściu C przerzutnika, na wyjściu Q pojawi się logiczna jedynka lub logiczne zero.
Detektor fazy przedstawiony na fig. 3 zawiera układ logiczny AND o dwóch wejściach i jednym wyjściu oraz dwa przerzutniki P1 i P2, każdy o dwóch wejściach D1 i Cloraz D2 i C2 jak również dwóch wyjściach Q1 i nQ1oraz Q2 i nQ2. Wejścia przerzutników dołączone są do wejść detektora fazy DF, natomiast wyjścia przerzutników dołączone do wyjść detektora fazy przez układ logiczny AND. Pierwsze wejście detektora fazy i1-DF dołączone jest jednocześnie do pierwszego wejścia pierwszego przerzutnika D1 i drugiego wejścia drugiego przerzutnika C2. Drugie wejście detektora fazy i2-DF dołączone jest jednocześnie do drugiego wejścia pierwszego przerzutnika C1 i pierwszego wejścia drugiego przerzutnika D2. Wejścia układu logicznego AND dołączone są do drugiego wyjścia pierwszego przerzutnika nQ1 oraz pierwszego wyjścia drugiego przerzutnika Q2. Wyjście układu logicznego AND dołączone jest do wyjścia detektora fazy o-DF.
Detektor fazy zbudowany z dwóch przerzutników pozwala na symetryczną detekcję ujemnych i dodatnich przesunięć fazowych.
Układ metastabilnościowy przedstawiony na fig. 4 stanowi przerzutnik Pa o dwóch wejściach Da i Ca stanowiących wejścia i1- UM i i2-UM układu metastabilnościowego UM i wyjściu Qa stanowiącym wyjście układu metastabilnościowego o-UM.
Przerzutnik Pa charakteryzuje się tym, że względne nieduże przesunięcia czasu pomiędzy zboczami dostarczanymi do wejść przerzutnika Da i Ca wprowadzają go w pracę w odpowiednim obszarze metastabilności, czego skutkiem jest losowy stan logiczny na wyjściu Qa.
Układ metastabilnościowy przedstawiony na fig. 5 stanowi układ metastabilnościowy z oscylacyjną odpowiedzią impulsową UMOO o dwóch wejściach R i S stanowiących wejścia i1-UM i i2-UM układu metastabilnościowego UM i wyjściu wOO stanowiącym wyjście układu metastabilnościoweg o o-UM.
Przerzutnik UMOO charakteryzuje się tym, że względne nieduże przesunięcia czasu pomiędzy zboczami dostarczanymi do wejść przerzutnika R i S wprowadzają go w pracę w odpowiednim obszarze metastabilności, czego skutkiem jest oscylacyjna odpowiedź przerzutnika o zmiennej liczbie oscylacji, a także losowym stanie logicznym na wyjściu wOO.
Układ metastabilnościowy przedstawiony na fig. 6 ma budowę taką jak układ z fig. 5, przy czym wyjście wOO układu metastabilnościowego z oscylacyjną odpowiedzią impulsową UMOO dołączone jest do wyjścia układu metastabilnościowego o-UM przez sumator SUM.
Sumator SUM pozwala na zsumowanie zmiennej liczby oscylacji pojawiającej się na wyjściu wOO.
Układ metastabilnościowy przedstawiony na fig. 7 ma budowę taką jak układ z fig. 5, przy czym dodatkowo zawiera układ liczący LCZ, którego wyjścia dołączone są do kolejnych wejść sumatora SUM oraz którego wejście i-LCZ dołączone jest do wyjścia układu metastabilnościowego z oscylacyjną odpowiedzią impulsową wOO.
Licznik LCZ zlicza liczbę oscylacji pojawiającą się na wyjściu wOO, którą następnie sumuje sumator SUM. Dodatkowo w tym układzie uwzględniany jest stan logiczny na wyjściu wOO.
Układ metastabilnościowy przedstawiony na fig. 8 zawiera generator metastabilnościowych interwałów czasowych GMIC, arbiter ARB oraz układ logiczny AND. Generator metastabilnościowych interwałów czasowych GMIC zawiera dwa przerzutniki Pb i Pc, każdy o dwóch wejściach Db i Cb oraz Dc i Cc jak również pojedynczych wyjściach Qb i Qc. Arbiter ARB zawiera dwa przerzutniki Pd i Pe, każdy o dwóch wejściach Dd i Cd oraz De i Ce jak również dwóch wyjściach Qd i nQd oraz Qe i nQe. Układ logiczny AND posiada dwa wejścia i jedno wyjście. Wejścia przerzutników generatora metastabilnościowych interwałów czasowych GMIC dołączone są do wejść układu metastabilnościowego UM w taki sposób, że pierwsze wejście układu metastabilnościowego i1-UM dołączone jest jednocześnie do pierwszego wejścia pierwszego przerzutnika Db i pierwszego wejścia drugiego przerzutnika Dc, a drugie wejście układu metastabilnościowego i2-UM dołączone jest jednocześnie do drugiego wejścia pierwszego przerzutnika Cb i drugiego wejścia drugiego przerzutnika Cc. Wyjścia przerzutników Qb i Qc dołączone są do wejść przerzutników arbitra ARB w taki sposób, że wyjście pierwszego przerzutnika Qb dołączone jest jednocześnie do pierwszego wejścia pierwszego przerzutnika arbitra Dd i drugiego wejścia drugiego przerzutnika arbitra Ce, a wyjście drugiego przerzutnika Qc dołączone jest jednocześnie do drugiego wejścia pierwszego przerzutnika arbitra Cd i pierwszego wejścia drugiego przerzutnika arbitra De. Wyjście układu metastabilnościowego o-UM dołączone jest do wyjść przerzutników arbitra nQd i Qe przez układ
PL 235 105 B1 logiczny AND. Wejścia układu logicznego AND dołączone są do drugiego wyjścia pierwszego przerzutnika arbitra nQd oraz pierwszego wyjścia drugiego przerzutnika arbitra Qe. Wyjście układu logicznego AND dołączone jest do wyjścia układu metastabilnościowego o-UM.
Dostarczenie do przerzutników Pb i Pc generatora metastabilnościowych interwałów czasowych GMIC sygnałów cyfrowych o względnie niedużych przesunięciach czasu pomiędzy zboczami dostarczanymi do wejść przerzutników, wywołuje w nich stany metastabilne, których rozwiązaniem są wartości logiczne pojawiające się na wyjściach Qb i Qc w różnych momentach czasu. Zarówno wartości logiczne jak i interwały czasowe są źródłami losowości o określonych właściwościach tych losowości. Arbiter porównuje czasy odpowiedzi przerzutników Pb i Pc, a wynik tego porównania - który jest wartością losową - jest interpretowany przez układ logiczny AND jako logiczne zero lub logiczna jedynka.
Możliwości zastosowania wynalazku przewiduje się w generowaniu liczb i ciągów liczbowych prawdziwie losowych.
Claims (14)
- Zastrzeżenia patentowe1. Generator losowy (GL) zawierający pierwszy układ bistabilny (UB1), którego wyjście (o-UB1) jest dołączone do pierwszego wyjścia (o1-GL) generatora losowego (GL) oraz zawierający dwa generatory pierścieniowe (GP1, GP2), których wyjścia (o-GP1, o-GP2) dołączone są do wejść (i1-UB1, i2-UB1) układu bistabilnego (UB1), przy czym generatory pierścieniowe składają się z linii opóźniających (LO1, LO2) zamkniętych w pętle, a linie opóźniające (LO1, LO2) składają się z elementów opóźniających (EO) połączonych w szeregi włączone pomiędzy wejściami (i-LO1, i-LO2) i wyjściami (o-LO1, O-LO2) tych linii (LO1, LO2), znamienny tym, że posiada przynajmniej jeden dodatkowy układ bistabilny (UB2, UB3, UB4, UB5, UB6, UB7), którego wyjście (o-UB2, o-UB3, o-UB4, o-UB5, o-UB6, o-UB7) jest dołączone do dodatkowego wyjścia (o2-GL, o3-GL, o4-GL, o5-GL, o6-GL, o7-GL) generatora losowego (GL), który to dodatkowy układ bistabilny (UB2, UB3, UB4, UB5, UB6, UB7) jedną końcówką (i1-UB2, i1-UB3,11- UB4, i1-UB5, i1-UB6, i1-UB7) jest włączony w linię opóźniającą (LO1) jednego generatora pierścieniowego (GP1), a drugą końcówką (i2-UB2, i2-UB3, i2-UB4, i2-UB5, i2-UB6, i2-UB7) jest włączony w linię opóźniającą (LO2) innego generatora pierścieniowego (GP2).
- 2. Generator losowy według zastrz. 1 znamienny tym, że zawiera przynajmniej dwa układy bistabilne (UB1, UB2, UB3, UB4, UB5), włączone w linie opóźniające (LO1, LO2) tak, że ich końcówki (i1-UB1, i1-UB2, i1-UB3, i1-UB4, i1-UB5, i2-UB1, i2-UB2, i2-UB3, i2- UB4, i2-UB5) są odseparowane w liniach opóźniających (LO1, LO2) przynajmniej jednym elementem opóźniającym (EO).
- 3. Generator losowy według zastrz. 1 albo 2 znamienny tym, że dodatkowy układ bistabilny (UB4, UB5) jest włączony pierwszą końcówką (i1-UB4, i1-UB5) w linię opóźniającą (LO1) jednego generatora pierścieniowego (GP1) za elementem opóźniającym (EO) o pierwszym numerze licząc od początku pierwszej linii opóźniającej (LO1), a drugą końcówką (i2-UB4,12- UB5) jest włączony w linię opóźniającą (LO2) drugiego generatora pierścieniowego (GP2) za elementem opóźniającym (EO) o drugim numerze licząc od początku drugiej linii opóźniającej (LO2) tak, że pierwszy numer jest różny od drugiego numeru.
- 4. Generator losowy według zastrz. 1 albo 2 albo 3 znamienny tym, że przynajmniej dwa układy bistabilne (UB6, UB7) są włączone przynajmniej jedną końcówką każdy (i1-UB6, i1-UB7; i2-UB6, i2-UB7) w tym samym miejscu przynajmniej jednej linii opóźniającej (LO1; LO2).
- 5. Generator losowy według zastrz. 1 albo 2 albo 3 albo 4 znamienny tym, że przynajmniej jeden układ bistabilny (UB) stanowi detektor fazy (DF).
- 6. Generator losowy według zastrz. 5 znamienny tym, że detektor fazy (DF) stanowi przerzutnik (P) o dwóch wejściach (D, C) stanowiących wejścia detektora fazy (i1-DF, i2-DF) i wyjściu (Q) stanowiącym wyjście detektora fazy (o-DF).
- 7. Generator losowy według zastrz. 5 znamienny tym, że detektor fazy (DF) zawiera dwa przerzutniki (P1), (P2) o dwóch wejściach (D1, C1), (D2, C2) i dwóch wyjściach (Q1, nQ1), (Q2, nQ2) każdy, który ma wejścia przerzutników dołączone do wejść detektora fazy i który ma wyjścia przerzutników dołączone do wyjść detektora fazy, przy czym pierwsze wejście detektora fazy (i1-DF) dołączone jest jednocześnie do pierwszego wejścia pierwszego przerzutnikaPL 235 105 B1 (D1) i drugiego wejścia drugiego przerzutnika (C2), drugie wejście detektora fazy (i2-DF) dołączone jest jednocześnie do drugiego wejścia pierwszego przerzutnika (C1) i pierwszego wejścia drugiego przerzutnika (D2), a wyjście detektora fazy (o-DF) dołączone jest do wybranych wyjść przerzutników (nQ1, Q2) przez układ logiczny (AND).
- 8. Generator losowy według zastrz. 1 albo 2 albo 3 albo 4 znamienny tym, że przynajmniej jeden układ bistabilny (UB) stanowi układ metastabilnościowy (UM).
- 9. Generator losowy według zastrz. 8 znamienny tym, że przynajmniej jeden układ metastabilnościowy (UM) stanowi przerzutnik (Pa) o dwóch wejściach (Da, Ca) stanowiących wejścia układu metastabilnościowego (i1-UM, i2-UM) i wyjściu (Qa) stanowiącym wyjście układu metastabilnościowego (o-UM).
- 10. Generator losowy według zastrz. 8 znamienny tym, że przynajmniej jeden układ metastabilnościowy (UM) zawiera układ metastabilnościowy z oscylacyjną odpowiedzią impulsową (UMOO) o dwóch wejściach (R, S) stanowiących wejścia układu metastabilnościowego (i1-UM, i2-UM) i wyjściu (wOO) stanowiącym wyjście układu metastabilnościowego (o-UM).
- 11. Generator losowy według zastrz. 10 znamienny tym, że wyjście przynajmniej jednego układu metastabilnościowego z oscylacyjną odpowiedzią impulsową (wOO) dołączone jest do wyjścia układu metastabilnościowego (o-UM) przez sumator (SUM).
- 12. Generator losowy według zastrz. 11 znamienny tym, że zawiera przynajmniej jeden układ liczący (LCZ), którego wyjścia dołączone są do kolejnych wejść sumatora (SUM), a którego wejście (i-LCZ) dołączone jest do wyjścia układu metastabilnościowego z oscylacyjną odpowiedzią impulsową (wOO).
- 13. Generator losowy według zastrz. 8 znamienny tym, że przynajmniej jeden układ metastabilnościowy (UM) zawiera generator metastabilnościowych interwałów czasowych (GMIC) o wejściach dołączonych do wejść układu metastabilnościowego (i1-UM, i2-UM) oraz wyjściach dołączonych do wejść arbitra (ARB), którego wyjścia dołączone są do wyjść układu metastabilnościowego (o-UM) przez układ logiczny (AND).
- 14. Generator losowy według zastrz. 13 znamienny tym, że przynajmniej jeden generator metastabilnościowych interwałów czasowych (GMIC) zawiera dwa przerzutniki (Pb), (Pc) o dwóch wejściach (Db, Cb), (Dc, Cc) i pojedynczych wyjściach (Qb), (Qc), przy czym wejścia przerzutników generatora metastabilnościowych interwałów czasowych (GMIC) dołączone są do wejść układu metastabilnościowego (UM) w taki sposób, że pierwsze wejście układu metastabilnościowego (i1-UM) dołączone jest jednocześnie do pierwszego wejścia pierwszego przerzutnika (Db) i pierwszego wejścia drugiego przerzutnika (Dc), drugie wejście układu metastabilnościowego (i2-UM) dołączone jest jednocześnie do drugiego wejścia pierwszego przerzutnika (Cb) i drugiego wejścia drugiego przerzutnika (Cc), oraz że przynajmniej jeden arbiter (ARB) zawiera dwa przerzutniki (Pd), (Pe) o dwóch wejściach (Dd, Cd), (De, Ce) i dwóch wyjściach (Qd, nQd), (Qe, nQe) każdy, przy czym wyjścia przerzutników generatora metastabilnościowych interwałów czasowych (GMIC) dołączone są do wejść przerzutników arbitra (ARB) w taki sposób, że wyjście pierwszego przerzutnika generatora metastabilnościowych interwałów czasowych (Qb) dołączone jest jednocześnie do pierwszego wejścia pierwszego przerzutnika arbitra (Dd) i drugiego wejścia drugiego przerzutnika arbitra (Ce), wyjście drugiego przerzutnika generatora metastabilnościowych interwałów czasowych (Qc) dołączone jest jednocześnie do drugiego wejścia pierwszego przerzutnika arbitra (Cd) i pierwszego wejścia drugiego przerzutnika arbitra (De), oraz że przynajmniej jeden układ logiczny (AND) stanowi bramka koniunkcji, przez którą wybrane wyjścia przerzutników arbitra (nQd, Qe) dołączone są do wyjścia układu metastabilnościowego (o-UM).
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PL425585A PL235105B1 (pl) | 2018-05-17 | 2018-05-17 | Generator losowy |
PL428401A PL241526B1 (pl) | 2018-05-17 | 2018-08-07 | Generator losowy |
EP18918533.3A EP3794728A4 (en) | 2018-05-17 | 2018-08-07 | RANDOM NUMBER GENERATOR |
PCT/IB2018/055940 WO2019220193A1 (en) | 2018-05-17 | 2018-08-07 | Random number generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PL425585A PL235105B1 (pl) | 2018-05-17 | 2018-05-17 | Generator losowy |
Publications (2)
Publication Number | Publication Date |
---|---|
PL425585A1 PL425585A1 (pl) | 2019-11-18 |
PL235105B1 true PL235105B1 (pl) | 2020-06-01 |
Family
ID=68536624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PL425585A PL235105B1 (pl) | 2018-05-17 | 2018-05-17 | Generator losowy |
Country Status (1)
Country | Link |
---|---|
PL (1) | PL235105B1 (pl) |
-
2018
- 2018-05-17 PL PL425585A patent/PL235105B1/pl unknown
Also Published As
Publication number | Publication date |
---|---|
PL425585A1 (pl) | 2019-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Petura et al. | A survey of AIS-20/31 compliant TRNG cores suitable for FPGA devices | |
US6914460B1 (en) | Counter-based clock doubler circuits and methods | |
CN107346233B (zh) | 大量振荡的生成器 | |
US8531322B2 (en) | Time-to-digital converter | |
US6788120B1 (en) | Counter-based duty cycle correction systems and methods | |
EP3502870B1 (en) | Stabilizing the startup behavior of ring oscillators | |
US10659020B2 (en) | Pulse counting circuit | |
US6906571B1 (en) | Counter-based phased clock generator circuits and methods | |
US9830130B2 (en) | Random number generator | |
CN107346400B (zh) | 多路复用器结构 | |
US7064620B1 (en) | Sequential VCO phase output enabling circuit | |
CN114070267B (zh) | 数字指纹生成电路、生成方法和电子设备 | |
PL235105B1 (pl) | Generator losowy | |
PL235106B1 (pl) | Generator losowy | |
JP7255790B2 (ja) | 半導体装置 | |
PL241526B1 (pl) | Generator losowy | |
PL235109B1 (pl) | Generator losowy | |
PL235107B1 (pl) | Generator losowy | |
PL236965B1 (pl) | Generator losowy | |
CN113498506B (zh) | 随机数生成电路、随机数生成方法和电子设备 | |
WO2019030667A1 (en) | RANDOM NUMBER GENERATOR | |
PL242884B3 (pl) | Generator losowy | |
PL235108B1 (pl) | Generator losowy | |
PL236963B1 (pl) | Generator losowy | |
PL237196B1 (pl) | Generator losowy |