PL235108B1 - Generator losowy - Google Patents

Description

Opis wynalazku

Przedmiotem wynalazku jest generator losowy przeznaczony zwłaszcza do generacji liczb i ciągów liczbowych prawdziwie losowych.

W stanie techniki znane są konstrukcje generatorów losowych, w których wykorzystuje się pary generatorów pierścieniowych i układy bistabilne, takie jak detektor fazy, czy układ metastabilnościowy.

Znany jest w technice, np. z publikacji Piotra Z. Wieczorka, „Secure TRNG with Random Phase Stimulation”, XL-th IEEE-SPIE Joint Symposium on Photonics, Web Engineering, Electronics for Astronomy and High Energy Physics Experiments, Wilga 2017, SPIE volume 10445, ISBN: 9781510613546, Electronic ISBN: 9781510613553, generator losowy, który zawiera dwa generatory pierścieniowe oraz układ metastabilnościowy. Wyjścia generatorów pierścieniowych dołączone są do wejść układu metastabilnościowego, natomiast wyjście układu metastabilnościowego jest wyjściem generatora losowego. Generator pierścieniowy składa się z linii opóźniającej zamkniętej w pętlę, której wejście i wyjście są ze sobą połączone i dołączone do wyjścia generatora losowego. Linia opóźniająca składa się z elementów opóźniających połączonych w szereg i włączonych pomiędzy wejściem i wyjściem tej linii.

Znany jest w technice, np. z publikacji Xiaoyan Jia, Liji Wu, Beibei Wang, Xiangmin Zhang, „A Novel Oscillator-Based TRNG for Smart IC Card”, 2015 IEEE 11th International Conference on ASIC (ASICON), Chengdu, DOI: 10.1109/ASICON.2015.7517094, ISSN: 2162-755X, generator losowy, który zawiera dwa generatory pierścieniowe oraz detektor fazy. Wyjścia generatorów pierścieniowych dołączone są do wejść detektora fazy, natomiast wyjście detektora fazy jest wyjściem generatora losowego. Generator pierścieniowy składa się z linii opóźniającej zamkniętej w pętlę, której wejście i wyjście są ze sobą połączone i dołączone do wyjścia generatora losowego. Linia opóźniająca składa się z elementów opóźniających połączonych w szereg i włączonych pomiędzy wejściem i wyjściem tej linii.

Celem wynalazku jest zapewnienie niedeterministycznej inicjalizacji wielu procesów metastabilnościowych, wywołanie procesu korekcji fazy, uzyskanie losowego zaburzenia działania procesu korekcji fazy oraz uzyskanie sygnału losowego i jednocześnie monitorującego układ korekcji fazy.

Istota wynalazku polega na tym, że w generatorze losowym zawierającym pierwszy układ metastabilnościowy, którego wyjście jest dołączone do pierwszego wyjścia generatora losowego, zawierającym przynajmniej dwa generatory pierścieniowe, których wyjścia dołączone są do wejść układu metastabilnościowego, przy czym generatory pierścieniowe składają się z linii opóźniających zamkniętych w pętle, a linie opóźniające składają się z elementów opóźniających połączonych w szeregi włączone pomiędzy wejściami i wyjściami tych linii, w generatorze losowym przynajmniej jeden generator pierścieniowy stanowi generator pierścieniowy z regulowaną szybkością z wejściem sterującym, w którym w linię opóźniającą jest włączony przynajmniej jeden sterowany element opóźniający. Generator losowy posiada także detektor fazy, którego wejścia dołączone są do wyjść generatorów pierścieniowych z regulowaną szybkością, zaś wyjście detektora fazy dołączone jest do wejścia sterującego przynajmniej jednego generatora pierścieniowego z regulowaną szybkością i jednocześnie do dodatkowego wyjścia generatora losowego. Detektor fazy zmienia częstotliwość dołączonego do niego generatora pierścieniowego z regulowaną szybkością korygując fazę generatorów pierścieniowych.

Generator losowy według wynalazku korzystnie zawiera przynajmniej jeden dodatkowy układ metastabilnościowy, którego wyjście jest dołączone do dodatkowego wyjścia, generatora losowego, który to dodatkowy układ metastabilnościowy jedną końcówką jest włączony w linię opóźniającą jednego generatora pierścieniowego, a drugą końcówką jest włączony w linię opóźniającą innego generatora pierścieniowego. Takie rozwiązanie pozwala uzyskać przynajmniej jeden dodatkowy, zasadniczo niezależny proces losowy na dodatkowym wyjściu generatora losowego.

Generator losowy według wynalazku korzystnie zawiera przynajmniej dwa układy metastabilnościowe włączone w linie opóźniające tak, że ich końcówki są odseparowane w liniach opóźniających przynajmniej jednym elementem opóźniającym. Takie rozwiązanie sprawia, że układy opóźniające są obciążane układami metastabilnościowymi w sposób minimalny.

Korzystnie dodatkowy układ metastabilnościowy jest włączony pierwszą końcówką w linię opóźniającą jednego generatora pierścieniowego za elementem opóźniającym o pierwszym numerze licząc od początku pierwszej linii opóźniające, a drugą końcówką w jest włączony w linię opóźniającą innego generatora pierścieniowego za elementem opóźniającym o drugim numerze licząc od początku drugiej linii opóźniającej tak, że pierwszy numer jest różny od drugiego numeru. Takie rozwiązanie

PL 235 108 B1 sprawia, że układ metastabilnościowy jest pobudzany sygnałem wejściowym o innym przesunięciu fazowym niż przesunięcie fazowe występujące w danej chwili czasu w generatorach pierścieniowych.

Przynajmniej dwa układy metastabilnościowe korzystnie są włączone, przynajmniej jedną końcówką każdy, w tym samym miejscu przynajmniej jednej linii opóźniającej. Dołączenie różnych układów metastabilnościowych w tym samym miejscu sprawia, że są one pobudzane dokładnie tym samym sygnałem.

Sterowany element opóźniający korzystnie włączony jest szeregowo w linię opóźniającą generatora pierścieniowego z regulowaną szybkością, zaś wejście sterujące sterowanego elementu opóźniającego dołączone jest do wejścia sterującego generatora pierścieniowego z regulowaną szybkością.

Sterowany element opóźniający korzystnie ma przynajmniej dwa tranzystory polowe o przeciwnym typie przewodnictwa, których dreny i źródła są parami połączone. Jedna para dołączona jest do wejścia sterowanego elementu opóźniającego. Druga para dołączona jest do wyjścia sterowanego elementu opóźniającego. Wejście sterujące sterowanego elementu opóźniającego dołączone jest do bramek obydwu tranzystorów polowych.

W tranzystorach polowych stosunek długości do szerokości kanału jednego tranzystora korzystnie przewyższa stosunek długości do szerokości kanału drugiego tranzystora.

Alternatywnie w szereg z przynajmniej jednym z tranzystorów polowych włączony został przynajmniej jeden element opóźniający.

Pomiędzy bramki tranzystorów polowych a wejście sterujące sterowanego elementu opóźniającego korzystnie włączony został przynajmniej jeden inwerter.

Korzystnie wyjście detektora fazy dołączone jest do wejścia sterującego przynajmniej jednego generatora pierścieniowego z regulowaną szybkością przez układ sterujący.

Układ sterujący korzystnie jest wyposażony w drugie wejście dołączone do wyjścia wybranego układu metastabilnościowego. Wejście to zapewnia dodawanie losowości do sterowania generatorami z regulowaną szybkością.

Układ sterujący korzystnie ma przynajmniej jeden element opóźniający. Można zastosować dwa lub więcej elementów opóźniających połączonych w szereg aby regulować wartość opóźnienia za pomocą standardowych komponentów.

Układ sterujący korzystnie stanowi bramka dodawania losowości, której pierwsze wejście stanowi wejście danych losowych układu sterującego, drugie wejście stanowi wejście sygnałowe układu sterującego, a wyjście bramki dodawania losowości stanowi wyjście układu sterującego.

W układzie sterującym bramka dodawania losowości ma korzystnie pierwsze wejście dołączone do wejścia danych losowych układu sterującego przez układ bramkujący, a do układu bramkującego dołączony jest układ sterowania bramkowaniem.

W układzie sterującym drugie wejście bramki dodawania losowości oraz jej wyjście korzystnie połączone są w szereg z co najmniej jednym elementem opóźniającym, przy czym wejście pierwszego w szeregu elementu dołączone jest do wejścia sygnałowego układu sterującego, a wyjście ostatniego w szeregu elementu dołączone jest do wyjścia układu sterującego.

Korzystnie pierwsze wejście bramki dodawania losowości jest dołączone do wejścia danych losowych układu sterującego przez układ bramkujący, zaś do układu bramkującego jest dołączony układ sterowania bramkowaniem, a drugie wejście bramki dodawania losowości oraz jej wyjście połączone są w szereg z co najmniej jednym elementem opóźniającym. Wejście pierwszego w szeregu elementu dołączone jest do wejścia sygnałowego układu sterującego, a wyjście ostatniego w szeregu elementu dołączone jest do wyjścia układu sterującego.

Detektor fazy korzystnie zawiera przerzutnik o dwóch wejściach stanowiących wejścia detektora fazy i wyjściu stanowiącym wyjście detektora fazy.

Alternatywnie detektor fazy ma dwa przerzutniki o dwóch wejściach i dwóch wyjściach każdy, ma wejścia przerzutników dołączone do wejść detektora fazy, ma wyjścia przerzutników dołączone do wyjść detektora fazy, przy czym pierwsze wejście detektora fazy dołączone ma jednocześnie do pierwszego wejścia pierwszego przerzutnika i drugiego wejścia drugiego przerzutnika, drugie wejście detektora fazy dołączone ma jednocześnie do drugiego wejścia pierwszego przerzutnika i pierwszego wejścia drugiego przerzutnika, a wyjście detektora fazy dołączone ma do wybranych wyjść przerzutników przez układ logiczny.

Przynajmniej jeden układ metastabilnościowy korzystnie stanowi przerzutnik o dwóch wejściach stanowiących wejścia układu metastabilnościowego i wyjściu stanowiącym wyjście układu metastabilnościowego.

PL 235 108 B1

Przynajmniej jeden układ metastabilnościowy korzystnie zawiera układ metastabilnościowy z oscylacyjną odpowiedzią impulsową o dwóch wejściach stanowiących wejścia układu metastabilnościowego i wyjściu stanowiącym wyjście układu metastabilnościowego.

W układzie metastabilnościowym układ metastabilnościowy z oscylacyjną odpowiedzią impulsową korzystnie ma wyjście dołączone do wyjścia układu metastabilnościowego przez sumator oraz korzystnie ma układ liczący, którego wyjścia dołączone są do kolejnych wejść sumatora, a którego wejście dołączone jest do wyjścia układu metastabilnościowego z oscylacyjną odpowiedzią impulsową.

Przynajmniej jeden układ metastabilnościowy korzystnie ma generator metastabilnościowych interwałów czasowych o wejściach dołączonych do wejść układu metastabilnościowego oraz wyjściach dołączonych do wejść arbitra, którego wyjścia dołączone ma do wyjść układu metastabilnościowego przez układ logiczny.

Układ metastabilnościowy korzystnie ma generator metastabilnościowych interwałów czasowych, który ma dwa przerzutniki o dwóch wejściach i pojedynczych wyjściach, ma arbiter, który ma dwa przerzutniki o dwóch wejściach i dwóch wyjściach każdy, oraz ma układ logiczny. Wejścia przerzutników generatora metastabilnościowych interwałów czasowych dołączone są do wejść układu metastabilnościowego w taki sposób, że pierwsze wejście układu metastabilnościowego dołączone jest jednocześnie do pierwszego wejścia pierwszego przerzutnika i pierwszego wejścia drugiego pr zerzutnika, drugie wejście układu metastabilnościowego dołączone jest jednocześnie do drugiego wejścia pierwszego przerzutnika i drugiego wejścia drugiego przerzutnika. Wyjścia przerzutników generatora metastabilnościowych interwałów czasowych dołączone są do wejść przerzutników arbitra w taki sposób, że wyjście pierwszego przerzutnika generatora metastabilnościowych interwałów czasowych dołączone jest jednocześnie do pierwszego wejścia pierwszego przerzutnika arbitra i drugiego wejścia drugiego przerzutnika arbitra, wyjście drugiego przerzutnika generatora metastabilnościowych interwałów czasowych dołączone jest jednocześnie do drugiego wejścia pierwszego przerzutnika arbitra i pierwszego wejścia drugiego przerzutnika arbitra, natomiast wyjście układu metastabilnościowego dołączone jest do wybranych wyjść przerzutników arbitra przez układ logiczny.

Przedmiot wynalazku jest przedstawiony w przykładzie wykonania na rysunku, na którym fig. 1 przedstawia schemat blokowy generatora losowego, fig. 2 przedstawia schemat blokowy sterowanego elementu opóźniającego zawierającego dwa tranzystory polowe, fig. 3 przedstawia schemat blokowy sterowanego elementu opóźniającego zawierającego dwa tranzystory polowe oraz dodatkowe opóźnienia włączone w szereg z jednym tranzystorem polowym, fig. 4 przedstawia schemat blokowy sterowanego elementu opóźniającego z inwersją sygnału sterowania, fig. 5 przedstawia schemat blokowy układu sterującego zbudowanego z elementów opóźniających, fig. 6 przedstawia schemat blokowy układu sterującego zbudowanego z bramki dodawania losowości, fig. 7 przedstawia schemat blokowy układu sterującego zbudowanego z bramki dodawania losowości oraz układu bramkującego, fig. 8 przedstawia schemat blokowy układu sterującego zbudowanego z bramki dodawania losowości oraz elementów opóźniających, fig. 9 przedstawia schemat blokowy układu sterującego zbudowanego z bramki dodawania losowości, układu bramkującego i elementów opóźniających, fig. 10 przedstawia schemat blokowy detektora fazy zbudowanego z jednego przerzutnika, fig. 11 przedstawia schemat blokowy detektora fazy zbudowanego z dwóch przerzutników, fig. 12 przedstawia schemat blokowy układu metastabilnościowego zbudowanego z przerzutnika, fig. 13 przedstawia schemat blokowy układu metastabilnościowego zbudowanego z układu metastabilnościowego z oscylacyjną odpowiedzią impulsową, fig. 14 przedstawia schemat blokowy układu metastabilnościowego zbudowanego z układu metastabilnościowego z oscylacyjną odpowiedzią impulsową oraz sumatora, fig. 15 przedstawia schemat blokowy układu metastabilnościowego zbudowanego z układu metastabilnościowego z oscylacyjną odpowiedzią impulsową, sumatora i układu liczącego, natomiast fig. 16 - schemat blokowy układu metastabilnościowego zbudowanego z generatora metastabilnościowych interwałów czasowych oraz arbitra.

Generator losowy przedstawiony na fig. 1 zawiera dwa generatory pierścieniowe z regulowaną szybkością GPRS i GPRS', detektor fazy DF, układ sterujący US' oraz siedem układów metastabilnościowych UM1, UM2, UM3, UM4, UM5, UM6 i UM7. Generatory pierścieniowe z regulowaną szybkością GPRS i GPRS' zawierają linie opóźniające LO i LO' zamknięte w pętle tak, że wyjście o-LO i o-LO' linii opóźniającej LO i LO' dołączone jest do wejścia i-LO i i-LO' tej linii i jednocześnie wyjścia linii opóźniających LO i LO' dołączone są do wyjść o-GPRS i o-GPRS' generatorów pierścieniowych z regulowaną szybkością GPRS i GPRS'. Linie opóźniające LO i LO' składają się z elementów opóźniających EO połączonych w szeregi włączone pomiędzy wejściami i-LO i i-LO' i wyjściami o-LO

PL 235 108 B1 i o-LO' tych linii. Pomiędzy trzecim i czwartym elementem opóźniającym EO, licząc od początku linii opóźniających LO i LO', linie opóźniające LO i LO' mają włączone sterowane elementy opóźniające T i T', których wejścia sterujące s-T i s-T' dołączone są do wejść sterujących s-GPRS i s-GPRS' generatorów pierścieniowych z regulowaną szybkością GPRS i GPRS'. Do wyjść o-GPRS i o-GPRS' generatorów pierścieniowych z regulowaną szybkością GPRS i GPRS' dołączone są wejścia i1-DF i i2-DF detektora fazy DF, którego wyjście o-DF dołączone jest do głównego wejścia i-US' układu sterującego US', którego wyjście o-US' dołączone jest do wejść sterujących s-GPRS i s-GPRS' generatorów z regulowaną szybkością GPRS i GPRS'. Wyjścia o-UM1, o-UM2, o-UM3, o-UM4, o-UM5, o-UM6 i o-UM7 układów metastabilnościowych UM1, UM2, UM3, UM4, UM5, UM6 i UM7 dołączone są do wyjść o1-GL, o2-GL, o3-GL, o4-GL, o5-GL, o6-GL i o7-GL generatora losowego GL, przy czym wyjście o-UM1 pierwszego z układów metastabilnościowych UM1 dołączone jest również do dodatkowego wejścia r-US' układu sterującego US'. Pierwsze wejście i1-UM1 pierwszego układu metastabilnościowego UM1 dołączone jest do linii opóźniającej LO pierwszego generatora pierścieniowego z regu lowaną szybkością GPRS do wyjścia ostatniego elementu opóźniającego EO licząc od początku tej linii opóźniającej. Drugie wejście i2-UM1 pierwszego układu metastabilnościowego UM1 dołączone jest do linii opóźniającej LO' drugiego generatora pierścieniowego z regulowaną szybkością GPRS' do wyjścia ostatniego elementu opóźniającego EO licząc od początku tej linii opóźniającej. Pierwsze wejście

11- UM2 drugiego układu metastabilnościowego UM2 dołączone jest do linii opóźniającej LO pierwszego generatora pierścieniowego z regulowaną szybkością GPRS do wyjścia pierwszego elementu opóźniającego EO licząc od początku tej linii opóźniającej. Drugie wejście i2-UM2 drugiego układu metastabilnościowego UM2 dołączone jest do linii opóźniającej LO' drugiego generatora pierścieniowego z regulowaną szybkością GPRS' do wyjścia pierwszego elementu opóźniającego EO licząc od początku tej linii opóźniającej. Pierwsze wejście i1-UM3 trzeciego układu metastabilnościowego UM3 dołączone jest do linii opóźniającej LO pierwszego generatora pierścieniowego z regulowaną szybkością GPRS do wyjścia drugiego elementu opóźniającego EO licząc od początku tej linii opóźniającej. Drugie wejście i2-UM3 trzeciego układu metastabilnościowego UM3 dołączone jest do linii opóźniającej LO' drugiego generatora pierścieniowego z regulowaną szybkością GPRS' do wyjścia drugiego elementu opóźniającego EO licząc od początku tej linii opóźniającej. Pierwsze wejście i 1-UM4 czwartego układu metastabilnościowego UM4 dołączone jest do linii opóźniającej LO pierwszego generatora pierścieniowego z regulowaną szybkością GPRS do wyjścia czwartego elementu opóźniającego EO licząc od początku tej linii opóźniającej. Drugie wejście i2-UM4 czwartego układu metastabilnościowego UM4 dołączone jest do linii opóźniającej LO' drugiego generatora pierścieniowego z regulowaną szybkością GPRS' do wyjścia piątego elementu opóźniającego EO licząc od początku tej linii opóźniającej. Pierwsze wejście i1-UM5 piątego układu metastabilnościowego UM5 dołączone jest do linii opóźniającej LO pierwszego generatora pierścieniowego z regulowaną szybkością GPRS do wyjścia piątego elementu opóźniającego EO licząc od początku tej linii opóźniającej. Drugie wejście

12- UM5 piątego układu metastabilnościowego UM5 dołączone jest do linii opóźniającej LO' drugiego generatora pierścieniowego z regulowaną szybkością GPRS' do wyjścia siódmego elementu opóźniającego EO licząc od początku tej linii opóźniającej. Pierwsze wejście i1-UM6 szóstego układu metastabilnościowego UM6 dołączone jest do linii opóźniającej LO pierwszego generatora pierścieniowego z regulowaną szybkością GPRS do wyjścia ósmego elementu opóźniającego EO licząc od początku tej linii opóźniającej. Drugie wejście i2-UM6 szóstego układu metastabilnościowego UM6 dołączone jest do linii opóźniającej LO' drugiego generatora pierścieniowego z regulowaną szybkością GPRS' do wyjścia ósmego elementu opóźniającego EO licząc od początku tej linii opóźniającej. Pierwsze wejście 11-UM7 siódmego układu metastabilnościowego UM7 dołączone jest do linii opóźniającej LO pierwszego generatora pierścieniowego z regulowaną szybkością GPRS do wyjścia ósmego elementu opóźniającego EO licząc od początku tej linii opóźniającej. Drugie wejście i2-UM7 siódmego układu metastabilnościowego UM7 dołączone jest do linii opóźniającej LO' drugiego generatora pierścieniowego z regulowaną szybkością GPRS' do wyjścia ósmego elementu opóźniającego EO licząc od początku tej linii opóźniającej.

Pierwsze trzy układy metastabilnościowe UM1, UM2 i UM3 dołączone są do linii opóźniających w taki sposób, aby nie obciążać zanadto elementów opóźniających EO i jednocześnie aby były pobudzane podobnymi sygnałami - to znaczy podobnymi przesunięciami fazy sygnałów w generatorach pierścieniowych z regulowaną szybkością GPRS i GPRS'. Trzeci, czwarty i piąty układ metastabilnościowy UM3, UM4 i UM5 jest również dołączony do linii opóźniających w sposób, aby nie obciążać zanadto elementów opóźniających EO, jednak każdy z tych układów metastabilnościowych jest pobu

PL 235 108 B1 dzany zupełnie innym przesunięciem fazowym sygnałów w generatorach pierścieniowych z regulowaną szybkością GPRS i GPRS'. Szósty układ metastabilnościowy UM6 pobudzany jest tymi samymi sygnałami co siódmy układ metastabilnościowy UM7. Identyczna budowa tych dwóch układów metastabilnościowych UM6 i UM7 zapewnia warunki ich pobudzania, natomiast różna ich budowa - w szczególności symetryczna względem siebie przy niesymetrycznej charakterystyce działania zapewnia pobudzenie tych układów przy różnych przesunięciach fazowych.

Generatory pierścieniowe z regulowaną szybkością GPRS i GPRS' posiadają dwie podstawowe częstotliwości pracy, a wybór jednej z nich dokonywany jest przez sygnał sterujący generatorów s-GPRS i s-GPRS'. Podstawowe częstotliwości pracy zależą od liczby elementów opóźniających EO składających się na linie opóźniające LO i LO', od opóźnienia wprowadzanego przez każdy element opóźniający EO oraz od opóźnień wprowadzanych przez sterowane elementy opóźniające T i T', które wybierane są przy pomocy sygnału logicznego doprowadzonego do wejść sterujących s-GPRS i s-GPRS' generatorów pierścieniowych z regulowaną szybkością, a zatem i do wejść sterujących s-T i s-T' sterowanych elementów opóźniających. Częstotliwości podstawowe generatora są obarczone niestałością, wynikającą ze zjawisk fizycznych - typowych dla układów elektronicznych (zjawiska szumowe, termiczne, jitter itp.) - dzięki czemu faza sygnałów również podlega zmianom losowym.

Detektor fazy DF przełącza częstotliwości generatorów pierścieniowych z regulowaną szybkością GPRS i GPRS' cyklicznie zmieniając lub synchronizując fazę obydwu generatorów. Bliskość faz generatorów oznacza czasową bliskość zboczy generowanych sygnałów, które służą do pobudzenia układów metastabilnościowych, które wytwarzają niezależne zjawiska losowe. Wyjątkiem są układy metastabilnościowe dołączane do linii opóźniających z pewnym przesunięciem, gdyż w nich zależy właśnie na innym pobudzeniu fazowym - przesuniętym o czas lub wielokrotność czasu propagacji elementu opóźniającego EO.

Sterowany element opóźniający przedstawiony na fig. 2 zawiera dwa tranzystory polowe o przeciwnym typie przewodnictwa P, N. Źródła tranzystorów są ze sobą połączone i dołączone do wejścia i-T sterowanego elementu opóźniającego T, dreny tranzystorów są ze sobą połączone i dołączone do wyjścia o-T sterowanego elementu opóźniającego T, natomiast bramki tranzystorów są ze sobą połączone i dołączone do wejścia sterującego s-T sterowanego elementu opóźniającego T.

Symetryczność budowy tranzystora polowego pozwala na zamianę miejscami jego końcówek, drenu i źródła. Przeciwny typ przewodnictwa tranzystorów, sterowanych tym samym sygnałem logicznym dołączonym do bramek obydwu tranzystorów, powoduje że zero logiczne wyłącza jeden tranzystor N i włącza drugi P, podczas gdy jedynka logiczna czyni odwrotnie. Przy identycznej geometrii tranzystorów, jeden z nich P wprowadza nieco większe opóźnienie pomiędzy wejściem i-T a wyjściem o-T sterowanego elementu opóźniającego T. Zmiana geometrii kanałów tranzystorów, w szczególności istotne wydłużenie jednego z kanałów, wprowadza silnie asymetryczną pracę tranzystorów pod względem wprowadzanego opóźnienia. Odwrócenie długości kanałów w innej parze tranzystorów, zawartych w innym sterowanym elemencie opóźniającym, włączonym w szereg elementów opóźniających innego generatora pierścieniowego z regulowaną szybkością, zapewnia komplementarne sterowanie parą takich generatorów, w których ten sam sygnał sterujący wywołuje przeciwny skutek w każdym z nich.

Sterowany element opóźniający przedstawiony na fig. 3 ma budowę taką jak układ z fig. 2, z tą różnicą, że w szereg z jednym tranzystorem P, to znaczy pomiędzy tym tranzystorem P a wyjściem o-T sterowanego elementu opóźniającego T, włączone zostały szeregowo dwa elementy opóźniające EO.

Włączenie dodatkowych elementów opóźniających EO zapewnia dodatkowe opóźnienie pomiędzy wejściem i-T a wyjściem o-T sterowanego elementu opóźniającego T jedynie dla jednego stanu logicznego sygnału sterującego s-T. Takie same elementy opóźniające włączone w szereg z drugim tranzystorem w innej parze tranzystorów, zawartych w innym sterowanym elemencie opóźniającym, włączonym w szereg elementów opóźniających innego generatora pierścieniowego z regulowaną szybkością, zapewniają komplementarne sterowanie parą takich generatorów, w których ten sam sygnał sterujący wywołuje przeciwny skutek w każdym z nich.

Sterowany element opóźniający przedstawiony na fig. 4 ma budowę taką jak układ z fig. 2, z tą różnicą, że pomiędzy bramki tranzystorów polowych P i N a wejście sterujące s-T sterowanego elementu opóźniającego T włączony został inwerter Inv.

Zastosowanie inwertera Inv w tylko jednym z dwóch sterowanych elementów opóźniających, posiadających identyczną budowę wewnętrzną, włączonych w szeregi elementów opóźniających linii opóźniających dwóch generatorów pierścieniowych z regulowaną szybkością, zapewnia komplemen

PL 235 108 B1 tarne sterowanie parą takich generatorów, w których ten sam sygnał sterujący wywołuje przeciwny skutek w każdym z nich.

Układ sterujący przedstawiony na fig. 5 zawiera dwuelementowy szereg złożony z elementów opóźniających EO dołączony pomiędzy wejściem i-US i wyjściem o-US układu sterującego US.

Szereg elementów opóźniających EO wprowadza opóźnienie w sprzężeniu zwrotnym, tj. opóźnienie w przekazywaniu sygnału sterowania korekcją fazy, dzięki czemu zwiększa zakres przesunięć fazowych.

Układ sterujący przedstawiony na fig. 6 stanowi bramka dodawania losowości XOR, której pierwsze wejście stanowi wejście danych losowych r-US układu sterującego US, drugie wejście bramki stanowi wejście sygnałowe układu sterującego i-US, a wyjście bramki stanowi wyjście układu sterującego o-US.

Bramka XOR wprowadza opóźnienie dla sygnału przekazywanego pomiędzy wejściem i-US i wyjściem o-US oraz dodaje do tego sygnału wartość losową dostarczaną do wejścia danych losowych układu sterującego r-US.

Układ sterujący przedstawiony na fig. 7 ma budowę taką jak układ z fig. 6, w którym pierwsze wejście bramki dodawania losowości XOR dołączone jest do wejścia danych losowych układu sterującego r-US przez układ bramkujący AND oraz do układu bramkującego AND dołączony jest układ sterowania bramkowaniem LCZ.

Układ bramkujący AND wraz z układem sterowania bramkowaniem LCZ' dopuszczają jedynie wybrane wartości losowe dostarczane do wejścia danych losowych układu sterującego r-US. Na przykład układ sterowania bramkowaniem LCZ może być wykonany w postaci licznika, który będzie dopuszczał jedynie co którąś wartość losową.

Układ sterujący przedstawiony na fig. 8 ma budowę taką jak układ z fig. 7, w którym wyjście bramki dodawania losowości XOR dołączone jest do wyjścia układu sterującego o-US przez dwuelementowy szereg złożony z elementów opóźniających EO.

Szereg elementów opóźniających EO wraz z bramką dodawania losowości XOR wprowadzają dodatkowe opóźnienie dla sygnału przekazywanego pomiędzy wejściem i-US i wyjściem o-US układu sterującego. Opóźnienie to wpływa na charakterystykę korekcji fazy w układzie. Miejsce dołączenia bramki dodawania losowości XOR względem elementów opóźniających EO, będące miejscem w szeregu elementów pomiędzy wejściem sygnałowym i-US a wyjściem układu sterującego o-US, wpływa na moment wprowadzenia losowości do układu korekcji fazy.

Układ sterujący przedstawiony na fig. 9 jest połączeniem układów sterujących z fig. 7 oraz fig. 8, za wyjątkiem miejsca dołączenia bramki dodawania losowości XOR względem elementów opóźniających EO, która w tym układzie znajduje się pomiędzy elementami opóźniającymi.

Detektor fazy przedstawiony na fig. 10 stanowi przerzutnik P o dwóch wejściach D i C stanowiących wejścia i1-DF i i2-DF detektora fazy DF i wyjściu Q stanowiącym wyjście detektora fazy o-DF.

W zależności od tego, czy narastające zbocze na wejściu D przerzutnika nadejdzie przed czy po narastającym zboczu na wejściu C przerzutnika, na wyjściu Q pojawi się logiczna jedynka lub logiczne zero.

Detektor fazy przedstawiony na fig. 11 zawiera układ logiczny AND o dwóch wejściach i jednym wyjściu oraz dwa przerzutniki P1 i P2, każdy o dwóch wejściach D1 i C1 oraz D2 i C2 jak również dwóch wyjściach Q1 i nQ1 oraz Q2 i nQ2. Wejścia przerzutników dołączone są do wejść detektora fazy DF, natomiast wyjścia przerzutników dołączone do wyjść detektora fazy przez układ logiczny AND. Pierwsze wejście detektora fazy i1-DF dołączone jest jednocześnie do pierwszego wejścia pierwszego przerzutnika D1 i drugiego wejścia drugiego przerzutnika C2. Drugie wejście detektora fazy i2-DF dołączone jest jednocześnie do drugiego wejścia pierwszego przerzutnika C1 i pierwszego wejścia drugiego przerzutnika D2. Wejścia układu logicznego AND dołączone są do drugiego wyjścia pierwszego przerzutnika nQ1 oraz pierwszego wyjścia drugiego przerzutnika Q2. Wyjście układu logicznego AND dołączone jest do wyjścia detektora fazy o-DF.

Detektor fazy zbudowany z dwóch przerzutników pozwala na symetryczną detekcję ujemnych i dodatnich przesunięć fazowych.

Układ metastabilnościowy przedstawiony na fig.12 stanowi przerzutnik Pa o dwóch wejściach Da i Ca stanowiących wejścia i1-UM i i2-UM układu metastabilnościowego UM i wyjściu Qa stanowiącym wyjście układu metastabilnościowego o-UM.

PL 235 108 B1

Przerzutnik Pa jest charakteryzuje się tym, że względne nieduże przesunięcia czasu pomiędzy zboczami dostarczanymi do wejść przerzutnika Da i Ca wprowadzają go w pracę w odpowiednim obszarze metastabilności, czego skutkiem jest losowy stan logiczny na wyjściu Qa.

Układ metastabilnościowy przedstawiony na fig.13 stanowi układ metastabilnościowy z oscylacyjną odpowiedzią impulsową UMOO o dwóch wejściach R i S stanowiących wejścia i1-UM i i2-UM układu metastabilnościowego UM i wyjściu wOO stanowiącym wyjście układu metastabilnościowego o-UM.

Przerzutnik UMOO charakteryzuje się tym, że względne nieduże przesunięcia czasu pomiędzy zboczami dostarczanymi do wejść przerzutnika R i S wprowadzają go w pracę w odpowiednim obszarze metastabilności, czego skutkiem jest oscylacyjna odpowiedź przerzutnika o zmiennej liczbie oscylacji, a także losowym stanie logicznym na wyjściu wOO.

Układ metastabilnościowy przedstawiony na fig. 14 ma budowę taką jak układ z fig. 13, przy czym wyjście wOO układu metastabilnościowego z oscylacyjną odpowiedzią impulsową UMOO dołączone jest do wyjścia układu metastabilnościowego o-UM przez sumator SUM.

Sumator SUM pozwala na zsumowanie zmiennej liczby oscylacji pojawiającej się na wyjściu wOO.

Układ metastabilnościowy przedstawiony na fig.15 ma budowę taką jak układ z fig. 14, przy czym dodatkowo zawiera układ liczący LCZ, którego wyjścia dołączone są do kolejnych wejść sumatora SUM oraz którego wejście i-LCZ dołączone jest do wyjścia układu metastabilnościowego z oscylacyjną odpowiedzią impulsową wOO.

Licznik LCZ zlicza liczbę oscylacji pojawiającą się na wyjściu wOO, którą następnie sumuje sumator SUM. Dodatkowo w tym układzie uwzględniany jest stan logiczny na wyjściu wOO.

Układ metastabilnościowy przedstawiony na fig. 16 zawiera generator metastabilnościowych interwałów czasowych GMIC, arbiter ARB oraz układ logiczny AND. Generator metastabilnościowych interwałów czasowych GMIC zawiera dwa przerzutniki Pb i Pc, każdy o dwóch wejściach Db i Cb oraz Dc i Cc jak również pojedynczych wyjściach Qb i Qc. Arbiter ARB zawiera dwa przerzutniki Pd i Pe, każdy o dwóch wejściach Dd i Cd oraz De i Ce jak również dwóch wyjściach Qd i nQd oraz Qe i nQe. Układ logiczny AND posiada dwa wejście i jedno wyjście. Wejścia przerzutników generatora metastabilnościowych interwałów czasowych GMIC dołączone są do wejść układu metastabilnościowego UM w taki sposób, że pierwsze wejście układu metastabilnościowego i1-UM dołączone jest jednocześnie do pierwszego wejścia pierwszego przerzutnika Db i pierwszego wejścia drugiego przerzutnika Dc, a drugie wejście układu metastabilnościowego i2-UM dołączone jest jednocześnie do drugiego wejścia pierwszego przerzutnika Cb i drugiego wejścia drugiego przerzutnika Cc. Wyjścia przerzutników Qb i Qc dołączone są do wejść przerzutników arbitra ARB w taki sposób, że wyjście pierwszego przerzutnika Qb dołączone jest jednocześnie do pierwszego wejścia pierwszego przerzutnika arbitra Dd i drugiego wejścia drugiego przerzutnika arbitra Ce, a wyjście drugiego przerzutnika Qc dołączone jest jednocześnie do drugiego wejścia pierwszego przerzutnika arbitra Cd i pierwszego wejścia drugiego przerzutnika arbitra De. Wyjście układu metastabilnościowego o-UM dołączone jest do wyjść przerzutników arbitra nQd i Qe przez układ logiczny AND. Wejścia układu logicznego AND dołączone są do drugiego wyjścia pierwszego przerzutnika arbitra nQd oraz pierwszego wyjścia drugiego przerzutnika arbitra nQe. Wyjście układu logicznego AND dołączone jest do wyjścia układu metastabilnościowego o-UM.

Dostarczenie do przerzutników Pb i Pc generatora metastabilnościowych interwałów czasowych GMIC sygnałów cyfrowych o względne niedużych przesunięciach czasu pomiędzy zboczami dostarczanymi do wejść przerzutników, wywołuje w nich stany metastabilne, których rozwiązaniem są wartości logiczne pojawiające się na wyjściach Qb i Qc w różnych momentach czasu. Zarówno wartości logiczne jak i interwały czasowe są źródłami losowości o określonych właściwościach tych losowości. Arbiter porównuje czasy odpowiedzi przerzutników Pb i Pc, a wynik tego porównania - który jest wartością losową - jest interpretowany przez układ logiczny AND jako logiczne zero lub logiczna jedynka.

Możliwości zastosowania wynalazku przewiduje się w generowaniu liczb i ciągów liczbowych prawdziwie losowych.

Claims (25)

1. Zastrzeżenia patentowe

   1. Generator losowy (GL) zawierający pierwszy układ metastabilnościowy (UM1), którego wyjście (o-UM1) jest dołączone do pierwszego wyjścia (o1-GL) generatora losowego (GL) oraz zawierający przynajmniej dwa generatory pierścieniowe, których wyjścia dołączone są do

   PL 235 108 B1 wejść (i1-UM1, i2-UM1) układu metastabilnościowego (UM1), przy czym te generatory pierścieniowe składają się z linii opóźniających zamkniętych w pętle, a linie opóźniające składają się z elementów opóźniających połączonych w szeregi włączone pomiędzy wejściami i wyjściami tych linii, znamienny tym, że przynajmniej jeden generator pierścieniowy stanowi generator pierścieniowy z regulowaną szybkością (GPRS, GPRS') z wejściem sterującym (s-GPRS, s- GPRS'), w którym w linię opóźniającą (LO, LO') jest włączony przynajmniej jeden sterowany element opóźniający (T, T') , oraz tym, że posiada detektor fazy (DF), którego wejścia (i1-DF, i2-DF) dołączone są do wyjść (o-GPRS, o-GPRS') tych generatorów (GPRS, GPRS'), zaś wyjście detektora fazy (o-DF) dołączone jest do wejścia sterującego (s-GPRS, s-GPRS') przynajmniej jednego generatora pierścieniowego z regulowaną szybkością (GPRS, GPRS') i jednocześnie do dodatkowego wyjścia (o-GL) generatora losowego (GL).
2. 2. Generator losowy według zastrz. 1, znamienny tym, że posiada przynajmniej jeden dodatkowy układ metastabilnościowy (UM2, UM3, UM4, UM5, UM6, UM7), którego wyjście (o-UM2, o-UM3, o-UM4, o-UM5, o-UM6, o-UM7) jest dołączone do dodatkowego wyjścia (o2-GL, o3-GL, o4-GL, o5-GL, o6-GL, o7-GL) generatora losowego (GL), który to dodatkowy układ metastabilnościowy (UM2, UM3, UM4, UM5, UM6, UM7) jedną końcówką (i1-UM2,

   11- UM3, i1-UM4, i1-UM5, i1-UM6, i1-UM7) jest włączony w jedną linię opóźniającą (LO), a drugą końcówką (i2-UM2, i2-UM3, i2-UM4, i2-UM5, i2-UM6, i2-UM7) jest włączony w inną linię opóźniającą (LO').
3. 3. Generator losowy według zastrz. 1 albo 2, znamienny tym, że zawiera przynajmniej dwa układy metastabilnościowe (UM1, UM2, UM3, UM4, UM5), włączone w linie opóźniające (LO1, LO2) tak, że ich końcówki (i1-UMl, i1-UM2, i1-UM3, i1-UM4, i1-UM5, i2-UM1, i2-UM2,

   12- UM3, i2-UM4, i2-UM5) są odseparowane w liniach opóźniających (LO, LO') przynajmniej jednym elementem opóźniającym (EO).
4. 4. Generator losowy według zastrz. 1 albo 2 albo 3, znamienny tym, że dodatkowy układ metastabilościowy (UM4, UM5) jest włączony pierwszą końcówką (i1-UM4, i11-UM5) w jedną linię opóźniającą (LO) za elementem opóźniającym (EO) o pierwszym numerze licząc od początku tej linii opóźniającej (LO), a drugą końcówką (i2-UM4, i2-UM5) jest włączony w inną linię opóźniającą (LO') za elementem opóźniającym (EO) o drugim numerze licząc od początku tej linii opóźniającej (LO') tak, że pierwszy numer jest różny od drugiego numeru.
5. 5. Generator losowy według zastrz. 1 albo 2 albo 3 albo 4, znamienny tym, że przynajmniej dwa układy metastabilnościowe (UM6, UM7) są włączone przynajmniej jedną końcówką każdy (i1-UM6, i1-UM7; i2-UM6, i2-UM7) w tym samym miejscu przynajmniej jednej linii opóźniającej (LO, LO').
6. 6. Generator losowy według zastrz. 1, znamienny tym, że sterowany element opóźniający (T, T') włączony jest szeregowo w linię opóźniającą (LO, LO') generatora pierścieniowego z regulowaną szybkością (GPRS, GPRS'), zaś wejście sterujące (s-T, s-T') sterowanego elementu opóźniającego (T, T') dołączone jest do wejścia sterującego (s-GPRS, s-GPRS') generatora pierścieniowego z regulowaną szybkością (GPRS, GPRS').
7. 7. Generator losowy według zastrz. 6 znamienny tym, że sterowany element opóźniający (T) zawiera przynajmniej dwa tranzystory polowe o przeciwnym typie przewodnictwa (P, N), których dreny i źródła są parami połączone i jedna para dołączona jest do wejścia (i-T) sterowanego elementu opóźniającego (T), druga para dołączona jest do wyjścia (o-T) sterowanego elementu opóźniającego (T), a wejście sterujące (s-T) sterowanego elementu opóźniającego (T) dołączone jest do bramek obydwu tranzystorów polowych (P, N).
8. 8. Generator losowy według zastrz. 7, znamienny tym, że w tranzystorach polowych (P, N) stosunek długości do szerokości kanału jednego tranzystora przewyższa stosunek długości do szerokości kanału drugiego tranzystora.
9. 9. Generator losowy według zastrz. 7, znamienny tym, że w szereg z przynajmniej jednym z tranzystorów polowych (P) włączony jest przynajmniej jeden element opóźniający (EO).
10. 10. Generator losowy według tranzystorów polowych (P, N) a wejście sterujące (s-T) sterowanego elementu opóźniającego (T) włączony jest przynajmniej jeden inwerter (Inv).
11. 11. Generator losowy według zastrz. 1, znamienny tym, że zawiera układ sterujący (US, US'), przy czym wyjście detektora fazy (o-DF) dołączone jest do wejścia sterującego (s-GPRS, s-GPRS') przynajmniej jednego generatora pierścieniowego z regulowaną szybkością (GPRS, GPRS') przez układ sterujący (US, US').

    PL 235 108 B1
12. 12. Generator losowy według zastrz. 11, znamienny tym, że układ sterujący (US') jest wyposażony w drugie wejście (r-US') dołączone do wyjścia (o-UM1) układu metastabilnościowego (UM1).
13. 13. Generator losowy według zastrz. 11, znamienny tym, że układ sterujący (US) zawiera przynajmniej element opóźniający (EO).
14. 14. Generator losowy według zastrz. 12, znamienny tym, że układ sterujący (US') zawiera bramkę dodawania losowości (XOR'), której pierwsze wejście stanowi wejście danych losowych układu sterującego (r-US'), drugie wejście stanowi wejście sygnałowe układu sterującego (i-US'), a wyjście bramki dodawania losowości (XOR') stanowi wyjście układu sterującego (o-US').
15. 15. Generator losowy według zastrz. 14, znamienny tym, że pierwsze wejście bramki dodawania losowości (XOR') dołączone jest do wejścia danych losowych układu sterującego (r-US') przez układ bramkujący (AND'), oraz że do układu bramkującego (AND') dołączony jest układ sterowania bramkowaniem (LCZ').
16. 16. Generator losowy według zastrz. 14, znamienny tym, że drugie wejście bramki dodawania losowości (XOR') oraz jej wyjście połączone są w szereg z co najmniej jednym elementem opóźniającym (EO'), przy czym wejście pierwszego w szeregu elementu dołączone jest do wejścia sygnałowego układu sterującego (i-US'), a wyjście ostatniego w szeregu elementu dołączone jest do wyjścia układu sterującego (o-US').
17. 17. Generator losowy według zastrz. 14, znamienny tym, że pierwsze wejście bramki dodawania losowości (XOR') dołączone jest do wejścia danych losowych układu sterującego (r-US') przez układ bramkujący (AND'), oraz że do układu bramkującego (AND') dołączony jest układ sterowania bramkowaniem (LCZ'), oraz że drugie wejście bramki dodawania losowości (XOR') oraz jej wyjście połączone są w szereg z co najmniej jednym elementem opóźniającym (EO'), przy czym wejście pierwszego w szeregu elementu dołączone jest do wejścia sygnałowego układu sterującego (i-US'), a wyjście ostatniego w szeregu elementu dołączone jest do wyjścia układu sterującego (o-US').
18. 18. Generator losowy według zastrz. 1, znamienny tym, że detektor fazy (DF) stanowi przerzutnik (P) o dwóch wejściach (D, C) stanowiących wejścia detektora fazy (i1-DF, i2-DF) i wyjściu (Q) stanowiącym wyjście detektora fazy (o-DF).
19. 19. Generator losowy według zastrz. 1, znamienny tym, że detektor fazy (DF) zawiera dwa przerzutniki (P1), (P2) o dwóch wejściach (D1, C1), (D2, C2) i dwóch wyjściach (Q1, nQ1), (Q2, nQ2) każdy, który ma wejścia przerzutników dołączone do wejść detektora fazy i który ma wyjścia przerzutników dołączone do wyjść detektora fazy, przy czym pierwsze wejście detektora fazy (i1-DF) dołączone jest jednocześnie do pierwszego wejścia pierwszego przerzutnika (D1) i drugiego wejścia drugiego przerzutnika (C2), drugie wejście detektora fazy (i2-DF) dołączone jest jednocześnie do drugiego wejścia pierwszego przerzutnika (C1) i pierwszego wejścia drugiego przerzutnika (D2), a wyjście detektora fazy (o-DF) dołączone jest do wybranych wyjść przerzutników (nQ1, Q2) przez układ logiczny (AND).
20. 20. Generator losowy według zastrz. 1 albo 2 albo 3 albo 4 albo 5, znamienny tym, że przynajmniej jeden układ metastabilnościowy (UM) stanowi przerzutnik (Pa) o dwóch wejściach (Da, Ca) stanowiących wejścia układu metastabilnościowego (i1-UM, i2-UM) i wyjściu (Qa) stanowiącym wyjście układu metastabilnościowego (o-UM).
21. 21. Generator losowy według zastrz. 1 albo 2 albo 3 albo 4 albo 5, znamienny tym, że przynajmniej jeden układ metastabilnościowy (UM) zawiera układ metastabilnościowy z oscylacyjną odpowiedzią impulsową (UMOO) o dwóch wejściach (R, S) stanowiących wejścia układu metastabilnościowego (i1-UM, i2-UM) i wyjściu (wOO) stanowiącym wyjście układu metastabilnościowego (o-UM).
22. 22. Generator losowy według zastrz. 21, znamienny tym, że wyjście układu metastabilnościowego z oscylacyjną odpowiedzią impulsową (wOO) dołączone jest do wyjścia układu metastabilnościowego (o-UM) przez sumator (SUM).
23. 23. Generator losowy według zastrz. 22, znamienny tym, że zawiera układ liczący (LCZ), którego wyjścia dołączone są do kolejnych wejść sumatora (SUM), a którego wejście (i-LCZ) dołączone jest do wyjścia układu metastabilnościowego z oscylacyjną odpowiedzią impulsową (wOO).

    PL 235 108 B1
24. 24. Generator losowy według zastrz. 1 albo 2 albo 3 albo 4 albo 5, znamienny tym, że przynajmniej jeden układ metastabilnościowy (UM) zawiera generator metastabilnościowych interwałów czasowych (GMIC) o wejściach dołączonych do wejść układu metastabilnościowego (i1-UM, i2-UM) oraz wyjściach dołączonych do wejść arbitra (ARB), którego wyjścia dołączone są do wyjść układu metastabilnościowego (o-UM) przez układ logiczny (AND).
25. 25. Generator losowy według zastrz. 24, znamienny tym, że generator metastabilnościowych interwałów czasowych (GMIC) zawiera dwa przerzutniki (Pb), (Pc) o dwóch wejściach (Db, Cb), (Dc, Cc) i pojedynczych wyjściach (Qb), (Qc), przy czym wejścia przerzutników generatora metastabilnościowych interwałów czasowych (GMIC) dołączone są do wejść układu metastabilnościowego (UM) w taki sposób, że pierwsze wejście układu metastabilnościowego (i1-UM) dołączone jest jednocześnie do pierwszego wejścia pierwszego przerzutnika (Db) i pierwszego wejścia drugiego przerzutnika (Dc), drugie wejście układu metastabilnościowego (i2-UM) dołączone jest jednocześnie do drugiego wejścia pierwszego przerzutnika (Cb) i drugiego wejścia drugiego przerzutnika (Cc), oraz że arbiter (ARB) zawiera dwa przerzutniki (Pd), (Pe) o dwóch wejściach (Dd, Cd), (De, Ce) i dwóch wejściach (Qd, nQd), (Qe, nQe) każdy przy czym wyjścia przerzutników generatora metastabilnościowych interwałów czasowych (GMIC) dołączone są do wejść przerzutników arbitra (ARB) w taki sposób, że wyjście pierwszego przerzutnika generatora metastabilnościowych interwałów czasowych (Qb) dołączone jest jednocześnie do pierwszego wejścia pierwszego przerzutnika arbitra (Dd) i drugiego wejścia drugiego przerzutnika arbitra (Ce), wyjście drugiego przerzutnika generatora metastabilnościowych interwałów czasowych (Qc) dołączone jest jednocześnie do drugiego wejścia pierwszego przerzutnika arbitra (Cd) i pierwszego wejścia drugiego przerzutnika arbitra (De), oraz że układ logiczny (AND) stanowi bramka koniunkcji, przez którą wybrane wyjścia przerzutników arbitra (nQd, Qe) dołączone są do wyjścia układu metastabilnościowego (o-UM).