PL242883B3 - Generator losowy - Google Patents

Abstract

Generator losowy zawiera generator pierścieniowy z regulowaną szybkością (GPRS), który zawiera linię opóźniającą (LO) zawierającą elementy opóźniające połączone w szereg (EO), a wejście (i-LO) i wyjście (o-LO) linii opóźniającej (LO) są ze sobą połączone i dołączone do wyjścia generatora z regulowaną szybkością (o-GPRS). W linię opóźniającą (LO) włączony został szeregowo przynajmniej jeden sterowany element opóźniający (T), zaś wejście sterujące (s-T) sterowanego elementu opóźniającego (T) dołączone jest do wejścia sterującego (s-GPRS) generatora pierścieniowego z regulowaną szybkością (GPRS).

Description

Opis wynalazku

Przedmiotem wynalazku jest generator losowy przeznaczony zwłaszcza do generacji liczb i ciągów liczbowych prawdziwie losowych.

Przedmiotem polskiego opisu patentowego nr 236966 jest generator losowy zawierający dwa generatory pierścieniowe, których wyjścia dołączone są do wejść detektora fazy oraz jednocześnie do wejść układu metastabilnościowego. Wyjścia detektora fazy i układu metastabilnościowego są dołączone do wyjść generatora losowego. W układzie tym przynajmniej jeden generator pierścieniowy jest generatorem pierścieniowym z regulowaną szybkością, do którego wejścia sterującego dołączone jest wyjście układu metastabilnościowego. Generator pierścieniowy z regulowaną szybkością zawiera przynajmniej jedną linię opóźniającą, która zawiera elementy opóźniające połączone w szereg. Wejście i wyjście linii opóźniającej są ze sobą połączone i dołączone do wyjścia generatora z regulowaną szybkością.

Celem wynalazku jest zapewnienie możliwości zmiany częstotliwości generatora pierścieniowego z regulowaną szybkością.

W rozwiązaniu wg wynalazku generator losowy zawiera detektor fazy, do którego wyjście jest dołączone do wyjścia generatora losowego oraz zawiera dwa generatory pierścieniowe, których wyjścia dołączone są do wejść detektora fazy, i posiada układ metastabilnościowy, którego wejścia dołączone są do wyjść generatorów pierścieniowych, gdzie przynajmniej jeden generator pierścieniowy jest generatorem pierścieniowym z regulowaną szybkością, a wyjście układu metastabilnościowego dołączone jest do przynajmniej jednego wejścia sterującego generatorów pierścieniowych z regulowaną szybkością, według patentu nr Pat.236966, i charakteryzuje się tym, że przynajmniej jeden generator pierścieniowy z regulowaną szybkością zawiera linię opóźniającą, w którą jest włączony szeregowo przynajmniej jeden sterowany element opóźniający, zaś wejście sterujące sterowanego elementu opóźniającego dołączone jest do wejścia sterującego generatora pierścieniowego z regulowaną szybkością. Ponadto, sterowany element opóźniający zawiera przynajmniej dwa tranzystory połowę o przeciwnym typie przewodnictwa, których dreny i źródła są parami połączone i jedna para dołączona jest do wejścia sterowanego elementu opóźniającego, druga para dołączona jest do wyjścia sterowanego elementu opóźniającego, a wejście sterujące sterowanego elementu opóźniającego dołączone jest do bramek obydwu tranzystorów polowych.

W tranzystorach polowych stosunek długości do szerokości kanału jednego tranzystora korzystnie przewyższa stosunek długości do szerokości kanału drugiego tranzystora.

Alternatywnie w szereg z przynajmniej jednym z tranzystorów polowych włączony został przynajmniej jeden element opóźniający.

Pomiędzy bramki tranzystorów polowych a wejście sterujące sterowanego elementu opóźniającego korzystnie włączony został przynajmniej jeden inwerter.

Wynalazek umożliwia regulację szybkości generatorów pierścieniowych.

Przedmiot wynalazku jest przedstawiony w przykładzie wykonania na rysunku, na którym fig. 1 przedstawia schemat blokowy generatora pierścieniowego z regulowaną szybkością, fig. 2 przedstawia schemat blokowy sterowanego elementu opóźniającego zawierającego dwa tranzystory połowę, fig. 3 przedstawia schemat blokowy sterowanego elementu opóźniającego zawierającego dwa tranzystory połowę oraz dodatkowe opóźnienia włączone w szereg z jednym tranzystorem polowym, natomiast fig. 4 - schemat blokowy sterowanego elementu opóźniającego z inwersją sygnału sterowania.

Generator pierścieniowy z regulowaną szybkością przedstawiony na fig. 1 zawiera linię opóźniającą LO, której wejście i-LO i wyjście o-LO są ze sobą połączone i dołączone do wyjścia o-GPRS generatora pierścieniowego z regulowaną szybkością GPRS. Linia opóźniająca LO zawiera elementy opóźniające EO połączone w szereg. Pomiędzy wybranymi elementami opóźniającymi EO linia opóźniająca LO ma włączony sterowany element opóźniający T, którego wejście sterujące s-T dołączone jest do wejścia sterującego s-GPRS generatora pierścieniowego z regulowaną szybkością GPRS.

Generator GPRS posiada dwie podstawowe częstotliwości pracy, a wybór jednej z nich dokonywany jest przez sygnał sterujący generatora s-GPRS. Podstawowe częstotliwości pracy zależą od liczby elementów opóźniających EO składających się na linię opóźniającą LO, od opóźnienia wprowadzanego przez każdy element opóźniający EO oraz od opóźnienia wprowadzanego przez sterowany element opóźniający T, które wybierane jest przy pomocy sygnału logicznego doprowadzonego do wejścia sterującego s-GPRS generatora pierścieniowego z regulowaną szybkością GPRS, a zatem i do wejścia sterującego s-T sterowanego elementu opóźniającego T.

Liczba elementów opóźniających EO w liniach opóźniających LO pary generatorów pierścieniowych z regulowaną szybkością GPRS determinuje częstości tych generatorów. Natomiast różnica opóźnień wprowadzanych przez sterowany element opóźniający T determinuje zakres zmiany faz pary generatorów. Dodatkowo częstotliwości podstawowe generatora pierścieniowego z regulowaną szybkością GPRS są obarczone niestałością, wynikającą ze zjawisk fizycznych - typowych dla układów elektronicznych (zjawiska szumowe, termiczne, jitter itp.).

Sterowany element opóźniający przedstawiony na fig. 2 zawiera dwa tranzystory połowę o przeciwnym typie przewodnictwa P, N. Źródła tranzystorów są ze sobą połączone i dołączone do wejścia i-T sterowanego elementu opóźniającego T, dreny tranzystorów są ze sobą połączone i dołączone do wyjścia o-T sterowanego elementu opóźniającego T, natomiast bramki tranzystorów są ze sobą połączone i dołączone do wejścia sterującego s-T sterowanego elementu opóźniającego T.

Symetryczność budowy tranzystora polowego pozwala na zamianę miejscami jego końcówek, drenu i źródła. Przeciwny typ przewodnictwa tranzystorów, sterowanych tym samym sygnałem logicznym dołączonym do bramek obydwu tranzystorów, powoduje że zero logiczne wyłącza jeden tranzystor N i włącza drugi P, podczas gdy jedynka logiczna czyni odwrotnie. Przy identycznej geometrii tranzystorów, jeden z nich P wprowadza nieco większe opóźnienie pomiędzy wejściem i-T a wyjściem o-T sterowanego elementu opóźniającego T. Zmiana geometrii kanałów tranzystorów, w szczególności istotne wydłużenie jednego z kanałów, wprowadza silnie asymetryczną pracę tranzystorów pod względem wprowadzanego opóźnienia. Odwrócenie długości kanałów w innej parze tranzystorów, zawartych w innym sterowanym elemencie opóźniającym, włączonym w szereg elementów opóźniających innego generatora pierścieniowego z regulowaną szybkością, zapewnia komplementarne sterowanie parą takich generatorów, w których ten sam sygnał sterujący wywołuje przeciwny skutek w każdym z nich.

Sterowany element opóźniający przedstawiony na fig. 3 ma budowę taką jak układ z fig. 2, z tą różnicą, że w szereg z jednym tranzystorem P, to znaczy pomiędzy tym tranzystorem P a wyjściem o-T sterowanego elementu opóźniającego T, włączone zostały szeregowo dwa elementy opóźniające EO.

Włączenie dodatkowych elementów opóźniających EO zapewnia dodatkowe opóźnienie pomiędzy wejściem i-T a wyjściem o-T sterowanego elementu opóźniającego T jedynie dla jednego stanu logicznego sygnału sterującego s-T. Takie same elementy opóźniające włączone w szereg z drugim tranzystorem w innej parze tranzystorów, zawartych w innym sterowanym elemencie opóźniającym, włączonym w szereg elementów opóźniających innego generatora pierścieniowego z regulowaną szybkością, zapewniają komplementarne sterowanie parą takich generatorów, w których ten sam sygnał sterujący wywołuje przeciwny skutek w każdym z nich.

Sterowany element opóźniający przedstawiony na fig. 4 ma budowę taką jak układ z fig. 2, z tą różnicą, że pomiędzy bramki tranzystorów polowych P i N a wejście sterujące s-T sterowanego elementu opóźniającego T włączony został inwerter Inv.

Zastosowanie inwertera Inv w tylko jednym z dwóch sterowanych elementów opóźniających, posiadających identyczną budowę wewnętrzną, włączonych w szeregi elementów opóźniających linii opóźniających dwóch generatorów pierścieniowych z regulowaną szybkością, zapewnia komplementarne sterowanie parą takich generatorów, w których ten sam sygnał sterujący wywołuje przeciwny sk utek w każdym z nich.

Możliwości zastosowania wynalazku przewiduje się bezpośrednio w układach chaotycznych i układach korekcji fazy, a pośrednio w generowaniu liczb i ciągów liczbowych prawdziwie losowych.

Claims (4)

1. Generator losowy zawierający detektor fazy, do którego wyjście jest dołączone do wyjścia generatora losowego oraz zawierający dwa generatory pierścieniowe, których wyjścia dołączone są do wejść detektora fazy, posiadający układ metastabilnościowy (UM), którego wejścia (i1-UM, i2-UM) dołączone są do wyjść generatorów pierścieniowych (o-GP, o-GPRS, o-GPRS'), gdzie przynajmniej jeden generator pierścieniowy jest generatorem pierścieniowym z regulowaną szybkością (GPRS, GPRS'), a wyjście układu metastabilnościowego (o-UM) dołączone jest do przynajmniej jednego wejścia sterującego generatorów pierścieniowych z regulowaną szybkością (s-GPRS), według patentu nr Pat.236966, znamienny tym, że przynajmniej jeden generator pierścieniowy z regulowaną szybkością (GPRS) zawiera linię opóź niającą (LO), w którą jest włączony szeregowo przynajmniej jeden sterowany element opóźniający (T), zaś wejście sterujące (s-T) sterowanego elementu opóźniającego (T) dołączone jest do wejścia sterującego (s-GPRS) generatora pierścieniowego z regulowaną szybkością (GPRS), przy czym sterowany element opóźniający (T) zawiera przynajmniej dwa tranzystory połowę o przeciwnym typie przewodnictwa (P, N), których dreny i źródła są parami połączone i jedna para dołączona jest do wejścia (i-T) sterowanego elementu opóźniającego (T), druga para dołączona jest do wyjścia (o-T) sterowanego elementu opóźniającego (T), a wejście sterujące (s-T) sterowanego elementu opóźniającego (T) dołączone jest do bramek obydwu tranzystorów polowych (P, N).

2. Generator losowy według zastrz. 1 znamienny tym, że w tranzystorach polowych (P, N) stosunek długości do szerokości kanału jednego tranzystora przewyższa stosunek długości do szerokości kanału drugiego tranzystora.

3. Generator losowy według zastrz. 1 znamienny tym, że w szereg z przynajmniej jednym z tranzystorów polowych (P) włączony jest przynajmniej jeden element opóźniający (EO).

4. Generator losowy według zastrz. 1 lub 2 lub 3 znamienny tym, że pomiędzy bramki tranzystorów polowych (P, N) a wejście sterujące (s-T) sterowanego elementu opóźniającego (T) włączony jest przynajmniej jeden inwerter (Inv).