JP2006505948A - ワン・トランジスタｄｒａｍセル構造および製造方法 - Google Patents

ワン・トランジスタｄｒａｍセル構造および製造方法 Download PDF

Info

Publication number
JP2006505948A
JP2006505948A JP2004551445A JP2004551445A JP2006505948A JP 2006505948 A JP2006505948 A JP 2006505948A JP 2004551445 A JP2004551445 A JP 2004551445A JP 2004551445 A JP2004551445 A JP 2004551445A JP 2006505948 A JP2006505948 A JP 2006505948A
Authority
JP
Japan
Prior art keywords
region
drain
source region
body region
adjacent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004551445A
Other languages
English (en)
Other versions
JP4982046B2 (ja
Inventor
ディ． バーネット、ジェームズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2006505948A publication Critical patent/JP2006505948A/ja
Application granted granted Critical
Publication of JP4982046B2 publication Critical patent/JP4982046B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61P—SPECIFIC THERAPEUTIC ACTIVITY OF CHEMICAL COMPOUNDS OR MEDICINAL PREPARATIONS
    • A61P31/00—Antiinfectives, i.e. antibiotics, antiseptics, chemotherapeutics
    • A61P31/04—Antibacterial agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/4016—Memory devices with silicon-on-insulator cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Medicinal Chemistry (AREA)
  • Public Health (AREA)
  • Organic Chemistry (AREA)
  • Pharmacology & Pharmacy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Veterinary Medicine (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Oncology (AREA)
  • Communicable Diseases (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

単独トランジスタＤＲＡＭセル（１０）が、互いから電気的に隔離された本体にＤＲＡＭセルが形成されるようにＳＯＩ基板（１２，１４）に形成される。各々のセル（１０）はソースおよびドレイン接続として機能するドープ領域（３６，４２）を有する。ドレイン接続（４２）および本体（１６）の間には、本体（１６）と同じ導電型を有するが本体（１６）より高濃度の領域（４０）が存在し、プログラミングの間に衝突電離を促進することによって電子／正孔形成を促進する。ソース接続（３６）および本体（１６）に隣接して、ソース接続（３６）と同じ導電型を有するがソース接続（３６）より低濃度の領域（３８）が存在し、消去の間にダイオード電流を促進する。

Description

本発明は、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）・セルに関し、より詳細には、別個のキャパシタを必要としないＤＲＡＭセルに関する。
一般にＤＲＡＭは、主として高い密度に充分な速度を伴うため、大変な成功を収めている。さらに高い密度を探索する中で、単独トランジスタＤＲＡＭ用の技術が開発されている。個々のセルは、セミコンダクタ・オン・インシュレータ（ＳＯＩ）基板に設けられ、単独のトランジスタのみを必要とし、ＤＲＡＭに歴史的に用いられているキャパシタの必要が除かれている。この種類のＤＲＡＭセルはキャパシタを必要としないため、キャパシタレスＤＲＡＭとしても知られている。このような単独トランジスタＤＲＡＭセルでは、トランジスタの本体がフローティングした状態であり、トランジスタ本体が互いから隔離されるようにＳＯＩ基板上に存在するため、電荷は本体に蓄積される。これによりトランジスタの閾値が変更され、その差異を検知することが可能である。
典型的なＮチャネルトランジスタの場合、書き込みの手法では、電気的に浮遊しているトランジスタの本体に閉込められ残存する正孔が生成される。これは、ゲート電圧を選択して、除去される正孔より多くの正孔／電子対を生成するようにトランジスタを動作させることによって達成される。消去でも、やはりゲート電圧を調整して、正孔／電子対の生成より速く正孔の除去を起こすことによって、正孔が除去される。困難の１つは、書き込みおよび消去のいずれをも充分な速度で達成することにある。消去モードにおいて正孔の除去が正孔／電子対の生成より充分に速くない場合、消去は遅すぎる。同様に、書き込みモードにおいて正孔／電子の生成が正孔の除去より充分に速くない場合、書き込みは遅すぎる。読み込みおよび書き込みのいずれでも充分な速度を得るという、このことが課題である。したがって、読み込みおよび書き込みのいずれでも充分な速度を達成する手法を見出す必要がある。
一実施態様では、単独トランジスタＤＲＡＭセルが、互いから電気的に隔離された本体にＤＲＡＭセルが形成されるようにＳＯＩ基板に形成される、トランジスタである。各々のセルは、ソースおよびドレイン接続として機能するドープ領域を有する。ソースおよびドレイン接続のうちの１つに隣接し、かつ本体に隣接するのは、本体と同じ導電型を有するがより高い濃度の領域である。また、ソースおよびドレイン接続と同じ導電型を有するがより低い濃度の領域も、ソースおよびドレイン接続のうちの１つに隣接し、かつ本体に隣接している。図面および以下の説明を参照することによって、このことはさらに良く理解される。
図１に示されているのは、基板１２、基板１２上の絶縁体１４、絶縁体１４の上方の本体領域１６、ドープ領域１８、ドープ領域２０、ゲート誘電体２２、およびゲート２４を有するＳＯＩ基板に形成されたデバイス構造１０である。ドープ領域１８および２０は、ゲート２４をマスクとして用いる注入によって、Ｎ−にドープされている。この注入には充分に低い出力が選択されているので、得られるドープ領域は、絶縁体１４まで完全には到達しない。ゲートは適切な材料であることが可能である。最も一般的には、ゲートはポリシリコンから製造される。同様に、ゲート誘電体２２は任意の適切な材料であってよい
。最も一般的には、ゲート誘電体は熱成長酸化物である。本体１６は半導体材料であり、現在最も一般的にはシリコンである。Ｎ型のドーパントは、典型的にはリンまたはヒ素である。
図２に示されているのは、ゲート２４の一部分およびドープ領域１８の上方にマスク２６が形成された後、かつＰ型の材料の傾斜（angled）注入が行われた後の、デバイス構造１０である。好適なマスクはフォトレジストであるが、この作用を生じ得る他のマスクも許容可能であろう。傾斜注入は、パンチスルー（punchthrough）の問題を減少させるために一般的にトランジスタに対して行われるハロー注入と同様に、鉛直から約２５度で行われる。この場合、得られるドープ領域２７は、ゲート２４の下に重なる領域に見られるように本体１６の表面に到達し、さらにドープ領域２０の下にも存在する。ハロー注入が単にパンチスルーを減少させるために利用される場合に用いられるであろうエネルギーより低いエネルギーを用いることによって、このことが達成される。また、この注入によってドープ領域２０はＮ型からＰ型に変化するが、正味のドーピングは領域２７より少ない。
図３に示されているのは、鉛直なＮ型の注入が行われた後のデバイス構造１０である。この注入でもマスク２６が利用され、注入をドープ領域１８から遮る。この注入の結果、Ｎ型のドープ領域３０が形成され、ドープ領域２８はＰ型で残される。ドープ領域２８は図２に見られる領域２０の残存部分であり、ドープ領域３０の下に存在する。これは比較的浅い（shallow ）注入である。
図４に示されているのは、ゲート２４の対向する側にサイドウォール・スペーサ３２および３４を形成した後、かつゲート２４とサイドウォール・スペーサ３２および３４とをマスクに用いた注入の後の、デバイス構造１０である。この注入によって、サイドウォール・スペーサ３２に隣接する領域３６が形成され、サイドウォール・スペーサ３４の下の浅い部分とサイドウォール・スペーサ３４に実質的に整合した主要部分とを有する領域４２が形成される。これは、高濃度の（heavy ）深い（deep）Ｎ型の注入であり、ソースおよびドレイン接続用の高濃度ドーピングを生じる。得られる構造は、本質的に完成された単独トランジスタＤＲＡＭセルである。図１〜４に説明される製法においては、犠牲酸化物を設けるステップ、他の加熱および洗浄ステップなど、半導体の製法において一般的な他の多くのステップが存在し得ることが理解される。例えば、１つ以上の上記の注入ステップに先立って、実質的に除去される薄層が形成され得る。この注入するステップおよび加熱するステップから得られる構造は、図３のドープ領域２７が、図４の領域４０である残存部分を有する構造である。この領域４０は、Ｐ＋にドープされているため本体１６より高い濃度であり、絶縁体１４まで延び、かつ領域４２に隣接するのみならず、領域４２と連続している。さらに領域４０は、チャネル電流が流れる本体１６と領域４２との間にも存在する。図４に見られる領域３８は、図３に見られる領域１８の残存部分である。領域３６は絶縁体１４まで延びている。領域３８は、領域３６および本体１６に隣接するのみならず、１つの連続的な境界を領域３６と、別の連続的な境界を本体１６と共有している。
動作時には、書き込みは、ゲート２４に正のゲート電圧を、領域４２により高い電圧を、および領域３６により低い電圧、好適にはグランド電圧を印可することによって行われる。これによって、領域３６から領域４２への電子の流れが生じる。ゲート誘電体２２の直下の領域であるチャネル電流経路に比較的高い濃度の領域４０が存在するため、より高いドープ領域である領域４０が存在しない場合の衝突電離と比較して、衝突電離は増大する。慣習によって、電流の向きは電子の流れる向きと反対である。この衝突電離では、領域４２に到達する電子のエネルギーのため電子／正孔対が生成され、この動作スキームではドレインである領域４２によって電子が捕集されるので、余分な正孔が生じる。本体１６およびドープ領域４０のドーピング・レベルは、書き込みの間に、本体１６およびドー
プ領域４０を通じて生じるＰＮ接合のターン・オン電圧に到達しないように選択される。したがって、衝突電離によって起こる電子／正孔対形成の間、正孔を捕集するためのダイオード電流が低く保持される。
消去は、ゲート電圧を領域４２の電圧付近またはそれより高い電圧まで増大させることによって行われる。このことによって、ゲート電圧がドレイン電圧に接近するにつれて横方向の電場が減少するため、衝突電離の減少が起こる。しかしながら、このゲート電圧によって本体の電位も増大する。したがって、このことによって、領域３８に向かう正孔の推進を増大させる効果が存在する。本体１６から領域３８への電流には正孔の捕集が含まれる。領域３８の濃度は領域３６より低く、正孔の流れを増大させる。消去の機構は、順方向バイアスされたＰＮ接合を通る電流であるダイオード電流による正孔の除去と見なすことが可能である。このダイオード電流は、ＰおよびＮ領域のいずれかまたは両方のドーピングが減少する時に増大する。より高いゲート電圧を用いると、本体１６の電圧は充分に増大し、本体１６と領域３８との間のＰＮ接合のターン・オン電圧を超える。このように、領域３８がより低い濃度であることによって、より大きなダイオード電流が与えられる。
このように、本体とドレイン接続との間のチャネル電流経路のＰ＋の領域は、書き込みにおける衝突電離を有用に増大させ、本体と共にＰＮ接合を形成しソース接続に結合されているより低い濃度のドープ領域は、消去におけるダイオード電流を有用に増大させる。この場合、書き込みによって、メモリ・セルはより低い閾値電圧を有することになると考えられ、消去によって、メモリ・セルはより高い閾値電圧を有することになると考えられる。いずれの場合にも、セルは所定の状態に到達する。
これに代わる構造が、図５〜８の種々の段階の製法において示されている。図５には、絶縁体５４の上方の本体領域５６と、絶縁体５４の下の基板５２とから成るＳＯＩ基板を有するデバイス構造５０が存在する。本体領域５６の上方にはゲート６２が、ゲート６２の下にはゲート誘電体６４が存在する。領域５８および６０は本体領域５６に隣接し、かつゲート６２に実質的に整合している。領域５８および６０はゲート６２をマスクとして用いる注入によって形成される。この注入は、深いが低濃度の（light ）Ｎ型の注入であって、Ｎ−の領域を形成する。領域５８および６０は絶縁体５４まで延びている。
図６に示されているのは、ゲート６２の一部分の上方および領域５８の上方にマスク６６が形成された後のデバイス構造５０である。ハロー注入と同様に、比較的高濃度だが浅いＰ型の注入が行われる。これによって、ゲート６２の下に重なるＰ型の領域６８が生じる。この浅い注入では、図５の領域６０の一部分である領域７０が残される。領域６８は、領域７０を越えて本体５６の中に延びる。
図７に示されているのは、浅い高濃度のＮ型の注入の後のデバイス構造５０である。この注入は、図６の領域６８の大部分をＮ＋にする鉛直注入である。この新たに形成されたＮ型の領域は、図７に領域６９として示される。図７では、ゲート６２の下に延びる領域６８の部分は、高濃度ドープされたＰ型として残存し、領域７１として示される。これに代えてまたはこれに加えて、マスク６６を用いたゲルマニウム注入が行われ得る。このゲルマニウム注入によって、得られるＰＮ接合のバンドギャップが低下することで、ターン・オン電圧が低下し得る。
図８に示されているのは、ゲート６２の一部分および領域６９の上方にマスク７２が形成された後、かつ高濃度の深い注入の後のデバイス構造５０である。この注入は、従来技術のハロー注入として行われ得るように、深いが表面までは及ばない。領域７４は、図６に示される領域５８の一部分である領域７６の下に存在する。領域７４は、さらに本体５
６の中に延びることによって、領域７６よりさらに先のゲート６２の下に延びる。
図９に示されているのは、ゲート６２の対向する側にサイドウォール・スペーサ７８および８０を形成した後、かつ高濃度の深いＮ型の注入を行った後の、デバイス構造５０である。この注入によって、それぞれサイドウォール・スペーサ７８および８０に実質的に整合した領域８２および９２が形成される。領域８２および９２は、高濃度ドープされており、Ｎ＋で示される。この注入では、図８の領域７６の一部分である領域８４と、図８の領域７４の一部分である領域８６とが残される。この注入では、図８の領域７０の小さな残存部分である領域９０も残される。
書き込みでは、ゲート６２の電圧は正であり、領域９２の電圧はそれより高く、領域８２の電圧はそれより低い。そのような場合、チャネル電流は領域７１を通過することになり、領域８４から達する電子が高濃度ドープ領域７１を通過して衝突電離を増大させる。消去では電圧が逆転され、より高い電圧が領域８２に存在し、より低い電圧が領域９２に存在する。このことによってソースおよびドレインは逆転する。ゲート電圧は、書き込みにて印可された電圧より増大される。それでもチャネル電流は領域７１を通過するが、ここでは領域７１は低電圧極であり、さらにチャネル電流は高電圧極である領域８４を通過するので、生じる衝突電離は極小である。領域９０は低濃度ドープされているので、ダイオード電流を増大する。このように、本体およびソース接続領域に隣接するＮ−の領域による消去の場合のダイオード電流の増大と、チャネルおよびドレイン接続領域の間のＰ＋の領域による書き込みの間の衝突電離の増大とのいずれもが存在する。
図１０〜１３には、キャパシタレスＤＲＡＭセルの書き込みおよび消去を補助するために、本体と同じ型の高い濃度のドープ領域の利点と、ソースおよびドレイン接続と同じ導電型のより低いドープ領域の利点とを有する、第３の実施態様が示される。
図１０に示されているのは、絶縁体１０４の上方の本体領域１０６と、絶縁体１０４の下の基板１０２とから成るＳＯＩ基板を有する、図５と同様のデバイス構造１００である。本体領域１０６の上方にはゲート１０８が、ゲート１０８の下にはゲート誘電体１１０が存在する。領域１１２および１１４は、本体領域１０６に隣接しかつゲート１０８に実質的に整合している。領域１１２および１１４は、ゲート１０８をマスクとして用いた注入によって形成される。この注入は、深いが低濃度のＮ型の注入であって、Ｎ−のＮ型の領域を形成する。領域１１２および１１４は、絶縁体１０４まで延びる。
図１１に示されているのは、領域１１２とゲート１０８の一部分とを覆うマスク１１６の形成後、かつ高濃度で深い傾斜注入後のデバイス構造１００である。この場合、注入のエネルギーを、本体１０６の表面から絶縁体１０４まで延びるように、および領域１１４から本体１０６の中へ延びるように変化させ、ゲート１０８の下に重なるＰ＋の領域１１８を形成する。この傾斜注入によって領域１１４も変換され、注入後にはＰとして示されている。
図１２に示されているのは、マスク１１６を用いたＮ型の鉛直注入後のデバイス構造１００であり、この注入によって領域１１４はＮ型の領域に変換して戻されるが、より高濃度ドープされる。
図１３に示されているのは、ゲート１０８をマスクとして用いた注入後のデバイス構造１００である。この注入は、比較的浅い注入であって、Ｎ＋の領域１２０を形成する。領域１２２は、注入後に残存する、図１２の領域１１２の残存部分である。この注入によって、高濃度ドープされた接続領域が生じる。得られるこの構造が、衝突電離による書き込みおよびダイオード電流による消去が行われ得る、ＤＲＡＭセルである。
動作時には、書き込みは、ゲート１０８に正の電圧を、領域１１４により高い電圧を、および領域１２０により低い電圧を用いることで達成される。チャネル電流経路は、ドレイン側の高濃度ドープ領域Ｐ＋を通過することになり、それによって、衝突電離が比較的高いという利点を与える。消去では、ゲート電圧が増大されて、横方向の電場を低下させることによって、領域１２０へのダイオード電流を増大させるのと同時に衝突電離を減少させる。より低い濃度のドープ領域１２２によって、ダイオード電流が増大され、消去を助ける。
本明細書の先の記述では、詳細な実施態様に関連して本発明が記載されている。しかしながら、以下の特許請求の範囲に述べられる本発明の範囲から逸脱することなく、種々の修正および変更がなされ得ることを、当業者は認めるであろう。したがって、明細書および図面は限定的な意味ではなくむしろ例示的な意味で考えられるべきであり、そのような修正の全てが本発明の範囲の内に包含されることが意図される。
利点、他の長所、および課題の解決手段は、詳細な実施態様に関連して上に記載されている。しかしながら、利点、長所、および課題の解決手段、ならびに、任意の利点、長所、または課題の解決手段を生じ得る、すなわちより顕著とし得る任意の要素が、請求項のいずれかまたは請求項の全てにおける不可欠な、必要な、または必須の、特徴または要素であるとして構成されるべきではない。Ｐ−，Ｎ−，Ｐ，Ｎ，Ｐ＋，およびＮ＋の語は、相対的なドーピング・レベルを示すために用いられている。例えば、Ｐ−である本体は、好適には１ｘ１０１７〜５ｘ１０１７の範囲にある。Ｎ−は、幾分同様に１ｘ１０１７〜３ｘ１０１７付近の範囲にあるであろう。他の用途においては、Ｐ−およびＮ−は、１ｘ１０１５〜１ｘ１０１６など、より低い濃度であり得る。当然ながら、選択される特定の製作プロセスにおいてデバイスが最適化されるように、濃度を大幅に変化させることが可能である。
本明細書では、「有する」、「有している」の語、またはそれらの任意の他の変形の語は、一連の要素を有するプロセス、方法、物品、または装置がそれらの要素のみを包含するのではなく、明示的に記載されていない他の要素、すなわち、そのようなプロセス、方法、物品、または装置に固有の他の要素を包含し得るような、排他的でない包含に及ぶことを意図して用いられている。
本発明の一実施態様によって製造される半導体デバイスの連続的な断面図。 本発明の一実施態様によって製造される半導体デバイスの連続的な断面図。 本発明の一実施態様によって製造される半導体デバイスの連続的な断面図。 本発明の一実施態様によって製造される半導体デバイスの連続的な断面図。 本発明の第２の実施態様によって製造される同様のデバイス構造の連続的な断面図。 本発明の第２の実施態様によって製造される同様のデバイス構造の連続的な断面図。 本発明の第２の実施態様によって製造される同様のデバイス構造の連続的な断面図。 本発明の第２の実施態様によって製造される同様のデバイス構造の連続的な断面図。 本発明の第２の実施態様によって製造される同様のデバイス構造の連続的な断面図。 本発明の第３の実施態様によって製造される同様のデバイス構造の連続的な断面図。 本発明の第３の実施態様によって製造される同様のデバイス構造の連続的な断面図。 本発明の第３の実施態様によって製造される同様のデバイス構造の連続的な断面図。 本発明の第３の実施態様によって製造される同様のデバイス構造の連続的な断面図。

Claims (6)

  1. 第１のドレイン／ソース領域と、第２のドレイン／ソース領域と、前記第１のドレイン／ソース領域および前記第２のドレイン／ソース領域の間の本体領域と、前記本体領域の上方のゲートとを有するトランジスタを有し、
    前記本体領域に隣接する前記第１のドレイン／ソース領域の一部分のドーピング濃度は、前記本体領域に隣接する前記第２のドレイン／ソース領域の一部分のドーピング濃度と異なる、
    ワン・トランジスタ・ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）・セル。
  2. 第１のドレイン／ソース領域と、第２のドレイン／ソース領域と、前記第１のドレイン／ソース領域および前記第２のドレイン／ソース領域の間の本体領域と、前記本体領域の上方のゲートとを有するトランジスタを有し、
    前記第１のドレイン／ソース領域に直に隣接する前記本体領域の一区域のドーピング濃度は、前記第２のドレイン／ソース領域に直に隣接する前記本体領域の一区域と異なるドーピング濃度を有する、
    ワン・トランジスタ・ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）・セル。
  3. 第１のドレイン／ソース領域と、第２のドレイン／ソース領域と、前記第１のドレイン／ソース領域および前記第２のドレイン／ソース領域の間の本体領域と、前記本体領域の上方のゲートとを有するトランジスタを有し、
    前記第１のドレイン／ソース領域に直に隣接する前記本体領域の第１の区域のドーピング濃度は、前記第２のドレイン／ソース領域に直に隣接する前記本体領域の第２の区域と異なるドーピング濃度を有し、
    前記本体領域に隣接する前記第１のドレイン／ソース領域の一部分のドーピング濃度は、前記本体領域に隣接する前記第２のドレイン／ソース領域の一部分のドーピング濃度と異なる、
    ワン・トランジスタ・ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）・セル。
  4. ワン・トランジスタ・ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）・セルの製造方法であって、
    基板上に形成された絶縁体と前記絶縁体上に形成された半導体層とを有するシリコン・オン・インシュレータ（ＳＯＩ）半導体デバイスを設けるステップと、
    前記半導体層に前記メモリ・セルの本体領域を形成するステップと、
    前記本体領域の上方にゲートを形成するステップと、
    前記本体領域に隣接する前記半導体層にて前記本体領域に対向する側に第１のドレイン／ソース領域および第２のドレイン／ソース領域を形成するステップと、
    前記第１のドレイン／ソース領域に隣接する前記本体領域にハロー領域を形成するステップと、
    前記ゲートの下に重なる前記第１のドレイン／ソース領域に高濃度ドープされた延長部を形成するステップと、
    前記ゲートの下に重なる前記第２のドレイン／ソース領域に低濃度ドープされた延長部を形成するステップとから成る、製造方法。
  5. ワン・トランジスタ・ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）・セルの製造方法であって、
    基板上に形成された絶縁体と前記絶縁体上に形成された半導体層とを有するシリコン・
    オン・インシュレータ（ＳＯＩ）半導体デバイスを設けるステップと、
    前記半導体層に前記メモリ・セルの本体領域を形成するステップと、
    前記本体領域の上方にゲートを形成するステップと、
    前記本体領域に隣接する前記半導体層にて前記本体領域に対向する側に第１のドレイン／ソース領域および第２のドレイン／ソース領域を形成するステップと、
    前記第１のドレイン／ソース領域に隣接しかつ前記ゲートに隣接する前記本体領域に第１のハロー領域を形成するステップと、
    前記第２のドレイン／ソース領域に隣接しかつ前記絶縁体に隣接する前記本体領域に第２のハロー領域を形成するステップとから成る、製造方法。
  6. ワン・トランジスタ・ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）・セルの製造方法であって、
    基板上に形成された絶縁体と前記絶縁体上に形成された半導体層とを有するシリコン・オン・インシュレータ（ＳＯＩ）半導体デバイスを設けるステップであって、前記半導体層が表面を有する、設けるステップと、
    前記半導体層に前記メモリ・セルの本体領域を形成するステップと、
    前記本体領域の上方にて前記半導体層の前記表面の上にゲートを形成するステップと、
    前記本体領域に隣接する前記半導体層にて前記本体領域に対向する側に第１のドレイン／ソース領域および第２のドレイン／ソース領域を形成するステップと、
    前記第１のドレイン／ソース領域に隣接しかつ前記ゲートに隣接する前記本体領域に第１のハロー領域を形成するステップと、
    前記第１のドレイン／ソース領域を高濃度ドープするステップと、
    前記第２のドレイン／ソース領域の一部分を高濃度ドープするステップであって、前記部分は前記半導体層の前記表面の付近である、高濃度ドープするステップとから成る、製造方法。
JP2004551445A 2002-11-08 2003-08-28 ワン・トランジスタｄｒａｍセル構造および製造方法 Expired - Fee Related JP4982046B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/290,904 2002-11-08
US10/290,904 US6861689B2 (en) 2002-11-08 2002-11-08 One transistor DRAM cell structure and method for forming
PCT/US2003/026957 WO2004044990A1 (en) 2002-11-08 2003-08-28 One transistor dram cell structure and method for forming

Publications (2)

Publication Number Publication Date
JP2006505948A true JP2006505948A (ja) 2006-02-16
JP4982046B2 JP4982046B2 (ja) 2012-07-25

Family

ID=32229147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004551445A Expired - Fee Related JP4982046B2 (ja) 2002-11-08 2003-08-28 ワン・トランジスタｄｒａｍセル構造および製造方法

Country Status (8)

Country Link
US (1) US6861689B2 (ja)
EP (1) EP1559141A1 (ja)
JP (1) JP4982046B2 (ja)
KR (1) KR20050071665A (ja)
CN (1) CN100546044C (ja)
AU (1) AU2003260120A1 (ja)
TW (1) TWI319621B (ja)
WO (1) WO2004044990A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021561A (ja) * 2007-06-12 2009-01-29 Semiconductor Energy Lab Co Ltd キャパシタレスメモリ

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI230392B (en) * 2001-06-18 2005-04-01 Innovative Silicon Sa Semiconductor device
JP4947248B2 (ja) * 2001-09-14 2012-06-06 Ｄｏｗａエレクトロニクス株式会社 ノッチ付き化合物半導体ウエハ
EP1357603A3 (en) 2002-04-18 2004-01-14 Innovative Silicon SA Semiconductor device
EP1355316B1 (en) * 2002-04-18 2007-02-21 Innovative Silicon SA Data storage device and refreshing method for use with such device
US20040228168A1 (en) * 2003-05-13 2004-11-18 Richard Ferrant Semiconductor memory device and method of operating same
US20050077574A1 (en) * 2003-10-08 2005-04-14 Chandra Mouli 1T/0C RAM cell with a wrapped-around gate device structure
US7001811B2 (en) * 2003-12-31 2006-02-21 Intel Corporation Method for making memory cell without halo implant
US6992339B2 (en) * 2003-12-31 2006-01-31 Intel Corporation Asymmetric memory cell
US7825447B2 (en) * 2004-04-28 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. MOS capacitor and semiconductor device
US20060125121A1 (en) * 2004-12-15 2006-06-15 Chih-Hsin Ko Capacitor-less 1T-DRAM cell with Schottky source and drain
US7301803B2 (en) * 2004-12-22 2007-11-27 Innovative Silicon S.A. Bipolar reading technique for a memory cell having an electrically floating body transistor
JP2006269535A (ja) * 2005-03-22 2006-10-05 Toshiba Corp 半導体記憶装置および半導体記憶装置の製造方法
KR100702014B1 (ko) * 2005-05-03 2007-03-30 삼성전자주식회사 수직 채널 트랜지스터 구조를 갖는 단일 트랜지스터 플로팅바디 디램 소자들 및 그 제조방법들
US7238555B2 (en) * 2005-06-30 2007-07-03 Freescale Semiconductor, Inc. Single transistor memory cell with reduced programming voltages
FR2889356A1 (fr) * 2005-07-26 2007-02-02 St Microelectronics Crolles 2 Cellule memoire a un transistor a corps isole a sensibilite de lecture amelioree
US20070023833A1 (en) * 2005-07-28 2007-02-01 Serguei Okhonin Method for reading a memory cell having an electrically floating body transistor, and memory cell and array implementing same
US7606066B2 (en) * 2005-09-07 2009-10-20 Innovative Silicon Isi Sa Memory cell and memory cell array having an electrically floating body transistor, and methods of operating same
US7683430B2 (en) * 2005-12-19 2010-03-23 Innovative Silicon Isi Sa Electrically floating body memory cell and array, and method of operating or controlling same
KR100762876B1 (ko) * 2005-12-28 2007-10-08 주식회사 하이닉스반도체 모스펫 소자의 제조방법
KR100660910B1 (ko) * 2006-01-09 2006-12-26 삼성전자주식회사 원통형 보조 게이트를 포함하는 커패시터리스 디램 및 그제조 방법
KR100699890B1 (ko) * 2006-01-10 2007-03-28 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법
EP1818989A3 (en) * 2006-02-10 2010-12-01 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device and manufacturing method thereof
US7453127B2 (en) * 2006-02-13 2008-11-18 Taiwan Semiconductor Manufacturing Co., Ltd. Double-diffused-drain MOS device with floating non-insulator spacers
US7542345B2 (en) * 2006-02-16 2009-06-02 Innovative Silicon Isi Sa Multi-bit memory cell having electrically floating body transistor, and method of programming and reading same
EP1837900A3 (en) * 2006-03-21 2008-10-15 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
KR101488516B1 (ko) * 2006-03-21 2015-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 반도체 기억장치
EP1837917A1 (en) * 2006-03-21 2007-09-26 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
TWI416738B (zh) * 2006-03-21 2013-11-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
US7554854B2 (en) * 2006-03-31 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Method for deleting data from NAND type nonvolatile memory
EP1840947A3 (en) * 2006-03-31 2008-08-13 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US8022460B2 (en) * 2006-03-31 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US7786526B2 (en) * 2006-03-31 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US7492632B2 (en) * 2006-04-07 2009-02-17 Innovative Silicon Isi Sa Memory array having a programmable word length, and method of operating same
WO2007128738A1 (en) * 2006-05-02 2007-11-15 Innovative Silicon Sa Semiconductor memory cell and array using punch-through to program and read same
EP1863090A1 (en) 2006-06-01 2007-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8069377B2 (en) 2006-06-26 2011-11-29 Micron Technology, Inc. Integrated circuit having memory array including ECC and column redundancy and method of operating the same
US7542340B2 (en) * 2006-07-11 2009-06-02 Innovative Silicon Isi Sa Integrated circuit including memory array having a segmented bit line architecture and method of controlling and/or operating same
US7602001B2 (en) * 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
US7608898B2 (en) * 2006-10-31 2009-10-27 Freescale Semiconductor, Inc. One transistor DRAM cell structure
ATE475199T1 (de) * 2006-11-16 2010-08-15 Nxp Bv Selbstausgerichteter stossionisations- feldeffekttransistor
US7897469B2 (en) * 2007-01-05 2011-03-01 Nxp B.V. Impact ionization MOSFET method
US8264041B2 (en) 2007-01-26 2012-09-11 Micron Technology, Inc. Semiconductor device with electrically floating body
US7919800B2 (en) * 2007-02-26 2011-04-05 Micron Technology, Inc. Capacitor-less memory cells and cell arrays
US8518774B2 (en) 2007-03-29 2013-08-27 Micron Technology, Inc. Manufacturing process for zero-capacitor random access memory circuits
US8064274B2 (en) 2007-05-30 2011-11-22 Micron Technology, Inc. Integrated circuit having voltage generation circuitry for memory cell array, and method of operating and/or controlling same
US8085594B2 (en) 2007-06-01 2011-12-27 Micron Technology, Inc. Reading technique for memory cell with electrically floating body transistor
US7655983B2 (en) * 2007-06-04 2010-02-02 International Business Machines Corporation SOI FET with source-side body doping
KR20090116088A (ko) * 2008-05-06 2009-11-11 삼성전자주식회사 정보 유지 능력과 동작 특성이 향상된 커패시터리스 1ｔ반도체 메모리 소자
US7969808B2 (en) * 2007-07-20 2011-06-28 Samsung Electronics Co., Ltd. Memory cell structures, memory arrays, memory devices, memory controllers, and memory systems, and methods of manufacturing and operating the same
US8194487B2 (en) 2007-09-17 2012-06-05 Micron Technology, Inc. Refreshing data of memory cells with electrically floating body transistors
KR101308048B1 (ko) * 2007-10-10 2013-09-12 삼성전자주식회사 반도체 메모리 장치
US8536628B2 (en) 2007-11-29 2013-09-17 Micron Technology, Inc. Integrated circuit having memory cell array including barriers, and method of manufacturing same
US8349662B2 (en) * 2007-12-11 2013-01-08 Micron Technology, Inc. Integrated circuit having memory cell array, and method of manufacturing same
DE102007063231A1 (de) * 2007-12-31 2009-07-02 Advanced Micro Devices, Inc., Sunnyvale RAM-Zelle mit einem Transistor mit frei einstellbarem Körperpotential zur Informationsspeicherung mit asymmetrischen Drain/Source-Erweiterungsgebieten
KR20090075063A (ko) 2008-01-03 2009-07-08 삼성전자주식회사 플로팅 바디 트랜지스터를 이용한 동적 메모리 셀을 가지는메모리 셀 어레이를 구비하는 반도체 메모리 장치 및 이장치의 동작 방법
US8773933B2 (en) 2012-03-16 2014-07-08 Micron Technology, Inc. Techniques for accessing memory cells
US8014195B2 (en) 2008-02-06 2011-09-06 Micron Technology, Inc. Single transistor memory cell
US8189376B2 (en) * 2008-02-08 2012-05-29 Micron Technology, Inc. Integrated circuit having memory cells including gate material having high work function, and method of manufacturing same
US7957206B2 (en) * 2008-04-04 2011-06-07 Micron Technology, Inc. Read circuitry for an integrated circuit having memory cells and/or a memory cell array, and method of operating same
US7947543B2 (en) * 2008-09-25 2011-05-24 Micron Technology, Inc. Recessed gate silicon-on-insulator floating body device with self-aligned lateral isolation
US7933140B2 (en) 2008-10-02 2011-04-26 Micron Technology, Inc. Techniques for reducing a voltage swing
KR20100040031A (ko) * 2008-10-09 2010-04-19 삼성전자주식회사 트랜지스터, 상기 트랜지스터의 형성방법 및 상기 트랜지스터를 가지는 반도체 메모리 셀
US7924630B2 (en) * 2008-10-15 2011-04-12 Micron Technology, Inc. Techniques for simultaneously driving a plurality of source lines
US8067803B2 (en) 2008-10-16 2011-11-29 Micron Technology, Inc. Memory devices, transistor devices and related methods
US8223574B2 (en) * 2008-11-05 2012-07-17 Micron Technology, Inc. Techniques for block refreshing a semiconductor memory device
US8213226B2 (en) * 2008-12-05 2012-07-03 Micron Technology, Inc. Vertical transistor memory cell and array
KR20100070158A (ko) * 2008-12-17 2010-06-25 삼성전자주식회사 커패시터가 없는 동작 메모리 셀을 구비한 반도체 메모리 장치 및 이 장치의 동작 방법
KR101442177B1 (ko) * 2008-12-18 2014-09-18 삼성전자주식회사 커패시터 없는 1-트랜지스터 메모리 셀을 갖는 반도체소자의 제조방법들
US8319294B2 (en) * 2009-02-18 2012-11-27 Micron Technology, Inc. Techniques for providing a source line plane
US8710566B2 (en) 2009-03-04 2014-04-29 Micron Technology, Inc. Techniques for forming a contact to a buried diffusion layer in a semiconductor memory device
US8665570B2 (en) * 2009-03-13 2014-03-04 Qualcomm Incorporated Diode having a pocket implant blocked and circuits and methods employing same
US8748959B2 (en) 2009-03-31 2014-06-10 Micron Technology, Inc. Semiconductor memory device
US8139418B2 (en) * 2009-04-27 2012-03-20 Micron Technology, Inc. Techniques for controlling a direct injection semiconductor memory device
US8508994B2 (en) 2009-04-30 2013-08-13 Micron Technology, Inc. Semiconductor device with floating gate and electrically floating body
US8498157B2 (en) 2009-05-22 2013-07-30 Micron Technology, Inc. Techniques for providing a direct injection semiconductor memory device
US8537610B2 (en) 2009-07-10 2013-09-17 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US9076543B2 (en) * 2009-07-27 2015-07-07 Micron Technology, Inc. Techniques for providing a direct injection semiconductor memory device
US8199595B2 (en) * 2009-09-04 2012-06-12 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
US8174881B2 (en) 2009-11-24 2012-05-08 Micron Technology, Inc. Techniques for reducing disturbance in a semiconductor device
US8310893B2 (en) * 2009-12-16 2012-11-13 Micron Technology, Inc. Techniques for reducing impact of array disturbs in a semiconductor memory device
US8416636B2 (en) * 2010-02-12 2013-04-09 Micron Technology, Inc. Techniques for controlling a semiconductor memory device
US8576631B2 (en) * 2010-03-04 2013-11-05 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
US8411513B2 (en) * 2010-03-04 2013-04-02 Micron Technology, Inc. Techniques for providing a semiconductor memory device having hierarchical bit lines
US8369177B2 (en) * 2010-03-05 2013-02-05 Micron Technology, Inc. Techniques for reading from and/or writing to a semiconductor memory device
EP2548227B1 (en) 2010-03-15 2021-07-14 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US8411524B2 (en) 2010-05-06 2013-04-02 Micron Technology, Inc. Techniques for refreshing a semiconductor memory device
CN101853697B (zh) * 2010-07-05 2013-10-16 复旦大学 增益单元eDRAM单元、存储器及其制备方法
US8531878B2 (en) 2011-05-17 2013-09-10 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US9559216B2 (en) 2011-06-06 2017-01-31 Micron Technology, Inc. Semiconductor memory device and method for biasing same
US10103226B2 (en) 2012-04-30 2018-10-16 International Business Machines Corporation Method of fabricating tunnel transistors with abrupt junctions
US9105707B2 (en) 2013-07-24 2015-08-11 International Business Machines Corporation ZRAM heterochannel memory
FR3070792A1 (fr) * 2017-09-05 2019-03-08 Commissariat A L'energie Atomique Et Aux Energies Alternatives Detecteur photosensible a jonction 3d et grille autoalignees
KR102636054B1 (ko) * 2021-12-21 2024-02-08 한국외국어대학교 연구산학협력단 단일 mosfet 능동 인덕터 소자

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05234382A (ja) * 1992-02-24 1993-09-10 Sony Corp 不揮発性記憶装置
JPH05326968A (ja) * 1992-05-26 1993-12-10 Matsushita Electron Corp 不揮発性半導体記憶装置及びその製造方法
JPH06326322A (ja) * 1993-03-19 1994-11-25 Mitsubishi Electric Corp 電気的に情報の書込および消去が可能な半導体記憶装置およびその製造方法
JPH0794613A (ja) * 1993-09-06 1995-04-07 Philips Electron Nv 半導体装置及びその製造方法
JPH07161853A (ja) * 1993-12-01 1995-06-23 Nec Corp 不揮発性半導体記憶装置、その消去法及び製造方法
JPH07202038A (ja) * 1993-12-17 1995-08-04 Lg Semicon Co Ltd 不揮発性半導体メモリ装置及びその製造方法
JP2002260381A (ja) * 2001-02-28 2002-09-13 Toshiba Corp 半導体メモリ装置
JP2002343886A (ja) * 2001-03-15 2002-11-29 Toshiba Corp 半導体メモリ装置
JP2003031696A (ja) * 2001-05-11 2003-01-31 Toshiba Corp 半導体メモリ装置及びその製造方法
JP2003068877A (ja) * 2000-08-17 2003-03-07 Toshiba Corp 半導体メモリ装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0481559A3 (en) 1990-10-18 1992-06-03 N.V. Philips' Gloeilampenfabrieken A method of fabricating a field-effect transistor
US5245208A (en) 1991-04-22 1993-09-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US5548150A (en) 1993-03-10 1996-08-20 Kabushiki Kaisha Toshiba Field effect transistor
US5448513A (en) * 1993-12-02 1995-09-05 Regents Of The University Of California Capacitorless DRAM device on silicon-on-insulator substrate
KR100215866B1 (ko) * 1996-04-12 1999-08-16 구본준 커패시터가 없는 디램 및 그의 제조방법
US6238967B1 (en) * 1999-04-12 2001-05-29 Motorola, Inc. Method of forming embedded DRAM structure
US6621725B2 (en) * 2000-08-17 2003-09-16 Kabushiki Kaisha Toshiba Semiconductor memory device with floating storage bulk region and method of manufacturing the same
JP2002299609A (ja) 2001-03-29 2002-10-11 Nec Corp 半導体装置及びその製造方法
US6661042B2 (en) * 2002-03-11 2003-12-09 Monolithic System Technology, Inc. One-transistor floating-body DRAM cell in bulk CMOS process with electrically isolated charge storage region

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05234382A (ja) * 1992-02-24 1993-09-10 Sony Corp 不揮発性記憶装置
JPH05326968A (ja) * 1992-05-26 1993-12-10 Matsushita Electron Corp 不揮発性半導体記憶装置及びその製造方法
JPH06326322A (ja) * 1993-03-19 1994-11-25 Mitsubishi Electric Corp 電気的に情報の書込および消去が可能な半導体記憶装置およびその製造方法
JPH0794613A (ja) * 1993-09-06 1995-04-07 Philips Electron Nv 半導体装置及びその製造方法
JPH07161853A (ja) * 1993-12-01 1995-06-23 Nec Corp 不揮発性半導体記憶装置、その消去法及び製造方法
JPH07202038A (ja) * 1993-12-17 1995-08-04 Lg Semicon Co Ltd 不揮発性半導体メモリ装置及びその製造方法
JP2003068877A (ja) * 2000-08-17 2003-03-07 Toshiba Corp 半導体メモリ装置及びその製造方法
JP2002260381A (ja) * 2001-02-28 2002-09-13 Toshiba Corp 半導体メモリ装置
JP2002343886A (ja) * 2001-03-15 2002-11-29 Toshiba Corp 半導体メモリ装置
JP2003031696A (ja) * 2001-05-11 2003-01-31 Toshiba Corp 半導体メモリ装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021561A (ja) * 2007-06-12 2009-01-29 Semiconductor Energy Lab Co Ltd キャパシタレスメモリ
KR101448899B1 (ko) * 2007-06-12 2014-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 커패시터리스 메모리

Also Published As

Publication number Publication date
WO2004044990A1 (en) 2004-05-27
WO2004044990A8 (en) 2004-09-02
CN100546044C (zh) 2009-09-30
US20040089890A1 (en) 2004-05-13
JP4982046B2 (ja) 2012-07-25
CN1695250A (zh) 2005-11-09
TW200421605A (en) 2004-10-16
AU2003260120A1 (en) 2004-06-03
KR20050071665A (ko) 2005-07-07
US6861689B2 (en) 2005-03-01
TWI319621B (en) 2010-01-11
EP1559141A1 (en) 2005-08-03

Similar Documents

Publication Publication Date Title
JP4982046B2 (ja) ワン・トランジスタｄｒａｍセル構造および製造方法
US7646071B2 (en) Asymmetric channel doping for improved memory operation for floating body cell (FBC) memory
US8084316B2 (en) Method of fabricating single transistor floating-body DRAM devices having vertical channel transistor structures
US8213226B2 (en) Vertical transistor memory cell and array
US8217435B2 (en) Floating body memory cell having gates favoring different conductivity type regions
JP3407232B2 (ja) 半導体記憶装置及びその動作方法
US7432560B2 (en) Body-tied-to-source MOSFETs with asymmetrical source and drain regions and methods of fabricating the same
US6872640B1 (en) SOI CMOS device with reduced DIBL
US20050133789A1 (en) Semiconductor device having two different operation modes employing an asymmetrical buried insulating layer and method for fabricating the same
JP2004039965A (ja) 不揮発性半導体記憶装置
US20120273888A1 (en) Semiconductor device with electrically floating body
JP2008177273A (ja) 半導体記憶装置及び半導体記憶装置の製造方法
US20180197868A1 (en) Semiconductor device and manufacturing method thereof
US7132751B2 (en) Memory cell using silicon carbide
US20080150023A1 (en) Semiconductor memory and manufacturing method thereof
JP2006269535A (ja) 半導体記憶装置および半導体記憶装置の製造方法
JPH0230185A (ja) 半導体装置とその製造方法
KR20090032894A (ko) 반도체 소자 및 그의 형성 방법
CN102637730B (zh) 基于埋层n型阱的异质结1t-dram结构及其形成方法
JP2007103764A (ja) 半導体記憶装置およびその製造方法
KR101027907B1 (ko) 반도체 메모리 소자 및 그 구동방법
JP4886384B2 (ja) Ｎａｎｄゲート回路及びダイナミック回路
KR102506202B1 (ko) 전하 차단 영역을 포함한 전계 효과 트랜지스터 및 이를 이용한 메모리 소자
JP4542736B2 (ja) 半導体装置
JP2004221223A (ja) Ｍｉｓ型半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081014

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090113

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120423

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4982046

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees