KR100762876B1 - 모스펫 소자의 제조방법 - Google Patents

모스펫 소자의 제조방법 Download PDF

Info

Publication number
KR100762876B1
KR100762876B1 KR1020050132191A KR20050132191A KR100762876B1 KR 100762876 B1 KR100762876 B1 KR 100762876B1 KR 1020050132191 A KR1020050132191 A KR 1020050132191A KR 20050132191 A KR20050132191 A KR 20050132191A KR 100762876 B1 KR100762876 B1 KR 100762876B1
Authority
KR
South Korea
Prior art keywords
ion implantation
region
substrate
ldd region
halo
Prior art date
Application number
KR1020050132191A
Other languages
English (en)
Other versions
KR20070069743A (ko
Inventor
강재일
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050132191A priority Critical patent/KR100762876B1/ko
Publication of KR20070069743A publication Critical patent/KR20070069743A/ko
Application granted granted Critical
Publication of KR100762876B1 publication Critical patent/KR100762876B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 모스펫 소자의 제조방법을 개시한다. 개시된 본 발명의 방법은, 게이트가 형성된 반도체 기판을 마련하는 단계와, 상기 게이트가 형성된 기판 결과물에 대해 1차 저농도 이온주입을 수행해서 상기 게이트 양측의 기판 표면 내에 제1LDD영역을 형성하는 단계와, 상기 제1LDD영역이 형성된 기판 결과물에 대해 할로 이온주입을 수행해서 상기 제1LDD영역의 내측에 할로 영역을 형성하는 단계와, 상기 할로 영역이 형성된 기판 결과물에 대해 2차 저농도 이온주입을 수행해서 상기 할로 영역 내측에 제2LDD영역을 형성하는 단계와, 상기 제2LDD영역이 형성된 기판 결과물 상에 드레인 예정 영역을 선택적으로 노출시키는 이온주입 마스크를 형성하는 단계와, 상기 이온주입 마스크가 형성된 기판 결과물에 대해 3차 저농도 이온주입을 수행해서 상기 노출된 드레인 예정 영역의 제2LDD영역 내측에 선택적으로 제3LDD영역을 형성하는 단계와, 상기 이온주입 마스크를 제거하는 단계와, 상기 게이트의 양측벽에 스페이서를 형성하는 단계 및 상기 스페이서가 형성된 기판 결과물에 대해 고농도 이온주입을 수행해서 상기 스페이서를 포함한 게이트 양측의 기판 표면 내에 소오스/드레인 영역을 형성하는 단계를 포함하는 모스펫 소자의 제조방법.

Description

모스펫 소자의 제조방법{Method of manufacturing MOSFET device}
도 1은 인버터 트랜지스터의 회로를 나타낸 도면.
도 2a 내지 도 2d는 본 발명에 따른 모스펫 소자의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
1: 반도체 기판 2: 소자분리막
3a: 게이트산화막 3b: 도전막
3c: 하드마스크막 3: 게이트
4: 재산화막 5: 이온주입 마스크
6: 스페이서 100: 제1LDD영역
200: 할로 영역 300: 제2LDD영역
400: 제3LDD영역 500: 소오스/드레인 영역
본 발명은 모스펫(MOSFET) 소자의 제조방법에 관한 것으로, 보다 상세하게는, 트랜지스터의 특성을 향상시킬 수 있는 모스펫 소자의 제조방법에 관한 것이 다.
주지된 바와 같이, 트랜지스터(Transistor)는 반도체 소자를 구성하는 기본으로서 기판 상에 형성된 전도성 소재의 게이트와, 그 양측의 기판 표면 내에 형성된 소오스/드레인(source/drain) 영역으로 구성된다.
이하에서는 종래 기술에 따른 트랜지스터 제조방법을 간략하게 설명하도록 한다.
먼저, 반도체 기판에 STI(Shallow Trench Isolation) 공정에 따라 소자분리막을 형성하고, 공지된 마스크와 이온주입 공정을 수행하여 P 또는 N-웰(Well)을 형성한다. 그런다음, 기판 상에 게이트를 형성한 후, 이어서, 상기 게이트 양측의 기판 표면 내에 1차 저농도 이온주입을 수행해서 제1LDD(Lightly Doped Drain)영역을 형성한다.
다음으로, 게이트 양측의 기판 표면 내에 문턱전압을 위한 할로(Halo) 이온주입을 수행해서 할로 영역을 형성한 후, 상기 할로 영역이 형성된 기판 결과물에 대해 2차 저농도 이온주입을 수행해서 상기 할로 영역 내측에 제2LDD영역을 형성한다. 계속해서, 상기 기판 결과물 상에 절연막을 증착한 후, 이를 블랭킷 식각하여 게이트 양측벽에 스페이서를 형성한 상태에서, 상기 스페이서가 형성된 기판 결과물에 대해 고농도 이온주입을 수행해서 상기 스페이서를 포함한 게이트 양측의 기판 표면 내에 소오스/드레인 영역을 형성하고, 이를 통해, 트랜지스터를 형성한다.
한편, 도 1에 나타낸 바와 같이, 종래의 트랜지스터는 일반적으로 대부분 한 방향으로만 동작한다. 이렇게 한 방향으로만 작동하는 트랜지스터에서는 핫 캐리어 (hot carrier)가 발생하는 부분도 항상 동일한 부분에만 발생하게 된다.
다시말해, 트랜지스터에 발생하는 핫 캐리어는 드레인 영역에서 많이 발생하게 되는데, 이렇게 드레인 영역에 핫 캐리어가 많이 발생하게 되면, 이는 전기적 측면에서 전기장이 드레인 영역에 집중되는 현상이 발생하여 누설전류(leakage current)를 증가 및 문턱전압(Vt)이 감소되는 원인이 되며, 결과적으로 트랜지스터의 특성이 열화될 수 있다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로써, 드레인 영역의 핫 캐리어를 개선하여 트랜지스터에 균일한 문턱전압을 얻을 수 있는 모스펫 소자의 제조방법을 제공함에 그 목적이 있다.
또한, 본 발명은 트랜지스터의 특성을 향상시킬 수 있는 모스펫 소자의 제조방법을 제공함에 그 다른 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은 게이트가 형성된 반도체 기판을 마련하는 단계; 상기 게이트가 형성된 기판 결과물에 대해 1차 저농도 이온주입을 수행해서 상기 게이트 양측의 기판 표면 내에 제1LDD영역을 형성하는 단계; 상기 제1LDD영역이 형성된 기판 결과물에 대해 할로 이온주입을 수행해서 상기 제1LDD영역의 내측에 할로 영역을 형성하는 단계; 상기 할로 영역이 형성된 기판 결과물에 대해 2차 저농도 이온주입을 수행해서 상기 할로 영역 내측에 제2LDD영역을 형성하는 단계; 상기 제2LDD영역이 형성된 기판 결과물 상에 드레인 예정 영역을 선택적으로 노출시키는 이온주입 마스크를 형성하는 단계; 상기 이온주입 마스크가 형성된 기판 결과물에 대해 3차 저농도 이온주입을 수행해서 상기 노출된 드레인 예정 영역의 제2LDD영역 내측에 선택적으로 제3LDD영역을 형성하는 단계; 상기 이온주입 마스크를 제거하는 단계; 상기 게이트의 양측벽에 스페이서를 형성하는 단계; 및 상기 스페이서가 형성된 기판 결과물에 대해 고농도 이온주입을 수행해서 상기 스페이서를 포함한 게이트 양측의 기판 표면 내에 소오스/드레인 영역을 형성하는 단계;를 포함하는 모스펫 소자의 제조방법을 제공한다.
여기서, 상기 1차 이온주입은 P31를 사용하여 수행하는 것을 특징으로 한다.
상기 1차 이온주입은 B11 또는 BF2를 사용하여 수행하는 것을 특징으로 한다.
상기 할로 이온주입은 B11를 사용하여 수행하는 것을 특징으로 한다.
상기 할로 이온주입은 P31 또는 As75를 사용하여 수행하는 것을 특징으로 한다.
상기 2차 이온주입은 As를 사용하여 수행하는 것을 특징으로 한다.
상기 2차 이온주입은 B11 또는 BF2를 사용하여 수행하는 것을 특징으로 한다.
상기 3차 이온주입은 As를 사용하여 수행하는 것을 특징으로 한다.
상기 3차 이온주입은 B11 또는 BF2를 사용하여 수행하는 것을 특징으로 한다.
상기 고농도의 이온주입은 As 또는 BF2를 사용하여 수행하는 것을 특징으로 한다.
상기 스페이서는 질화막과 산화막의 적층막으로 이루어진 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적 원리를 설명하면, 본 발명은 드레인 영역의 핫 캐리어 특성을 개선시켜 트랜지스터의 균일한 문턱전압을 형성하기 위한 것으로써, 제1LDD영역이 형성된 기판 결과물에 대해 할로 이온주입을 수행해서 상기 제1LDD영역의 내측에 할로 영역을 형성한 후에, 상기 할로 영역이 형성된 기판 결과물에 대해 2차 저농도 이온주입을 수행해서 상기 할로 영역 내측에 제2LDD영역을 형성한다. 그런다음, 상기 제2LDD영역이 형성된 기판 결과물 상에 드레인 예정 영역을 선택적으로 노출시키는 이온주입 마스크를 형성하여, 상기 이온주입 마스크가 형성된 기판 결과물에 대해 3차 저농도 이온주입을 수행해서 상기 노출된 드레인 예정 영역의 제2LDD영역 내측에 선택적으로 제3LDD영역을 형성한다.
이렇게 하면, 상기 드레인 예정 영역에 추가로 저농도 이온주입을 수행함으로써, 상기 드레인 예정 영역의 핫 캐리어들이 감소하게 되어 드레인 영역에 전기장을 감소시킬 수 있다.
또한, 소오스 예정 영역에는 할로 특성을 증가시킬 수 있으므로 문턱전압의 감소를 방지할 수 있다.
자세하게, 도 2a 내지 도 2d는 본 발명에 따른 모스펫 제조방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 2a을 참조하면, 액티브 영역을 한정하는 소자분리막(2)이 형성된 반도체 기판(1) 상에 PMOS 또는 NMOS가 형성될 영역을 노출시키는 감광막 패턴(미도시)을 형성한 후, 상기 노출된 기판 부분에 대해 P형 또는 N형 불순물을 이온주입하여 기판 내에 P 또는 N웰(Well)을 형성한다. 그런다음, 상기 감광막 패턴이 제거된 상태에서, 상기 기판(1) 상에 게이트산화막(3)과 도전막(3b) 및 하드마스크막(3c)으로 이루어진 게이트(3)를 형성한 후, 상기 게이트(3)가 형성된 기판 결과물에 대해 재산화 공정을 수행하여, 이를 통해, 상기 게이트(3) 양측에 재산화막(4)을 형성한다.
도 2b를 참조하면, 상기 게이트(3)가 형성된 기판 결과물에 대해 1차 저농도 이온주입을 수행해서 상기 게이트 양측의 기판 표면 내에 제1LDD영역(100)을 형성한다. 여기서, 상기 1차 이온주입은 P31, 또는 B11, 또는 BF2을 사용하여 수행한다. 그런다음, 후속 소오스/드레인 영역을 형성하기 위한 고농도 이온주입시 감소되는 문턱전압을 보상하기 위해, 상기 제1LDD영역(100)이 형성된 기판 결과물에 대해 할로 이온주입을 수행해서 상기 제1LDD영역의 내측에 할로 영역(200)을 형성한다. 여기서, 상기 할로 이온주입은 B11, 또는 P31, 또는 As75를 사용하며, 종래의 도우즈(dose) 보다 약간 증가하여 수행한다.
다음으로, 상기 할로 영역(200)이 형성된 기판 결과물에 대해 2차 저농도 이온주입을 수행해서 상기 할로 영역(200) 내측에 제2LDD영역(300)을 형성한다. 여기 서, 상기 2차 이온주입은 As, 또는 B11, 또는 BF2를 사용하여 수행한다.
도 2c을 참조하면, 상기 제2LDD영역(300)이 형성된 기판 결과물 상에 드레인 예정 영역을 선택적으로 노출시키는 이온주입 마스크(5)를 형성한다. 그런다음, 상기 이온주입 마스크(5)가 형성된 기판 결과물에 대해 3차 저농도 이온주입을 수행해서 상기 노출된 드레인 예정 영역의 제2LDD영역(300) 내측에 선택적으로 제3LDD영역(400)을 형성한다. 여기서, 상기 3차 이온주입은 As, 또는 B11, 또는 BF2를 사용하여 수행한다.
여기서, 본 발명은 드레인 예정 영역에 저농도 이온주입을 추가로 수행함으로써, 드레인 영역에 발생하는 핫 캐리어를 감소시킬 수 있으며, 이로 인해, 상기 드레인 영역에서의 전기장을 감소시킬 수 있다. 따라서, 한 방향으로만 동작하는 트랜지스터에 대해 균일한 문턱전압을 갖을 수 있으며, 나아가 트랜지스터의 특성을 향상시킬 수 있다.
또한, 본 발명은 소오스 영역에는 핫 캐리어(hot carrier)가 발생되지 않는 특성으로 인해 소오스 영역에는 할로(halo) 특성이 증가되어 문턱전압(Vt)의 감소를 방지할 수 있다.
도 2d를 참조하면, 상기 이온주입 마스크가 제거된 상태에서, 상기 기판 결과물 상에 스페이서용 절연막을 증착하고, 이를 블랭킷 식각하여 게이트(3)의 양측벽에 스페이서(6)를 형성한다. 여기서, 상기 스페이서(6)는 질화막과 산화막의 적층막으로 형성한다.
다음으로, 상기 스페이서(6)가 형성된 기판 결과물에 대해 고농도 이온주입 을 수행해서 상기 스페이서(6)를 포함한 게이트(3) 양측의 기판 표면 내에 소오스/드레인 영역(500)을 형성한다. 여기서, 상기 고농도 이온주입은 As, BF2를 사용하여 수행한다.
전술한 바와 같이, 본 발명은 한 방향으로만 동작하는 트랜지스터에 균일한 문턱전압을 갖기 위해서, 드레인 예정 영역에만 추가로 저농도 이온주입을 수행한다.
즉, 본 발명은 드레인 예정 영역에 저농도 이온주입을 추가로 수행함으로써, 드레인 영역에 발생하는 핫 캐리어의 특성을 개선하여, 상기 드레인 영역에서의 전기장을 감소시킬 수 있어, 결과적으로, 트랜지스터의 특성을 향상시킬 수 있다.
이상에서와 같이, 본 발명은 드레인 예정 영역에만 저농도 이온주입을 추가로 수행함으로써, 드레인 영역에 발생하는 핫 캐리어의 특성을 개선시켜, 상기 드레인 영역에서의 전기장을 감소시킬 수 있다. 따라서, 트랜지스터에 균일한 문턱전압을 얻을 수 있으며, 나아가 트랜지스터의 특성을 향상시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

Claims (11)

  1. 게이트가 형성된 반도체 기판을 마련하는 단계;
    상기 게이트가 형성된 기판 결과물에 대해 1차 저농도 이온주입을 수행해서 상기 게이트 양측의 기판 표면 내에 제1LDD영역을 형성하는 단계;
    상기 제1LDD영역이 형성된 기판 결과물에 대해 할로 이온주입을 수행해서 상기 제1LDD영역의 내측에 할로 영역을 형성하는 단계;
    상기 할로 영역이 형성된 기판 결과물에 대해 2차 저농도 이온주입을 수행해서 상기 할로 영역 내측에 제2LDD영역을 형성하는 단계;
    상기 제2LDD영역이 형성된 기판 결과물 상에 드레인 예정 영역을 선택적으로 노출시키는 이온주입 마스크를 형성하는 단계;
    상기 이온주입 마스크가 형성된 기판 결과물에 대해 3차 저농도 이온주입을 수행해서 상기 노출된 드레인 예정 영역의 제2LDD영역 내측에 선택적으로 제3LDD영역을 형성하는 단계;
    상기 이온주입 마스크를 제거하는 단계;
    상기 게이트의 양측벽에 스페이서를 형성하는 단계; 및
    상기 스페이서가 형성된 기판 결과물에 대해 고농도 이온주입을 수행해서 상기 스페이서를 포함한 게이트 양측의 기판 표면 내에 소오스/드레인 영역을 형성하는 단계;를 포함하는 것을 특징으로 하는 모스펫 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 1차 이온주입은 P31를 사용하여 수행하는 것을 특징으로 하는 모스펫 소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 1차 이온주입은 B11 또는 BF2를 사용하여 수행하는 것을 특징으로 하는 모스펫 소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 할로 이온주입은 B11를 사용하여 수행하는 것을 특징으로 하는 모스펫 소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 할로 이온주입은 P31 또는 As75를 사용하여 수행하는 것을 특징으로 하는 모스펫 소자의 제조방법.
  6. 제 1 항에 있어서,
    상기 2차 이온주입은 As를 사용하여 수행하는 것을 특징으로 하는 모스펫 소자의 제조방법.
  7. 제 1 항에 있어서,
    상기 2차 이온주입은 B11 또는 BF2를 사용하여 수행하는 것을 특징으로 하는 모스펫 소자의 제조방법.
  8. 제 1 항에 있어서,
    상기 3차 이온주입은 As를 사용하여 수행하는 것을 특징으로 하는 모스펫 소자의 제조방법.
  9. 제 1 항에 있어서,
    상기 3차 이온주입은 B11 또는 BF2를 사용하여 수행하는 것을 특징으로 하는 모스펫 소자의 제조방법.
  10. 제 1 항에 있어서,
    상기 고농도의 이온주입은 As 또는 BF2를 사용하여 수행하는 것을 특징으로 하는 모스펫 소자의 제조방법.
  11. 제 1 항에 있어서,
    상기 스페이서는 질화막과 산화막의 적층막으로 이루어진 것을 특징으로 하는 모스펫 소자의 제조방법.
KR1020050132191A 2005-12-28 2005-12-28 모스펫 소자의 제조방법 KR100762876B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050132191A KR100762876B1 (ko) 2005-12-28 2005-12-28 모스펫 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050132191A KR100762876B1 (ko) 2005-12-28 2005-12-28 모스펫 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20070069743A KR20070069743A (ko) 2007-07-03
KR100762876B1 true KR100762876B1 (ko) 2007-10-08

Family

ID=38505327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050132191A KR100762876B1 (ko) 2005-12-28 2005-12-28 모스펫 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100762876B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030001970A (ko) * 2001-06-28 2003-01-08 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 제조방법
KR20050064011A (ko) * 2003-12-23 2005-06-29 동부아남반도체 주식회사 반도체 소자의 제조방법
KR20050071665A (ko) * 2002-11-08 2005-07-07 프리스케일 세미컨덕터, 인크. 일 트랜지스터 ｄｒａｍ 셀 구조 및 형성 방법
KR20060100779A (ko) * 2005-03-18 2006-09-21 주식회사 하이닉스반도체 다중 ｌｄｄ 영역을 구비한 반도체 소자의 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030001970A (ko) * 2001-06-28 2003-01-08 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 제조방법
KR20050071665A (ko) * 2002-11-08 2005-07-07 프리스케일 세미컨덕터, 인크. 일 트랜지스터 ｄｒａｍ 셀 구조 및 형성 방법
KR20050064011A (ko) * 2003-12-23 2005-06-29 동부아남반도체 주식회사 반도체 소자의 제조방법
KR20060100779A (ko) * 2005-03-18 2006-09-21 주식회사 하이닉스반도체 다중 ｌｄｄ 영역을 구비한 반도체 소자의 형성방법

Also Published As

Publication number Publication date
KR20070069743A (ko) 2007-07-03

Similar Documents

Publication Publication Date Title
KR100393216B1 (ko) 엘디디 구조를 갖는 모오스 트랜지스터의 제조방법
US6709939B2 (en) Method for fabricating semiconductor device
JP4501183B2 (ja) 半導体装置の製造方法
KR100632068B1 (ko) 반도체 소자의 모스 트랜지스터 제조 방법
KR20060013110A (ko) 반도체소자의 제조방법
KR100762876B1 (ko) 모스펫 소자의 제조방법
JP3744438B2 (ja) 半導体装置
US20050151173A1 (en) Semiconductor device and methods of manufacturing the same
KR100233707B1 (ko) 듀얼 게이트 씨모오스 트랜지스터의 제조방법
KR100310173B1 (ko) 엘디디형 상보형 모스 트랜지스터 제조 방법
KR20100092225A (ko) 문턱전압 조절 영역을 갖는 반도체소자의 제조방법
KR100214491B1 (ko) 반도체소자 및 그 제조방법
KR100264211B1 (ko) 반도체장치의 제조 방법
KR100790264B1 (ko) 반도체 소자 및 반도체 소자의 제조방법
KR100772115B1 (ko) 모스펫 소자의 제조방법
KR100357173B1 (ko) 박막 트랜지스터의 제조 방법
KR100609235B1 (ko) 반도체 소자의 제조 방법
KR20100059048A (ko) Ｃｍｏｓ 트랜지스터의 리버스 쇼트 채널 효과 개선 방법
KR20070108018A (ko) 리세스 게이트를 갖는 반도체 소자의 제조방법
KR20070082630A (ko) 모스펫 소자의 제조방법
KR19990074932A (ko) 반도체소자의 모스 트랜지스터 형성방법
KR20030041193A (ko) 반도체 소자의 트랜지스터 제조방법
KR20050014150A (ko) 엘디디형 씨모스 트랜지스터 제조 방법
KR20000045345A (ko) 반도체소자의 트랜지스터 형성방법
KR19990011897A (ko) 반도체소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee