KR19990011897A - 반도체소자 및 그 제조방법 - Google Patents

Abstract

반도체소자 및 그 제조방법에 관한 것으로 특히, 누설전류 발생을 억제하고, 채널 영역 설정의 자유도를 높인 반도체소자 및 그 제조방법에 관한 것이다. 이와 같은 반도체소자는 반도체기판, 상기 반도체기판 소정영역에 형성된 트랜치, 상기 트랜치 양측의 반도체기판상에 형성된 제 1 불순물층, 상기 트랜치 표면을 따라서 형성된 절연막, 상기 트랜치내의 상기 절연막상에 형성된 게이트 전극, 상기 게이트 전극상의 상기 트랜치내에 형성된 게이트 절연막, 그리고 상기 게이트 절연막상에 형성된 제 2 불순물층을 포함하여 구성된다.

Description

반도체소자 및 그 제조방법

본 발명은 반도체소자 및 그 제조방법에 관한 것으로 특히, 누설전류 발생을 억제하고, 채널 영역 설정의 자유도를 높인 반도체소자 및 그 제조방법에 관한 것이다.

이하에서, 첨부된 도면을 참조하여 종래 반도체소자의 제조방법을 설명하기로 한다.

도 1a 내지 도 1c는 종래 반도체소자의 제조공정 단면도이다.

먼저, 도 1a에 나타낸 바와 같이, 활성영역 및 격리영역으로 정의된 반도체기판(1)의 격리영역에 통상의 공정을 사용하여 필드산화막(2)을 형성한다. 이어서, 상기 필드산화막(2)사이의 활성영역에 선택적인 이온주입공정으로 상기 반도체기판(1)과 반대도전형의 웰(3)을 형성한다. 이어서, 상기 반도체기판(1)전면에 게이트 산화막(4), 폴리실리콘층 및 게이트 캡 산화막(6)을 차례로 형성한후 게이트 전극 형성영역에만 남도록 선택적으로 패터닝(포토리소그래피공정 + 식각공정)하여 게이트 전극(5)을 형성한다. 이때, 상기 게이트 전극 형성영역은 상기 활성영역으로 정의된 웰(2) 상측의 소정영역으로 정의한다.

도 1b에 나타낸 바와 같이, 상기 게이트 전극(5)을 마스크로 이용한 이온주입공정으로 상기 반도체기판(1)에 저농도 불순물 이온을 주입한다. 이때, 상기 웰(2)과 반대 도전형의 불순물 이온을 주입한다.

도 1c에 나타낸 바와 같이, 상기 게이트 캡 산화막(6), 게이트 전극(5) 및 게이트 절연막(4)의 측면에 측벽 스페이서(7)를 형성한다. 이어서, 상기 측벽 스페이서(7) 및 게이트 전극(5)을 마스크로 이용한 이온주입공정으로 상기 웰(2)영역에 고농도 불순물 이온을 주입한다음, 전면을 열처리하여 상기 저농도 및 고농도 불순물 이온을 활성화(activation)시켜 저농도 소오스/드레인 영역인 LDD영역(LIGHTLY DOPED DRAIN REGION)(8) 및 고농도의 소오스/드레인 영역(9)을 형성하여 종래 모스 트랜지스터를 완성한다.

종래 반도체소자의 제조방법에 있어서는 다음과 같은 문제점이 있었다.

첫째, 필드산화막과 접한 소오스/드레인 영역에서 고전계로 인한 기판으로의 누설전류로 인해 문턱전압이 낮아지므로 모스 트랜지스터로서의 특성을 저하시키는 문제점이 있었다.

둘째, 채널영역이 불순물 영역(소오스/드레인 영역)사이로 정해져 있어 핫 캐리어에 취약하고, 펀치스루 문제를 해결하기 어려웠다.

본 발명은 상기한 바와 같은 종래 반도체소자 및 그 제조방법의 문제점을 해결하기 위하여 안출한 것으로 채널영역을 반도체기판의 상측에 형성하여 채널영역의 자유도를 높이고, 누설전류를 방지하여 문턱전압을 높이므로 신뢰도를 향상시킨 반도체소자 및 그 제조방법을 제공하는데 그 목적이 있다.

도 1a 내지 도 1c는 종래 반도체소자의 제조공정 단면도

도 2는 본 발명 반도체소자의 구조 단면도

도 3a 내지 도 3d는 본 발명 반도체소자의 제조공정 단면도

도면의 주요부분에 대한 부호의 설명

11 : 반도체기판 12 : 필드산화막

13 : 웰 14a : 소오스/드레인 영역

15 : 트랜치 16 : 절연막

17 : 게이트 캡 절연막 18 : 게이트 전극

19 : 게이트 절연막 20 : 불순물층

본 발명에 따른 반도체소자는 반도체기판, 상기 반도체기판 소정영역에 형성된 트랜치, 상기 트랜치 양측의 반도체기판상에 형성된 제 1 불순물층, 상기 트랜치 표면을 따라서 형성된 절연막, 상기 트랜치내의 상기 절연막상에 형성된 게이트 전극, 상기 게이트 전극상의 게이트 절연막, 그리고 상기 게이트 절연막상의 제 2 불순물층을 포함하여 구성된다. 그리고, 상기한 바와 같은 반도체소자의 제조방법은 반도체기판을 준비하는 단계, 상기 반도체기판상에 에피택셜층을 성장시키는 단계, 상기 에피택셜층에 불순물 이온을 주입하는 단계, 상기 에피택셜층을 포함한 상기 반도체기판을 선택적으로 제거하여 트랜치를 형성하는 단계, 상기 트랜치가 형성된 상기 반도체기판의 표면에 절연막을 형성하는 단계, 상기 절연막을 포함한 상기 트랜치내에 게이트 전극 및 게이트 절연막을 차례로 혈성하는 단계, 상기 게이트 절연막상측에 불순물층을 형성하는 단계를 포함한다.

이와 같은 본 발명 반도체소자 및 그 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.

도 2는 본 발명 반도체소자의 구조 단면도이다.

본 발명 반도체소자는 도 2에 나타낸 바와 같이, 반도체기판(11)과, 상기 반도체기판(11)의 소정영역에 형성되는 트랜치(15)와, 상기 트랜치(15) 양측의 반도체기판(11)상에 형성되는 제 1 불순물층(14a)과, 상기 트랜치(15) 표면을 따라서 형성되는 절연막(16)과, 상기 트랜치(15)내의 상기 절연막(16)상에 형성되는 게이트 전극(18)과, 상기 게이트 전극(18)상의 상기 트랜치(15)내에 형성되는 게이트 절연막(19)과, 그리고 상기 게이트 절연막(19)상에 형성되는 제 2 불순물층(20)으로 구성된다.

이때, 상기 제 1 불순물층(14a)은 소오스/드레인 영역이고, 상기 반도체기판(11)을 에피택셜 성장시켜 형성된 에피택셜층이다. 그리고, 상기 트랜치(15)에 형성된 절연막(16)과 게이트 전극(18)사이에 게이트 캡 절연막(17)이 형성될 수도 있다. 그리고, 상기 제 2 불순물층(20)은 채널영역으로 사용할 불순물층이다.

도 3a 내지 도 3d는 본 발명 반도체소자의 제조공정 단면도이다.

먼저, 도 3a에 나타낸 바와 같이, 활성영역 및 격리영역으로 정의된 반도체기판(11)의 격리영역에 통상의 공정으로 필드산화막(12)을 형성한다. 이어서, 상기 필드산화막(12)이 형성되지 않은 반도체기판(11)에 상기 반도체기판(11)과 반대도전형의 불순물 이온을 주입하여 웰(13)을 형성한다. 이어서, 상기 필드산화막(12)이 형성되지 않은 상기 반도체기판(11)의 웰(13)상측으로 에피택셜층(14)을 형성한다. 이어서,상기 에피택셜층(14)에 상기 웰(12)과 반대도전형의 불순물 이온을 주입한다.

도 3b에 나타낸 바와 같이, 상기 활성영역의 상기 에피택셜층(14) 및 웰(13)이 형성된 반도체기판(11) 전면에 감광막(PR)을 도포한다음, 노광 및 현상공정으로 게이트 전극 형성영역을 정의하여 게이트 전극 형성영역의 감광막(PR)을 선택적으로 제거한다. 이어서, 선택적으로 제거된 상기 감광막(PR)을 마스크로 이용한 식각공정으로 상기 에피택셜층(14) 및 웰(12)이 형성된 반도체기판(11)을 선택적으로 제거하여 트랜치(15)를 형성한다. 이때, 상기 트랜치(15) 양측면상의 에피택셜층(14)이 분리된다. 즉, 불순물층인 상기 에피택셜층(14)이 소오스/드레인 영역(14a)으로 분리되는 것이다. 이어서, 상기 트랜치(15)내의 반도체기판(11)의 표면을 따라서 절연막(16)을 형성한다.

도 3c에 나타낸 바와 같이, 상기 절연막(16)을 포함한 상기 트랜치내에 게이트 캡 절연막(17), 게이트 전극(18) 및 게이트 절연막(19)을 차례로 형성한다. 이때, 상기 게이트 캡 절연막(17), 게이트 전극(18) 및 게이트 절연막(19)은 직진성을 갖는 증착법을 사용하여 형성한다.

도 3d에 나타낸 바와 같이, 상기 게이트 절연막(19)상에 불순물층(20)을 형성한다. 이어서, 상기 감광막(PR)을 제거한다. 이때, 상기 불순물층(20)은 채널영역으로 이용할 불순물층이다.

본 발명에 따른 반도체소자 및 그 제조방법에 있어서는 다음과 같은 효과가 있다.

첫째, 소오스/드레인으로 사용할 불순물영역사이에 채널영역을 자유롭게 형성할 수 있어 채널 영역 형성의 자유도를 높이고, 핫 캐리어 효과를 방지할 수 있다.

둘째, 소오스/드레인 영역을 웰상에 형성하여 누설전류를 방지할수 있다.

Claims (6)

1. 반도체기판;

   상기 반도체기판 소정영역에 형성된 트랜치;

   상기 트랜치 양측의 반도체기판상에 형성된 제 1 불순물층;

   상기 트랜치 표면을 따라서 형성된 절연막;

   상기 트랜치내의 상기 절연막상에 형성된 게이트 전극;

   상기 게이트 전극상의 상기 트랜치내에 형성된 게이트 절연막;

   그리고 상기 게이트 절연막상에 형성된 제 2 불순물층으로 구성됨을 특징으로 하는 반도체소자.
2. 제 1 항에 있어서, 상기 제 1 불순물층은 소오스/드레인 영역이고, 제 2 불순물층은 채널영역인 것을 특징으로 하는 반도체소자.
3. 제 1 항에 있어서, 상기 절연막과 게이트 전극 사이에 게이트 캡 절연막이 더 형성됨을 특징으로 하는 반도체소자.
4. 반도체기판을 준비하는 단계;

   상기 반도체기판상에 에피택셜층을 성장시키는 단계;

   상기 에피택셜층에 불순물 이온을 주입하는 단계;

   상기 에피택셜층을 포함한 상기 반도체기판을 선택적으로 제거하여 트랜치를 형성하는 단계;

   상기 트랜치가 형성된 상기 반도체기판의 표면에 절연막을 형성하는 단계;

   상기 절연막을 포함한 상기 트랜치내에 게이트 전극 및 게이트 절연막을 차례로 형성하는 단계;

   상기 게이트 절연막상측에 불순물층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 제조방법.
5. 제 4 항에 있어서, 상기 에피택셜층에 주입되는 불순물 이온은 상기 반도체기판과 반대도전형의 불순물 이온을 주입함을 특징으로 하는 반도체소자의 제조방법.
6. 제 4 항에 있어서, 상기 절연막, 게이트 전극 및 게이트 절연막은 직진성을 갖는 증착법을 사용하여 형성함을 특징으로 하는 반도체소자의 제조방법.