JP2006351890A - 素子分離構造部の製造方法 - Google Patents
素子分離構造部の製造方法 Download PDFInfo
- Publication number
- JP2006351890A JP2006351890A JP2005177136A JP2005177136A JP2006351890A JP 2006351890 A JP2006351890 A JP 2006351890A JP 2005177136 A JP2005177136 A JP 2005177136A JP 2005177136 A JP2005177136 A JP 2005177136A JP 2006351890 A JP2006351890 A JP 2006351890A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- heat treatment
- thermal oxide
- etching rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
【解決手段】基板12に、複数の素子形成領域10a及び当該複数の素子形成領域同士を互いに離間する素子分離構造部形成領域10bを設定する。第1熱酸化膜を形成する。HfSiON膜を形成する。加熱処理を行う。シリコン窒化膜を形成する。素子分離構造部形成領域である基板の上面から基板内に至る溝部14を形成する。溝部酸化膜16を形成する。前駆埋込み酸化膜を形成する。前駆埋込み酸化膜を、シリコン窒化膜の上面より低い高さとして除去する。シリコン窒化膜を除去する。HfSiON膜及び第1熱酸化膜を除去する。HfSiON膜及び第1熱酸化膜が除去された基板の露出面に、第2熱酸化膜を形成する。基板の露出面と同一の高さとして、埋込み部18を形成する。
【選択図】図1
Description
まず、図1を参照して、この発明の素子分離構造部の構成例につき説明する。
以下、図2〜図5を参照して、この発明の素子分離構造部の具体的な製造工程につき説明する。
10a:第1領域、素子形成領域(アクティブ領域)
10b:第2領域、素子分離構造部形成領域(フィールド領域)
11:素子分離構造部
12:基板
12a:上面
12b:下面
14:溝部(トレンチ)
16:溝部酸化膜
18:埋込み部
18X:前駆埋込み酸化膜
20:第1熱酸化膜
22:HfSiON膜
22a:表面
30:シリコン窒化膜
50:第2熱酸化膜
Claims (5)
- 上面及び当該上面と対向する下面を有する基板に、複数の素子形成領域及び当該複数の素子形成領域同士を互いに離間する素子分離構造部形成領域を設定する工程と、
前記基板の前記上面に、第1熱酸化膜を形成する工程と、
前記第1熱酸化膜上に熱処理によりエッチングレートが変化する膜を形成する工程と、
前記熱処理によりエッチングレートが変化する膜上にシリコン窒化膜を形成する工程と、
前記素子分離構造部形成領域の前記シリコン窒化膜、前記熱処理によりエッチングレートが変化する膜及び前記第1熱酸化膜を除去し、かつ前記素子分離構造部形成領域である前記基板の前記上面から当該基板内に至る溝部を形成する工程と、
前記溝部内を覆う溝部酸化膜を形成する工程と、
前記溝部酸化膜で覆われている前記溝部内を埋込み、かつ前記シリコン窒化膜、前記熱処理によりエッチングレートが変化する膜及び前記第1熱酸化膜の露出面を覆う埋込み酸化膜を形成する工程と、
前記埋込み酸化膜を、前記シリコン窒化膜が露出し、かつ前記素子分離構造部形成領域内にあっては前記シリコン窒化膜と略同一の高さに揃うまで除去する工程と、
前記シリコン窒化膜と略同一の高さとされた前記埋込み酸化膜を、前記シリコン窒化膜の上面より低い高さとして除去する工程と、
前記シリコン窒化膜を除去する工程と、
前記熱処理によりエッチングレートが変化する膜及び前記第1熱酸化膜を除去する工程と、
前記熱処理によりエッチングレートが変化する膜及び前記第1熱酸化膜が除去された前記基板の露出面に、第2熱酸化膜を形成する工程と、
前記第2熱酸化膜を除去し、かつ前記埋込み酸化膜を前記第2熱酸化膜が除去された基板の露出面と略同一の高さとする工程と
を含むことを特徴とする素子分離構造部の製造方法。 - 前記熱処理によりエッチングレートが変化する膜を形成する工程の後に、加熱処理を行う工程をさらに含むことを特徴とする請求項1に記載の素子分離構造部の製造方法。
- 前記加熱処理を行う工程の加熱処理温度は、前記熱処理によりエッチングレートが変化する膜のエッチングレートが、同条件での前記埋込み酸化膜のエッチングレートより大きくなる温度とすることを特徴とする請求項2に記載の素子分離構造部の製造方法。
- 前記加熱処理温度は、最大でも970℃とすることを特徴とする請求項2又は3に記載の素子分離構造部の製造方法。
- 前記熱処理によりエッチングレートが変化する膜を形成する工程は、HfSiON膜を形成する工程であることを特徴とする請求項1〜4のいずれか一項に記載の素子分離構造部の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005177136A JP4756926B2 (ja) | 2005-06-17 | 2005-06-17 | 素子分離構造部の製造方法 |
US11/453,993 US7368364B2 (en) | 2005-06-17 | 2006-06-16 | Method for manufacturing element isolation structural section |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005177136A JP4756926B2 (ja) | 2005-06-17 | 2005-06-17 | 素子分離構造部の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006351890A true JP2006351890A (ja) | 2006-12-28 |
JP4756926B2 JP4756926B2 (ja) | 2011-08-24 |
Family
ID=37573931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005177136A Expired - Fee Related JP4756926B2 (ja) | 2005-06-17 | 2005-06-17 | 素子分離構造部の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7368364B2 (ja) |
JP (1) | JP4756926B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9024378B2 (en) * | 2013-02-09 | 2015-05-05 | Alpha And Omega Semiconductor Incorporated | Device structure and manufacturing method using HDP deposited source-body implant block |
DE102011004922B4 (de) * | 2011-03-01 | 2016-12-15 | Globalfoundries Dresden Module One Llc & Co. Kg | Verfahren zur Herstellung von Transistoren mit Metallgatestapeln mit erhöhter Integrität |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08191147A (ja) * | 1995-01-12 | 1996-07-23 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2000195943A (ja) * | 1998-12-28 | 2000-07-14 | Seiko Epson Corp | トレンチ素子分離領域を有する半導体装置の製造方法 |
JP2001102439A (ja) * | 1999-09-28 | 2001-04-13 | Sharp Corp | 半導体装置の製造方法 |
JP2002170877A (ja) * | 2000-12-01 | 2002-06-14 | Sharp Corp | 半導体装置の製造方法 |
JP2004165566A (ja) * | 2002-11-15 | 2004-06-10 | Nec Corp | せり上げ素子分離構造を有する半導体装置及びその製造方法 |
JP2004179614A (ja) * | 2002-10-02 | 2004-06-24 | Toshiba Corp | 半導体装置の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3127893B2 (ja) | 1998-07-07 | 2001-01-29 | 日本電気株式会社 | 半導体装置および半導体装置の製造方法 |
KR100322531B1 (ko) * | 1999-01-11 | 2002-03-18 | 윤종용 | 파임방지막을 이용하는 반도체소자의 트랜치 소자분리방법 및이를 이용한 반도체소자 |
US20020197823A1 (en) * | 2001-05-18 | 2002-12-26 | Yoo Jae-Yoon | Isolation method for semiconductor device |
JP3871271B2 (ja) * | 2003-05-30 | 2007-01-24 | 沖電気工業株式会社 | 半導体素子の製造方法 |
JP2006108423A (ja) * | 2004-10-06 | 2006-04-20 | Oki Electric Ind Co Ltd | 素子分離構造部の製造方法 |
KR100590383B1 (ko) * | 2005-03-09 | 2006-06-19 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
-
2005
- 2005-06-17 JP JP2005177136A patent/JP4756926B2/ja not_active Expired - Fee Related
-
2006
- 2006-06-16 US US11/453,993 patent/US7368364B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08191147A (ja) * | 1995-01-12 | 1996-07-23 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2000195943A (ja) * | 1998-12-28 | 2000-07-14 | Seiko Epson Corp | トレンチ素子分離領域を有する半導体装置の製造方法 |
JP2001102439A (ja) * | 1999-09-28 | 2001-04-13 | Sharp Corp | 半導体装置の製造方法 |
JP2002170877A (ja) * | 2000-12-01 | 2002-06-14 | Sharp Corp | 半導体装置の製造方法 |
JP2004179614A (ja) * | 2002-10-02 | 2004-06-24 | Toshiba Corp | 半導体装置の製造方法 |
JP2004165566A (ja) * | 2002-11-15 | 2004-06-10 | Nec Corp | せり上げ素子分離構造を有する半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4756926B2 (ja) | 2011-08-24 |
US7368364B2 (en) | 2008-05-06 |
US20060286765A1 (en) | 2006-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4152276B2 (ja) | 低温原子層蒸着による窒化膜をエッチング阻止層として利用する半導体素子及びその製造方法 | |
JP2002016156A (ja) | 不揮発性メモリの製造方法 | |
JP2001257259A (ja) | 素子分離構造形成方法 | |
JPH11233614A (ja) | 半導体装置及びその製造方法 | |
JP4756926B2 (ja) | 素子分離構造部の製造方法 | |
KR20110016214A (ko) | 매립게이트를 구비한 반도체장치 제조 방법 | |
US7323394B2 (en) | Method of producing element separation structure | |
JP2008004881A (ja) | 素子分離構造部の製造方法 | |
KR100680948B1 (ko) | 반도체 소자의 스토리지 노드 콘택 형성방법 | |
US6444539B1 (en) | Method for producing a shallow trench isolation filled with thermal oxide | |
KR100895810B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR100321174B1 (ko) | 반도체장치의 소자분리막 형성방법 | |
US7067390B2 (en) | Method for forming isolation layer of semiconductor device | |
JP2008118100A (ja) | フラッシュメモリ素子の製造方法 | |
KR100579851B1 (ko) | 반도체 소자의 분리 방법 | |
KR100486875B1 (ko) | 반도체 소자의 소자 분리막 및 그 형성 방법 | |
KR100587084B1 (ko) | 반도체소자의 제조방법 | |
KR20090063656A (ko) | 소자 분리막 형성 방법 | |
KR100561974B1 (ko) | 반도체 소자의 제조방법 | |
KR100800106B1 (ko) | 반도체 소자의 트렌치 절연막 형성 방법 | |
KR100760829B1 (ko) | 액티브 영역 식각 공정을 이용한 듀얼 트랜치 소자 분리공정 및 플래쉬 메모리 소자의 제조 방법 | |
KR100664391B1 (ko) | 얕은 트렌치 소자분리막의 보이드 방지 방법 | |
KR100753033B1 (ko) | 반도체 장치의 제조방법 | |
JP2005277384A (ja) | 半導体素子の製造方法 | |
KR20050118489A (ko) | 반도체 소자의 소자분리 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080304 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081203 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110214 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110531 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140610 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |