JP2006351683A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2006351683A
JP2006351683A JP2005173606A JP2005173606A JP2006351683A JP 2006351683 A JP2006351683 A JP 2006351683A JP 2005173606 A JP2005173606 A JP 2005173606A JP 2005173606 A JP2005173606 A JP 2005173606A JP 2006351683 A JP2006351683 A JP 2006351683A
Authority
JP
Japan
Prior art keywords
fins
sidewall
gate electrode
pattern
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005173606A
Other languages
English (en)
Other versions
JP4718908B2 (ja
Inventor
Junji Yagishita
淳 史 八木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005173606A priority Critical patent/JP4718908B2/ja
Priority to US11/451,318 priority patent/US7608890B2/en
Publication of JP2006351683A publication Critical patent/JP2006351683A/ja
Priority to US12/585,554 priority patent/US8138031B2/en
Application granted granted Critical
Publication of JP4718908B2 publication Critical patent/JP4718908B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7858—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET having contacts specially adapted to the FinFET geometry, e.g. wrap-around contacts

Abstract

【課題】 ＳＷＴを採用しつつ、リソグラフィのピッチ幅よりも狭いピッチ幅を有し、かつ均一な幅を有するＦｉｎを形成することができる半導体装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法は、リソグラフィで形成可能な最小ピッチ幅よりも狭いピッチ幅で配列され半導体材料から成る複数のＦｉｎ５０を絶縁層４上に形成し、複数のＦｉｎの側壁にゲート絶縁膜６０を形成し、Ｆｉｎの配列方向に延び、Ｆｉｎとは電気的に絶縁され、かつＦｉｎに共通のゲート電極７０９を、ゲート絶縁膜上に形成し、ゲート電極をマスクとして用いて該ゲート電極の両側に延在するＦｉｎの部分に不純物を注入することによりソース・ドレイン層１００を形成し、Ｆｉｎのゲート電極を挟んだ両側に絶縁膜を介して導電体材料を堆積することにより、複数のＦｉｎを接続することを具備する。
【選択図】 図７

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
Ｆｉｎ型トランジスタのＦｉｎ部分を形成する方法として、スペーサ−リソグラフィ技術が提案されている。スペーサ−リソグラフィ技術として、サイドウォール・パターン・トランスファ（SideWall pattern Transfer（ＳＷＴ））技術が知られている。
ＳＷＴは、Ｆｉｎ部分をリソグラフィのピッチ幅よりも狭いピッチ幅に形成することができる方法である。従来のＳＷＴは、次のような方法で実行されていた。まず、ＳＯＩ（Silicon On Insulator）上にシリコン窒化膜を堆積する。さらに、Ｆｉｎを形成する領域においては、シリコン窒化膜上にＴＥＯＳ膜などのハードマスクを形成する。Ｆｉｎ領域以外の領域（例えば、隣り合うＦｉｎ同士を接続するためのソース・ドレイン電極のパッド領域）においては、シリコン窒化膜上にフォトレジストマスクを形成する。これらのハードマスクおよびフォトレジストマスクをマスクとして用いて、シリコン窒化膜をＲＩＥ（Reactive Ion Etching）で同時にエッチングする。パターニング後のシリコン窒化膜は、その下のＳＯＩ層をエッチングするときのマスクとして用いられる。エッチングされたＳＯＩ層がＦｉｎとして用いられる。
このように、従来のＳＷＴは、ハードマスクおよびフォトレジストマスクの両方をマスクとしてシリコン窒化膜をＲＩＥでエッチングしていた。ＲＩＥの異方性を高めてシリコン窒化膜をエッチングした場合、フォトレジストマスクがハードマスクよりも速くエッチングされてしまう。即ち、この場合、ハードマスクおよびフォトレジストマスクの両方とシリコン窒化膜との選択比を確保することが困難であった。
一方で、ＲＩＥの異方性を低下させてエッチングした場合、ハードマスクをマスクとしてエッチングされたシリコン窒化膜の側壁形状がテーパー化してしまう。即ち、パターニング後のシリコン窒化膜の側壁の垂直性が悪化する。これにより、シリコン窒化膜をマスクとして形成されるＦｉｎの幅が不均一になる、あるいは、所望の幅より太くなるという問題が生じる。
従って、ハードマスクおよびフォトレジストマスクの両方をマスクとすると、リソグラフィのピッチ幅よりも狭いピッチ幅を有し、かつ均一な幅を有するＦｉｎを形成することは困難であった。
Yang-Kyu Choi et al. "A spacer Patterning Technology for Nanoscale CMOS" IEEE Transaction on Eledtron Devices, vol.49, No.3, March 2002, pp.436-441
そこで、ＳＷＴを採用しつつ、リソグラフィのピッチ幅よりも狭いピッチ幅を有し、かつ均一な幅を有するＦｉｎを形成することができる半導体装置の製造方法およびそのようなＦｉｎを備えた半導体装置を提供する。
本発明に係る実施形態に従った半導体装置の製造方法は、リソグラフィで形成可能な最小ピッチ幅よりも狭いピッチ幅で配列され半導体材料から成る複数のＦｉｎを絶縁層上に形成し、前記複数のＦｉｎの側壁にゲート絶縁膜を形成し、前記複数のＦｉｎの配列方向に延び、前記複数のＦｉｎとは電気的に絶縁され、かつ前記複数のＦｉｎに共通のゲート電極を、前記ゲート絶縁膜上に形成し、少なくとも前記ゲート電極をマスクとして用いて該ゲート電極の両側に延在する前記複数のＦｉｎの各部分に不純物を注入することによりソース・ドレイン拡散層を形成し、前記複数のＦｉｎのゲート電極を挟んだ両側に、絶縁膜を介して導電体材料を堆積することにより、前記複数のＦｉｎを接続することを具備する。
本発明に係る実施形態に従った半導体装置は、絶縁層と、リソグラフィで形成可能な最小ピッチ幅よりも狭いピッチ幅で前記絶縁層上に配列され、半導体材料から成る複数のＦｉｎと、前記複数のＦｉｎの側壁に設けられたゲート絶縁膜と、前記複数のＦｉｎの配列方向に延び、前記複数のＦｉｎとは電気的に絶縁され、かつ前記複数のＦｉｎに共通のゲート電極と、前記ゲート電極を挟んで両側にある前記複数のＦｉｎの部分に設けられたソース・ドレイン層と、前記複数のＦｉｎの前記ソース・ドレイン層の上面または側面に接し、前記Ｆｉｎ同士を接続する金属または金属シリサイドとを具備する。
本発明による半導体装置の製造方法は、ＳＷＴを採用しつつ、リソグラフィのピッチ幅よりも狭いピッチ幅を有し、かつ均一な幅を有するＦｉｎを備えた半導体装置を製造することができる。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
（第１の実施形態）
図１から図７は、本発明に係る第１の実施形態に従ったＦｉｎ型ＦＥＴの製造方法の流れを示す図である。図１および図２は断面図であり、図３から図７は斜視図である。
まず、図１に示すように、シリコン基板２、ＢＯＸ（Buried Oxide）層４およびＳＯＩ層６から成るＳＯＩ基板１０を準備する。ＳＯＩ層６の厚みは約５０ｎｍである。次に、ハードマスク用の材料としてシリコン窒化膜２０をＳＯＩ層６上に堆積する。シリコン窒化膜２０の厚みは約７０ｎｍである。
次に、シリコン窒化膜２０の上にダミーパターン用のＴＥＯＳ（tetraethoxysilane）膜を堆積する。ＴＥＯＳ膜の厚みは約１００ｎｍである。このＴＥＯＳ膜をリソグラフィ技術でパターニングすることによって、ダミーパターン３０を形成する。複数のダミーパターン３０が、リソグラフィで形成可能な最小ピッチ幅Ｐ０で配列するように形成される。図１では、２つのダミーパターン３０が図示されているが、３つ以上のダミーパターン３０が配列するようにパターニングしてもよい。ここで、ピッチ幅は、配線幅と配線間隔との和、即ち、ラインアンドスペースを意味する。
次に、ＣＶＤ（Chemical Vapor Deposition）を用いて、ダミーパターン３０上に側壁材料としてアモルファス・シリコンを堆積する。アモルファス・シリコンの厚みは約２０ｎｍである。このアモルファス・シリコンを異方的にエッチングすることによって、ダミーパターン３０のそれぞれの両側面にハードマスクとして側壁パターン４０を残留させる。
続いて、図２に示すように、側壁パターンを残存させたまま、ウェットエッチングによってダミーパターン３０を選択的にエッチングする。これにより、複数の側壁パターン４０は、リソグラフィで形成可能な最小ピッチ幅Ｐ０のほぼ半分のピッチ幅Ｐ１で配列するように形成される。
次に、側壁パターン４０をマスクとして用いてＲＩＥによってシリコン窒化膜２０をエッチングする。さらに、エッチング後のシリコン窒化膜４０をマスクとしてＳＯＩ層６をエッチングする。これにより図３に示す構造を得ることができる。このように、島状または凸状の半導体部をＦｉｎと呼び、本実施形態では、例えば、パターニングされたＳＯＩ層６がＦｉｎに該当する。シリコン窒化膜２０はＦｉｎ加工用ハードマスクと呼ばれる。ここで、ＳＯＩ層６、あるいは、シリコン窒化膜２０およびＳＯＩ層６をまとめてＦｉｎ５０と言うことにする。図３では、４つのＦｉｎ５０がその端部で２つずつ接続されている。これらのＦｉｎ５０のピッチ幅は、側壁パターン４０のピッチ幅とほぼ同じＰ１である。尚、図１および図２は、図３のＡ−Ａ線に沿った断面図に相当する。
次に、Ｆｉｎ５０の側壁にゲート絶縁膜６０を形成する。ゲート絶縁膜６０は、例えば、ＨｆＳｉＯＮ等の高誘電体材料でよい。続いて、ゲート電極用の第1層目のポリシリコンを堆積する。このポリシリコンの厚みは約２５０ｎｍである。このとき、ポリシリコンはＦｉｎ５０およびＢＯＸ層４の表面上に堆積されるので、ポリシリコンの表面には大きな段差が形成される。この段差を平坦化するために、ポリシリコンをＣＭＰ（Chemical Mechanical Polishing）でシリコン窒化膜２０が露出するまで研磨する。さらに、ゲート電極用の第２層目のポリシリコンを堆積する。このポリシリコンの厚みは約５０ｎｍである。第１層目および第２層目のポリシリコンは、この両者を併せてゲート電極材料に用いられる。
次に、ポリシリコン上にハードマスクとしてシリコン窒化膜を堆積する。このシリコン窒化膜の厚みは約１２０ｎｍである。続いて、ＳＷＴプロセス等を用いて、シリコン窒化膜上に、例えば、ＴＥＯＳにより形成されたゲートマスクパターンを形成する。ゲートマスクパターンでシリコン窒化膜をパターニングし、フッ酸でゲートマスクパターンを除去する。これにより、図４に示すように、シリコン窒化膜から成るハードマスク８０がポリシリコン上に形成される。さらに、ハードマスク８０をマスクとして用いてＲＩＥでポリシリコンをパターニングする。これにより、図４に示すように、ゲート電極７０が形成される。ゲート電極７０は、複数のＦｉｎ５０の配列方向に延在しており、これらのＦｉｎ５０に対して共通のゲート電極として機能する。また、ゲート電極７０は、ゲート絶縁膜６０およびシリコン窒化膜２０によって複数のＦｉｎ５０と電気的に絶縁されている。
次に、ゲート側壁材料として、例えば、ＴＥＯＳ膜を堆積する。このＴＥＯＳ膜の厚みは約４０ｎｍである。さらに、ＲＩＥを用いてＴＥＯＳ膜を異方的にエッチングすることによって、図５に示すようにゲート側壁膜９０がゲート電極７０の側壁に形成される。このとき、Ｆｉｎ５０のうちゲート電極７０の両側に延在する領域のシリコン窒化膜２０を、ＲＩＥでＴＥＯＳ膜と同時に除去する。ゲート電極７０上にあるハードマスク８０は約３０ｎｍ残留させる。Ｆｉｎ５０のうちゲート電極７０の両側に延在する領域は、後にソース・ドレイン層を形成する領域である。
次に、図６に示すように、Ｆｉｎ５０のゲートの両側部分の上面および側面に導電体材料を堆積する。より詳細には、Ｆｉｎ５０の上面および側面からシリコン１１０をエピタキシャル成長させる。このシリコン１１０によって隣り合うＦｉｎ５０を電気的に接続する。
その後、Ｆｉｎ５０のうちソース・ドレイン形成領域にイオン注入法、プラズマドーピング法または固相拡散を用いて不純物を導入する。これにより、ソース・ドレイン層（１００および１１０の一部または全部）を形成する。ソース・ドレイン層（１００および１１０の一部または全部）の不純物濃度は、約１×１０２１ｃｍ−３である。
次に、図７に示すように、ゲート電極７０上にあるハードマスク８０をウェットエッチングで除去する。さらに、ゲート電極７０およびエピタキシャルシリコン１１０上に金属を堆積する。金属は、例えば、ニッケルである。続いて、熱処理を行なうことによって、ゲート電極７０およびエピタキシャルポリシリコン１１０の少なくとも上部がシリサイド化される。これによりゲート電極７０の全体またはその一部がニッケルシリサイド１２０になり、エピタキシャルポリシリコン１１０の全体またはその一部がニッケルシリサイド１３０になる。エピタキシャルポリシリコン１１０、ニッケルシリサイド１３０およびソース・ドレイン拡散層（１００および１１０の一部）は、ソース・ドレイン電極として機能する。このとき、ゲート電極７０をフルシリサイド化してメタルゲートとしてもよい。この場合は、Ｆｉｎ型ＦＥＴの閾値電圧を調整するために、ポリシリコンからなるゲート電極７０へ予め不純物を導入しておくことが好ましい。その後、従来の工程を用いてＦｉｎ型ＦＥＴが完成する。
第１の実施形態によれば、Ｆｉｎ５０を形成した後に、ソース・ドレイン電極（１００、１１０、１３０）を形成している。従って、マスク材料としてのシリコン窒化膜２０をエッチングする際には、フォトレジストマスクを用いることなく、ハードマスク（４０）のみを用いてエッチングすることができる。従って、ハードマスクおよびフォトレジストマスクの両方とシリコン窒化膜とのエッチング選択比を考慮する必要が無い。また、エッチング後のシリコン窒化膜２０の側壁にはテーパーが形成されず、その側壁の垂直性は良好である。その結果、リソグラフィのピッチ幅よりも狭いピッチ幅を有し、かつ均一な幅を有するＦｉｎ５０を製造することができる。
上述の第１の実施形態では、ＳＷＴを１回だけ行った。従って、Ｆｉｎ５０のピッチ幅は、リソグラフィで形成可能な最小ピッチ幅Ｐ０の半ピッチＰ１であった。しかし、第１の実施形態は、シリコン窒化膜２０をエッチングする際に、フォトレジストマスクを用いず、ハードマスク（４０）のみをマスクとして用いる。従って、ＲＩＥの垂直性および選択比を確保することができる。そのため、何回もＳＷＴを繰り返すことが可能となる。即ち、ピッチ幅Ｐ１よりもさらに狭いピッチ幅でＦｉｎを形成することが可能である。これを、便宜的に、マルチＳＷＴと呼ぶ。
（マルチＳＷＴプロセス）
図８および図９は、マルチＳＷＴの流れを示す断面図である。図１、図２、図８および図９を参照して、マルチＳＷＴを詳細に説明する。図１および図２までは第１の実施形態と同様である。ただし、図２の４０は第１の側壁材料からなる第1の側壁パターンとする。第１の側壁材料は、例えば、ポリシリコン膜である。第1の側壁パターン４０の形成後、さらに、第1の側壁パターン４０とは異なる材料からなる第２の側壁材料を堆積する。第２の側壁材料は、例えば、約２０ｎｍの厚みのＴＥＯＳ膜である。第２の側壁材料を異方的にエッチングすることによって、図８に示すように、第1の側壁パターン４０のそれぞれの両側面に第２の側壁パターン１３０を形成する。
次に、第２の側壁パターン１３０を残存させたまま、第1の側壁パターン４０を選択的にウェットエッチングする。これにより、第２の側壁パターン１３０は、第１の側壁パターン４０のピッチ幅Ｐ１の半ピッチＰ２になる。即ち、第２の側壁パターン１３０のピッチ幅Ｐ２は、リソグラフィで形成可能な最小ピッチ幅Ｐ０の４分の１である。
第２の側壁パターン１３０をマスクとして、シリコン窒化膜２０をＲＩＥでエッチングした場合、ピッチ幅Ｐ２を有するハードマスクが形成される。その後、エッチング後のシリコン窒化膜２０をハードマスクとして用いてＳＯＩ層６をＲＩＥでエッチングする。これによって、ピッチ幅Ｐ２を有するＦｉｎ５０（図３参照）が形成される。その後の工程は、第１の実施形態と同様でよい。
これにより、Ｆｉｎ５０のピッチ幅がさらに狭いＦｉｎ型ＦＥＴを形成することができる。Ｆｉｎ５０のピッチ幅を狭くすることによって、Ｆｉｎ構造をさらに微細化し、かつ高密度にすることができる。これは、狭い領域内に、チャネル幅の大きなＦｉｎ型ＦＥＴを形成可能であることを意味する。また、Ｆｉｎ５０のピッチ幅が狭いと、Ｆｉｎ５０とＦｉｎ５０との間の距離が狭くなるため、比較的少量のシリコンをエピタキシャル成長させるだけでＦｉｎ５０とＦｉｎ５０との間を接続することができる。これにより、エピタキシャル成長したシリコンがソース・ドレイン電極とゲート電極とを短絡してしまうようなブリッジング不良を抑制することができる。
上述のマルチＳＷＴは、２回ＳＷＴ工程を繰り返したが、ＳＷＴ工程を３回以上繰り返すことも可能である。これによって、Ｆｉｎ５０のピッチ幅をさらに狭くすることが可能である。例えば、ＳＷＴ工程を３回繰り返す場合、ピッチ幅Ｐ２を有する第２の側壁パターン１３０上に、第２の側壁材料とは異なる材料からなる第３の側壁材料を堆積する。第３の側壁材料は、例えば、約２０ｎｍの厚みのポリシリコン膜である。第３の側壁材料を異方的にエッチングすることによって、第２の側壁パターン１３０のそれぞれの両側面に第３の側壁パターン（図示せず）を形成する。
次に、第３の側壁パターンを残存させたまま、第２の側壁パターン１３０を選択的にウェットエッチングする。これにより、第３の側壁パターンは、第２の側壁パターン１３０のピッチ幅Ｐ２の半ピッチ、即ち、ピッチ幅Ｐ０の８分の１のピッチ幅Ｐ３になる。
第３の側壁パターンをマスクとして、シリコン窒化膜２０をＲＩＥでエッチングすると、ピッチ幅Ｐ３を有するハードマスクが形成される。次に、エッチング後のシリコン窒化膜２０をハードマスクとして用いてＳＯＩ層６をＲＩＥでエッチングする。これによって、ピッチ幅Ｐ３を有するＦｉｎ５０が形成される。
このようにＳＷＴを繰り返すことによって、さらに微細なピッチ幅で多数のＦｉｎ５０を配列させることができる。
（第２の実施形態）
図１０から図１２は、本発明に係る第２の実施形態に従ったＦｉｎ型ＦＥＴの製造方法の流れを示す斜視図である。第２の実施形態は、ソース・ドレイン領域の形成工程において第１の実施形態と異なる。従って、第２の実施形態は、図５まで第１の実施形態と同様の方法で形成される。
図１０に示すように、Ｆｉｎ５０を被覆するように、シリコン酸化膜１４０をＨＤＰ（High Density Plasma）−ＣＶＤ法で堆積する。シリコン酸化膜１４０の厚みは約４００ｎｍである。シリコン酸化膜１４０をＣＭＰで平坦化後、ゲート電極７０上のハードマスク８０が露出するまでシリコン酸化膜１４０をフッ酸等でエッチバックする。次に、ウェットエッチングによりハードマスク８０を除去し、ポリシリコンから成るゲート電極７０の上面を露出させる。ゲート電極７０上に金属、例えば、ニッケルを堆積する。これを熱処理することによって、ゲート電極７０をフルシリサイド化し、図１１に示すようにニッケルシリサイド１２０が形成される。
次に、リソグラフィおよびＲＩＥを用いてソース・ドレイン領域のシリコン酸化膜を除去する。これにより、トレンチ内にＦｉｎ５０の上面および側面の一部を露出させる。次に、図１２に示すように、例えば、タングステン（Ｗ）または窒化チタン（ＴｉＮ）等の金属をコンタクトプラグ１５０としてトレンチ内に埋め込む。コンタクトプラグ１５０により、隣り合うＦｉｎ５０を電気的に接続する。その後、従来の製造方法を用いてＦｉｎ型ＦＥＴが完成する。
第２の実施形態によれば、金属から成るコンタクトプラグ１５０によって、複数のＦｉｎ５０を容易に接続することができる。さらに、第２の実施形態は、第１の実施形態と同様の効果を得ることができる。勿論、第２の実施形態に上述のマルチＳＷＴを適用することができる。
第２の実施形態によって製造されたＦｉｎ型ＦＥＴは、図１２に示すように、絶縁層としてのＢＯＸ層４と、複数のＦｉｎ５０と、ゲート絶縁膜６０と、ゲート電極７０、１２０と、ソース・ドレイン層１００と、ソース・ドレインを接続する導電材料としてコンタクトプラグ１５０とを備えている。
Ｆｉｎ５０は、半導体材料から成り、リソグラフィで形成可能な最小ピッチ幅よりも小さいピッチ幅Ｐ１またはＰ２でＢＯＸ層４０上に配列されている。ゲート絶縁膜６０は、Ｆｉｎ５０の側壁とゲート電極７０との間に設けられている。ゲート電極７０は、Ｆｉｎ５０の配列方向に延び、Ｆｉｎ５０とは電気的に絶縁されている。さらに、ゲート電極７０は、複数のＦｉｎ５０に対して共通に用いられる。ソース・ドレイン層１００は、Ｆｉｎ５０のうちゲート電極７０の両側の部分に設けられている。ソース・ドレインを接続する導電材料１５０は、Ｆｉｎのうちソース・ドレイン層の上面または側面に接している。
コンタクトプラグ１５０は、Ｆｉｎ５０の側面の全体と接触していてもよいが、必ずしもその側面の全体に接触している必要は無く、コンタクトプラグ１５０は、Ｆｉｎ５０の上半分だけと接触していてもよい。
第２の実施形態による半導体装置の製造方法によれば、このようなＦｉｎ型ＦＥＴを製造することができる。
（第３の実施形態）
図１３は、本発明に係る実施形態に従ったＦｉｎ型ＦＥＴの斜視図である。第１および第２の実施形態ではＳＯＩ基板を用いていたが、第３の実施形態はバルクシリコン基板３を用いる。従って、シリコン基板３上にハードマスク用のシリコン窒化膜２０を堆積する。シリコン窒化膜２０に対してＳＷＴまたはマルチＳＷＴを適用することによって、リソグラフィで形成可能な最小ピッチ幅Ｐ０よりも狭いピッチ幅を有するハードマスクを形成する。このハードマスクを用いて、シリコン基板３０をＲＩＥでエッチングする。これにより、ピッチ幅Ｐ０よりも狭いピッチ幅を有するＦｉｎ５０が形成される。このとき、Ｆｉｎ５０とＦｉｎ５０との間には、トレンチが形成される。このトレンチの下部にのみシリコン酸化膜５を充填する。これにより、ＳＴＩ（Shallow Trench Isolation）が形成される。トレンチの上部にはシリコン酸化膜が堆積されないので、図１３に示すようにシリコン酸化膜５上にＦｉｎ５０が突出した構造になる。
その後、第１の実施形態または第２の実施形態と同様の工程を経てＦＩｎ型ＦＥＴが完成する。尚、図１３では、第１の実施形態と同様に、エピタキシャル成長させたシリコンをソース・ドレイン領域に設けている。これに代えて、第２の実施形態のように、金属から成るプラグコンタクト１５０をソース・ドレイン領域に設けてもよい。
第３の実施形態は、バルクシリコン基板３を用いているが、第１または第２の実施形態と同様の効果を得ることができる。第３の実施形態は、バルクシリコン基板３を用いているので、ＳＯＩ基板を用いた場合よりも低コストで製造することができる。
（第４の実施形態）
図１４（Ａ）および図１４（Ｂ）は、本発明に係る第４の実施形態に従ったＦｉｎ型ＦＥＴの斜視図である。第４の実施形態は、ｎＭＯＳとｐＭＯＳとで異なる材料をゲート電極として用いている。第４の実施形態のその他の構成は、第１または第２の実施形態と同様でよい。
第４の実施形態において、ｎＭＯＳのゲート電極１２１の材料は、シリコンのバンドギャップの中央レベルよりも伝導帯に近い仕事関数（仕事関数が４．６ｅＶ以下）を有する材料である。例えば、ゲート電極１２１の材料は、ＹｂＳｉ２−Ｘ、ＥｒＳｉ２−Ｘ、ＴｂＳｉ２−ＸおよびＤｙＳｉ２−Ｘのいずれかでよい。
ｐＭＯＳのゲート電極１２２の材料は、シリコンのバンドギャップの中央レベルよりも価電子帯に近い仕事関数（仕事関数が４．６ｅＶ以上）を有する材料である。例えば、ゲート電極１２２の材料は、ＰｔＳｉでよい。
第４の実施形態によれば、ｎＭＯＳゲート電極１２１の仕事関数がシリコンの伝導帯に近く、ｐＭＯＳゲート電極１２２の仕事関数がシリコンの価電子帯に近いので、例えば、０．１５Ｖ程度の低い閾値電圧を実現することができる。
さらに、ｎＭＯＳのソース・ドレイン電極１３１をゲート電極１２１と同じ材料とし、ｐＭＯＳのソース・ドレイン電極１３２をゲート電極１２２と同じ材料とした場合、ソース・ドレイン層１００のシリコンとソース・ドレイン電極１３１、１３２のシリサイドとの界面におけるコンタクト抵抗が低減する。したがって、本実施形態によるＦｉｎ型ＦＥＴは、高い駆動電流を得ることができ、かつ、高速に動作することができる。
（第５の実施形態）
図１５（Ａ）および図１５（Ｂ）は、本発明に係る第５の実施形態に従ったＦｉｎ型ＦＥＴの斜視図である。第５の実施形態は、ダマシンプロセスを用いてゲート電極にメタルゲートを採用している。第５の実施形態のその他の構成は、第２の実施形態と同様でよい。また、第５の実施形態の製造方法は、図１０まで第２の実施形態の製造方法と同様でよい。
図１０に示すハードマスク８０を除去した後に、ＲＩＥまたはウェットエッチングを用いて、ゲート電極領域にあるポリシリコン（７０）およびゲート絶縁膜領域にあるシリコン酸化膜（６０）を除去する。このとき、ゲート電極領域に溝が形成される。次に、ゲート絶縁膜として、例えば、ＨｆＳｉＯＮ等の高誘電体材料を堆積し、続いて、ダマシンプロセスを用いて金属をゲート電極領域（溝）に埋め込む。
その後、第２の実施形態と同様にソース・ドレイン領域にコンタクトプラグを形成する。
ｎＭＯＳのゲート電極およびコンタクトプラグ１５３の材料は、シリコンのバンドギャップの中央レベルよりも伝導帯に近い仕事関数を有する（仕事関数が４．６ｅＶ以下の）材料であることが好ましい。例えば、ＲｕＴａ、Ｔａ、Ｈｆ−ＡｌＮ、ＴａＮ、（Ａｒイオン注入された）Ｍｏ、Ｔｉ、Ｅｒ等がｎＭＯＳのゲート電極およびコンタクトプラグ１５３に採用され得る。
ｐＭＯＳのゲート電極およびコンタクトプラグ１５４の材料は、シリコンのバンドギャップの中央レベルよりも価電子帯に近い仕事関数を有する（仕事関数が４．６ｅＶ以上の）材料であることが好ましい。例えば、Ｒｕ、Ｔａ−ＡｌＮ、Ｍｏ、ＮｉＧｅ、Ｐｔ、Ｎｉ、Ｗ等がｐＭＯＳのゲート電極およびコンタクトプラグ１５０に採用され得る。
第５の実施形態によれば、メタルゲート電極を用いているので、Ｆｉｎ型ＦＥＴの動作時にゲート電極内の空乏化がなくなる。また、第５の実施形態は、第４の実施形態と同様にｎＭＯＳゲート電極の仕事関数およびｐＭＯＳゲート電極の仕事関数を設定しているので、低い閾値電圧を実現することができる。
さらに、第５の実施形態は、ｎＭＯＳおよびｐＭＯＳのそれぞれのソース・ドレイン領域の仕事関数を適切に設定している。これにより、寄生抵抗がさらに低減される。その結果装置を微細化し、かつ、装置の動作を高速化することができる。さらに、第５の実施形態は、第２の実施形態と同様の効果を得ることができる。
第１から第５の実施形態において、複数のＦｉｎ５０を電気的に接続する工程およびソース・ドレイン拡散層（１００および１１０の一部または全部）を形成する工程は、その処理順序を入れ替えてもよい。
本発明に係る第１の実施形態に従ったＦｉｎ型ＦＥＴの製造方法を示す図。 図１に続く第１の実施形態に従ったＦｉｎ型ＦＥＴの製造方法を示す図。 図２に続く第１の実施形態に従ったＦｉｎ型ＦＥＴの製造方法を示す図。 図３に続く第１の実施形態に従ったＦｉｎ型ＦＥＴの製造方法を示す図。 図４に続く第１の実施形態に従ったＦｉｎ型ＦＥＴの製造方法を示す図。 図５に続く第１の実施形態に従ったＦｉｎ型ＦＥＴの製造方法を示す図。 図６に続く第１の実施形態に従ったＦｉｎ型ＦＥＴの製造方法を示す図。 マルチＳＷＴを示す断面図。 図８に続く、マルチＳＷＴを示す断面図。 本発明に係る第２の実施形態に従ったＦｉｎ型ＦＥＴの製造方法を示す斜視図。 図１０に続く、第２の実施形態に従ったＦｉｎ型ＦＥＴの製造方法を示す斜視図。 図１０に続く、第２の実施形態に従ったＦｉｎ型ＦＥＴの製造方法を示す斜視図。 本発明に係る実施形態に従ったＦｉｎ型ＦＥＴの斜視図。 本発明に係る第４の実施形態に従ったＦｉｎ型ＦＥＴの斜視図。 本発明に係る第５の実施形態に従ったＦｉｎ型ＦＥＴの斜視図。
符号の説明
２ シリコン基板
４ ＢＯＸ層
６ ＳＯＩ層
１０ ＳＯＩ基板
２０ シリコン窒化膜
３０ ダミーパターン
４０ 側壁パターン
５０ Ｆｉｎ
６０ ゲート絶縁膜
７０ ゲート電極
８０ ハードマスク
９０ ゲート側壁膜
１００ ソース・ドレイン層
１１０、１３０ ソース・ドレイン層

Claims (5)

  1. 半導体材料から成る複数のＦｉｎを絶縁層上に形成し、
    前記複数のＦｉｎの側壁にゲート絶縁膜を形成し、
    前記複数のＦｉｎの配列方向に延び、前記複数のＦｉｎとは電気的に絶縁され、かつ前記複数のＦｉｎに共通のゲート電極を、前記ゲート絶縁膜上に形成し、
    少なくとも前記ゲート電極をマスクとして用いて該ゲート電極の両側に延在する前記複数のＦｉｎの各部分に不純物を注入することによりソース・ドレイン拡散層を形成し、
    前記複数のＦｉｎのゲート電極を挟んだ両側に、絶縁膜を介して導電体材料を堆積することにより、前記複数のＦｉｎを接続することを具備した半導体装置の製造方法。
  2. 前記複数のＦｉｎを前記絶縁層上に形成するときに、
    前記絶縁層上に半導体層を備えた半導体基板を準備し、
    前記半導体層上に絶縁体から成るマスク材料を堆積し、
    リソグラフィで形成可能な最小ピッチ幅で配列する複数のダミーパターンを前記マスク材料上に形成し、
    前記ダミーパターン上に該ダミーパターンとは異なる材質の側壁材料を堆積し、
    前記側壁材料を異方的にエッチングすることによって、前記ダミーパターンのそれぞれの両側面に側壁パターンを形成し、
    前記側壁パターンを残存させつつ、前記ダミーパターンを選択的にエッチングし、
    前記側壁パターンをマスクとして前記マスク材料をエッチングし、
    前記マスク材料をマスクとして前記半導体層をエッチングすることによって前記複数のＦｉｎを形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記複数のＦｉｎを前記絶縁層上に形成するときに、
    前記絶縁層上に半導体層を備えた半導体基板を準備し、
    前記半導体層上に絶縁体から成るマスク材料を堆積し、
    リソグラフィで形成可能な最小ピッチ幅で配列する複数のダミーパターンを前記マスク材料上に形成し、
    前記ダミーパターン上に該ダミーパターンとは異なる材料からなる第1の側壁材料を堆積し、
    前記第1の側壁材料を異方的にエッチングすることによって、前記ダミーパターンのそれぞれの両側面に第1の側壁パターンを形成し、
    前記第1の側壁パターンを残存させつつ、前記ダミーパターンを選択的にエッチングし、
    前記第1の側壁パターン上に前記第1の側壁材料とは異なる材料からなる第２の側壁材料を堆積し、
    前記第２の側壁材料を異方的にエッチングすることによって、前記第1の側壁パターンのそれぞれの両側面に第２の側壁パターンを形成し、
    前記第２の側壁パターンを残存させつつ、前記第1の側壁パターンを選択的にエッチングし、
    前記第２の側壁パターンをマスクとして前記マスク材料をエッチングし、
    前記マスク材料をマスクとして前記半導体層をエッチングすることによって前記複数のＦｉｎを形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 絶縁層と、
    リソグラフィで形成可能な最小ピッチ幅よりも狭いピッチ幅で前記絶縁層上に配列され、半導体材料から成る複数のＦｉｎと、
    前記複数のＦｉｎの側壁に設けられたゲート絶縁膜と、
    前記複数のＦｉｎの配列方向に延び、前記複数のＦｉｎとは電気的に絶縁され、かつ前記複数のＦｉｎに共通のゲート電極と、
    前記ゲート電極を挟んで両側にある前記複数のＦｉｎの部分に設けられたソース・ドレイン層と、
    前記複数のＦｉｎの前記ソース・ドレイン層の上面または側面に接し、前記Ｆｉｎ同士を接続する金属または金属シリサイドを具備した半導体装置。
  5. 前記複数のＦｉｎのピッチ幅は、前記リソグラフィで形成可能な最小ピッチ幅の１／２、１／４、１／８・・・１／２ｎ（ｎは自然数）のいずれかであることを特徴とする請求項４に記載の半導体装置。
JP2005173606A 2005-06-14 2005-06-14 半導体装置および半導体装置の製造方法 Active JP4718908B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005173606A JP4718908B2 (ja) 2005-06-14 2005-06-14 半導体装置および半導体装置の製造方法
US11/451,318 US7608890B2 (en) 2005-06-14 2006-06-13 Semiconductor device and method of manufacturing semiconductor device
US12/585,554 US8138031B2 (en) 2005-06-14 2009-09-17 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005173606A JP4718908B2 (ja) 2005-06-14 2005-06-14 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006351683A true JP2006351683A (ja) 2006-12-28
JP4718908B2 JP4718908B2 (ja) 2011-07-06

Family

ID=37590106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005173606A Active JP4718908B2 (ja) 2005-06-14 2005-06-14 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (2) US7608890B2 (ja)
JP (1) JP4718908B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008544558A (ja) * 2005-06-30 2008-12-04 インテル・コーポレーション ナノ・スケール・チャネルトランジスタのためのブロックコンタクトアーキテクチャ
JP2013511852A (ja) * 2009-12-23 2013-04-04 インテル コーポレイション ＦｉｎＦＥＴとトライゲートデバイス用のラップアラウンド型コンタクト
WO2016080146A1 (ja) * 2014-11-20 2016-05-26 ソニー株式会社 半導体装置
JP2016162942A (ja) * 2015-03-03 2016-09-05 キヤノン株式会社 形成方法
JP2019521513A (ja) * 2016-06-30 2019-07-25 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ ラップアラウンドコンタクトを形成する方法および半導体デバイス
US10818682B2 (en) 2018-04-10 2020-10-27 Renesas Electronics Corporation Method of manufacturing semiconductor device

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060086977A1 (en) 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US7547637B2 (en) 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
US7435683B2 (en) * 2006-09-15 2008-10-14 Intel Corporation Apparatus and method for selectively recessing spacers on multi-gate devices
KR101225641B1 (ko) * 2006-12-27 2013-01-24 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP4473889B2 (ja) * 2007-04-26 2010-06-02 株式会社東芝 半導体装置
US8063437B2 (en) * 2007-07-27 2011-11-22 Panasonic Corporation Semiconductor device and method for producing the same
US8004045B2 (en) 2007-07-27 2011-08-23 Panasonic Corporation Semiconductor device and method for producing the same
US7910994B2 (en) * 2007-10-15 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for source/drain contact processing
US8216894B2 (en) * 2008-06-17 2012-07-10 Nxp B.V. FinFET method and device
US8362566B2 (en) 2008-06-23 2013-01-29 Intel Corporation Stress in trigate devices using complimentary gate fill materials
DE102008030864B4 (de) * 2008-06-30 2010-06-17 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement als Doppelgate- und Tri-Gatetransistor, die auf einem Vollsubstrat aufgebaut sind und Verfahren zur Herstellung des Transistors
JP2012501545A (ja) * 2008-08-28 2012-01-19 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド ３次元マルチゲートｍｏｓｆｅｔの製造に有用であるバルクシリコンウェハー製品
US8946028B2 (en) * 2009-10-06 2015-02-03 International Business Machines Corporation Merged FinFETs and method of manufacturing the same
US8211759B2 (en) * 2010-10-21 2012-07-03 International Business Machines Corporation Semiconductor structure and methods of manufacture
US20130020578A1 (en) * 2011-07-20 2013-01-24 Qingqing Liang Semiconductor Device and Method for Manufacturing the Same
CN102956457B (zh) * 2011-08-22 2015-08-12 中国科学院微电子研究所 半导体器件结构及其制作方法、及半导体鳍制作方法
CN103107192B (zh) * 2011-11-10 2016-05-18 中芯国际集成电路制造(北京)有限公司 半导体装置及其制造方法
CN103107187B (zh) * 2011-11-10 2016-04-13 中芯国际集成电路制造(北京)有限公司 半导体装置的制造方法
JP2013183085A (ja) 2012-03-02 2013-09-12 Toshiba Corp 半導体装置の製造方法
US8865560B2 (en) 2012-03-02 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET design with LDD extensions
JP2013183133A (ja) 2012-03-05 2013-09-12 Toshiba Corp 半導体装置の製造方法
US9397098B2 (en) * 2012-03-08 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET-based ESD devices and methods for forming the same
US8853037B2 (en) * 2012-03-14 2014-10-07 GlobalFoundries, Inc. Methods for fabricating integrated circuits
US9666690B2 (en) * 2012-05-02 2017-05-30 GlobalFoundries, Inc. Integrated circuit and method for fabricating the same having a replacement gate structure
US8691652B2 (en) * 2012-05-03 2014-04-08 United Microelectronics Corp. Semiconductor process
KR101953240B1 (ko) 2012-09-14 2019-03-04 삼성전자 주식회사 핀 트랜지스터 및 이를 포함하는 반도체 집적 회로
US9000489B2 (en) 2012-10-31 2015-04-07 International Business Machines Corporation Local interconnects for field effect transistor devices
US8815668B2 (en) * 2012-12-07 2014-08-26 International Business Machines Corporation Preventing FIN erosion and limiting Epi overburden in FinFET structures by composite hardmask
US8768271B1 (en) 2012-12-19 2014-07-01 Intel Corporation Group III-N transistors on nanoscale template structures
US9123654B2 (en) * 2013-02-15 2015-09-01 International Business Machines Corporation Trilayer SIT process with transfer layer for FINFET patterning
US8906759B2 (en) * 2013-02-25 2014-12-09 International Business Machines Corporation Silicon nitride gate encapsulation by implantation
FR3011382B1 (fr) * 2013-09-27 2019-03-29 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation d'un circuit integre
US9812336B2 (en) * 2013-10-29 2017-11-07 Globalfoundries Inc. FinFET semiconductor structures and methods of fabricating same
US9263349B2 (en) * 2013-11-08 2016-02-16 Globalfoundries Inc. Printing minimum width semiconductor features at non-minimum pitch and resulting device
US9064901B1 (en) * 2013-12-23 2015-06-23 International Business Machines Corporation Fin density control of multigate devices through sidewall image transfer processes
US9613954B2 (en) 2014-07-08 2017-04-04 International Business Machines Corporation Selective removal of semiconductor fins
US9793269B2 (en) 2014-08-07 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US9536739B2 (en) * 2014-10-28 2017-01-03 International Business Machines Corporation Self-cut sidewall image transfer process
US9515072B2 (en) * 2014-12-26 2016-12-06 Taiwan Semiconductor Manufacturing Company Ltd. FinFET structure and method for manufacturing thereof
KR102310080B1 (ko) 2015-03-02 2021-10-12 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US9397005B1 (en) * 2015-07-20 2016-07-19 International Business Machines Corporation Dual-material mandrel for epitaxial crystal growth on silicon
US9818873B2 (en) * 2015-10-09 2017-11-14 Globalfoundries Inc. Forming stressed epitaxial layers between gates separated by different pitches
US9583486B1 (en) 2015-11-19 2017-02-28 International Business Machines Corporation Stable work function for narrow-pitch devices
US9934985B2 (en) * 2015-11-30 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Critical dimension control for double patterning process
US10103241B2 (en) * 2017-03-07 2018-10-16 Nxp Usa, Inc. Multigate transistor
US10276680B2 (en) 2017-07-18 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Gate feature in FinFET device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229575A (ja) * 2002-02-04 2003-08-15 Hitachi Ltd 集積半導体装置及びその製造方法
WO2004019414A1 (en) * 2002-08-23 2004-03-04 Intel Corporation Tri-gate devices and methods of fabrication
JP2005116977A (ja) * 2003-10-10 2005-04-28 Sharp Corp 薄膜トランジスタおよびその製造方法
WO2005038931A1 (ja) * 2003-10-20 2005-04-28 Nec Corporation 半導体装置及び半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6063688A (en) 1997-09-29 2000-05-16 Intel Corporation Fabrication of deep submicron structures and quantum wire transistors using hard-mask transistor width definition
US6924178B2 (en) * 2003-12-08 2005-08-02 International Business Machines Corporation Oxide/nitride stacked in FinFET spacer process
JP2005243709A (ja) * 2004-02-24 2005-09-08 Toshiba Corp 半導体装置およびその製造方法
US7087471B2 (en) * 2004-03-15 2006-08-08 International Business Machines Corporation Locally thinned fins

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229575A (ja) * 2002-02-04 2003-08-15 Hitachi Ltd 集積半導体装置及びその製造方法
WO2004019414A1 (en) * 2002-08-23 2004-03-04 Intel Corporation Tri-gate devices and methods of fabrication
JP2005116977A (ja) * 2003-10-10 2005-04-28 Sharp Corp 薄膜トランジスタおよびその製造方法
WO2005038931A1 (ja) * 2003-10-20 2005-04-28 Nec Corporation 半導体装置及び半導体装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008544558A (ja) * 2005-06-30 2008-12-04 インテル・コーポレーション ナノ・スケール・チャネルトランジスタのためのブロックコンタクトアーキテクチャ
JP2013511852A (ja) * 2009-12-23 2013-04-04 インテル コーポレイション ＦｉｎＦＥＴとトライゲートデバイス用のラップアラウンド型コンタクト
WO2016080146A1 (ja) * 2014-11-20 2016-05-26 ソニー株式会社 半導体装置
JPWO2016080146A1 (ja) * 2014-11-20 2017-08-31 ソニー株式会社 半導体装置
US10049712B2 (en) 2014-11-20 2018-08-14 Sony Corporation Semiconductor device including volatile and non-volatile memory
JP2016162942A (ja) * 2015-03-03 2016-09-05 キヤノン株式会社 形成方法
JP2019521513A (ja) * 2016-06-30 2019-07-25 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ ラップアラウンドコンタクトを形成する方法および半導体デバイス
US10818682B2 (en) 2018-04-10 2020-10-27 Renesas Electronics Corporation Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US20070004117A1 (en) 2007-01-04
US20100081240A1 (en) 2010-04-01
US8138031B2 (en) 2012-03-20
US7608890B2 (en) 2009-10-27
JP4718908B2 (ja) 2011-07-06

Similar Documents

Publication Publication Date Title
JP4718908B2 (ja) 半導体装置および半導体装置の製造方法
US11450661B2 (en) Forming STI regions to separate semiconductor Fins
US9318581B1 (en) Forming wrap-around silicide contact on finFET
JP5555698B2 (ja) トレンチ分離を備えたフィン型半導体デバイスを形成する方法
TWI541874B (zh) 在塊體基底上形成之自動對準多閘極電晶體
TW202005031A (zh) 整合背側電源網格的半導體裝置及其相關的積體電路與製造方法
TWI745375B (zh) 接觸結構的製造方法與半導體裝置
TW202004988A (zh) 半導體結構及形成積體電路結構的方法
TWI556295B (zh) 金屬閘極及半導體結構之製造方法
US9425105B1 (en) Semiconductor device including self-aligned gate structure and improved gate spacer topography
TW202036662A (zh) 半導體裝置的形成方法
CN109727854B (zh) 半导体装置及其形成方法
US11532519B2 (en) Semiconductor device and method
TWI697985B (zh) 半導體裝置及其製造方法
TWI780640B (zh) 半導體裝置及其形成方法
JP2009260221A (ja) マルチゲート型電界効果トランジスタおよびその製造方法
TW202029340A (zh) 半導體裝置及其形成方法
TW202125708A (zh) 半導體裝置的製造方法
US11908695B2 (en) Replacement gate methods that include treating spacers to widen gate
TW201733015A (zh) 鰭狀場效電晶體及其製造方法
TWI700799B (zh) 導電結構、包含導電結構之佈局結構以及導電結構之製作方法
TWI744333B (zh) 半導體裝置及其製程
CN105762187B (zh) 半导体器件及其制造方法
JP2013045953A (ja) 半導体装置およびその製造方法
TWI511187B (zh) 製作具有本地接點之半導體裝置之方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110311

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110401

R151 Written notification of patent or utility model registration

Ref document number: 4718908

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250