JP2006303406A - 半導体装置の実装方法、半導体装置、及び半導体装置の実装構造 - Google Patents

半導体装置の実装方法、半導体装置、及び半導体装置の実装構造 Download PDF

Info

Publication number
JP2006303406A
JP2006303406A JP2005210056A JP2005210056A JP2006303406A JP 2006303406 A JP2006303406 A JP 2006303406A JP 2005210056 A JP2005210056 A JP 2005210056A JP 2005210056 A JP2005210056 A JP 2005210056A JP 2006303406 A JP2006303406 A JP 2006303406A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
bump
semiconductor chip
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005210056A
Other languages
English (en)
Other versions
JP4179312B2 (ja
Inventor
Nobuaki Hashimoto
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005210056A priority Critical patent/JP4179312B2/ja
Priority to US11/200,304 priority patent/US20060055036A1/en
Priority to TW094129427A priority patent/TWI287844B/zh
Priority to EP05019881A priority patent/EP1638140A2/en
Priority to KR1020050085747A priority patent/KR100693667B1/ko
Publication of JP2006303406A publication Critical patent/JP2006303406A/ja
Priority to US11/931,109 priority patent/US20080088015A1/en
Application granted granted Critical
Publication of JP4179312B2 publication Critical patent/JP4179312B2/ja
Priority to US12/842,080 priority patent/US8080447B2/en
Priority to US13/293,423 priority patent/US20120052634A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 実装信頼性が向上し、さらに高密度実装が可能となった、半導体装置の実装方法及び半導体装置の実装構造と、これに好適に用いられる半導体装置とを提供する。
【解決手段】 導電部８を有した基板７上に、バンプ３を有した半導体チップ２をフェースダウンボンディングする半導体装置の実装方法である。半導体チップ２のバンプ形成面に、感光性でかつ接着性を有する樹脂層５を形成する工程と、樹脂層５を露光し、さらに現像することで、バンプ３の直上部の樹脂を除去し、バンプ３の上面を露出させる工程と、樹脂層５からなる樹脂膜６を形成した半導体チップ２を基板７にフェースダウンボンディングし、樹脂膜６を接着剤として機能させることで半導体チップ２のバンプ３と基板７の導電部８とを電気的に導通させる工程と、を備えている。
【選択図】 図１

Description

本発明は、半導体チップを備えてなる半導体装置と、これをフェースダウンボンディングする半導体装置の実装方法、及び半導体装置の実装構造に関する。
半導体チップをフェースダウンボンディングする実装方法として、従来、異方性導電ペースト（ＡＣＰ）や異方性導電フィルム（ＡＣＦ））からなる異方性導電膜を用いたもの（例えば、特許文献１参照）、また、非導電性ペースト（ＮＣＰ）や非導電性フィルム（ＮＣＦ）からなる接着用絶縁性樹脂を用いたもの（例えば、特許文献２参照）が知られている。このような樹脂を接着剤として用いる実装方法では、半導体チップを基板に実装する際、予め基板側に前記樹脂、すなわち熱硬化性または光硬化性の樹脂を設けておく。そして、半導体チップを基板に載せ、さらに加熱加圧処理などを行うことにより、実装を行っている。
特開平０４−３２１７１号公報 特開平０４−８２２４１号公報
しかしながら、このように基板側に樹脂を設け、これを接着剤として用いる方法では、例えばペースト状の樹脂の場合に専用の塗布装置が、またフィルム状の樹脂の場合に専用の塗布装置がそれぞれ必要となり、したがってこのような専用装置が必要になることにより、実装コストが高くなるといった課題がある。
また、基板側に樹脂を設け、その上に半導体チップをフェースダウンボンディングする方式では、半導体チップのバンプが実装時に樹脂を掻き分け、側方に排出しながら基板上のランド（導電部）に接続するため、このランドと前記バンプとの間に必ず樹脂（接着剤）が残留してしまう。すると、ランドやバンプと残留した樹脂との間の熱膨張係数の差などから、ランドとバンプとの間が剥離するおそれが生じ、このため実装信頼性が低いといった課題がある。また、樹脂が残留することにより、ランドとバンプとの間の接続抵抗が大きくなるといった課題もある。
さらに、半導体チップをフェースダウンボンディングすると、基板上の樹脂（接着剤）が半導体チップに押されて側方にはみ出てしまうことから、半導体チップに隣接する他の部品をこの半導体チップの直近には配置することができず、結果として基板上にデッドスペースが生じてしまい、これが高密度実装を損なう一因となっている。
本発明は前記事情に鑑みてなされたもので、その目的とするところは、特に専用の装置を必要とすることなくフェースダウンボンディングが可能になり、またランドとバンプとの間の導通が確実になって実装信頼性が向上し、さらに基板上のデッドスペースが無くなって高密度実装が可能となった、半導体装置の実装方法及び半導体装置の実装構造と、これに好適に用いられる半導体装置とを提供することにある。
前記目的を達成するため本発明の半導体装置の実装方法は、導電部を有した基板上に、バンプを有した半導体チップをフェースダウンボンディングする半導体装置の実装方法において、
前記半導体チップのバンプ形成面に、感光性でかつ接着性を有する樹脂層を形成する工程と、
前記樹脂層を露光し、さらに現像することで、前記バンプの直上部の樹脂を除去し、バンプの上面を露出させる工程と、
前記樹脂層からなる樹脂膜を形成した半導体チップを前記基板にフェースダウンボンディングし、前記樹脂膜を接着剤として機能させることで前記半導体チップのバンプと前記基板の導電部とを電気的に導通させる工程と、を備えたことを特徴としている。
この半導体装置の実装方法によれば、半導体チップ側に、接着剤として機能する樹脂膜を形成しておくので、この樹脂膜を形成するための樹脂層については、例えばスピンコートなどの汎用装置による方法で形成することができ、したがって専用の装置が不要となることにより、実装コストの低減化が可能になる。
また、半導体チップのバンプの上面を露出させた状態で、基板に直接フェースダウンボンディングして基板の導電部に前記バンプを導通させるので、導電部とバンプとの間に樹脂が入り込むことがなく、したがって導電部とバンプとの間の剥離のおそれがなくなり、実装信頼性が向上するとともに、導電部とバンプとの間の接続抵抗も小さくなる。
さらに、接着性を有する樹脂膜を接着剤として機能させ、すなわち、樹脂膜を加熱溶融した後冷却して再度固化させ、あるいは熱硬化させることで、半導体チップをフェースダウンボンディングするので、フェースダウンボンディング時に、樹脂膜を構成する樹脂が半導体チップの側方にはみ出ることがほとんどなく、したがって基板上にデッドスペースがほとんど生じないことから、高密度実装が可能になる。
また、前記半導体装置の実装方法においては、前記樹脂は感光性でかつ熱可塑性の樹脂、あるいはその前駆体からなる樹脂であり、前記樹脂層を加熱処理することにより、該樹脂層を構成する樹脂を、熱可塑性樹脂からなる樹脂膜とする工程、を備えているのが好ましい。
このようにすれば、樹脂膜が良好に接着性を発現し、接着剤として良好に機能するようになる。
なお、この半導体装置の実装方法においては、前記感光性でかつ熱可塑性の樹脂、あるいはその前駆体からなる樹脂材料には、熱硬化性樹脂もしくはその一部成分が含まれているのが好ましい。
このようにすれば、絶縁膜の耐熱性が高まり、信頼性が向上する。
また、前記半導体装置の実装方法においては、前記樹脂層を、感光性熱硬化樹脂接着シートによって形成するようにしてもよい。
このようにすれば、例えばこの感光性熱硬化樹脂接着シートからなる樹脂層がそのまま接着性を有する樹脂膜となることなどにより、工程が簡略化して生産性が向上する。
また、前記半導体装置の実装方法においては、前記半導体チップがウエハに形成されていて個片化される前の状態にある場合に、前記バンプの直上部の樹脂を除去し、バンプの上面を露出させる工程においては、前記ウエハのダイシングラインの直上部の樹脂も同時に除去し、前記ダイシングラインを露出させるのが好ましい。
樹脂とシリコンからなるウエハとを一緒にダイシングするのは非常に難しいものの、このようにダイシングラインを露出させておけば、既存のダイシングソーなどによってウエハを従来通り容易にダイシングすることができる。
また、前記半導体装置の実装方法においては、前記半導体チップにマークが形成されている場合に、前記バンプの直上部の樹脂を除去し、バンプの上面を露出させる工程においては、前記半導体チップのマークの直上部の樹脂も同時に除去し、前記マークを露出させるのが好ましい。
半導体チップに、ダイシング用のマークやボンディング用のマークなど各種のマークが形成されている場合に、これらマークを露出させておくことで、通常の半導体チップと同様のハンドリングが可能になる。
また、前記半導体装置の実装方法においては、前記樹脂膜を形成した半導体チップを前記基板にフェースダウンボンディングし、前記半導体チップのバンプと前記基板の導電部とを電気的に導通させる工程においては、ろう材を介して前記バンプと前記導電部とを電気的に導通させるようにしてもよい。
このようにすれば、基板の導電部と半導体チップのバンプとが、樹脂膜の接着力、すなわち樹脂膜が溶融し硬化する際の収縮力によって互いに引き寄せられ、接続しているのに対し、ろう材を介して接合することで、より強固な接合が得られる。また、樹脂膜を溶融させる際の加熱によってろう材を溶融させ、その後樹脂膜を再度硬化させるときの冷却（自然冷却）によってそのままろう材を硬化させることができるので、工程上、ろう材を加えることによる処理上の負荷の増加がほとんどない。
本発明の半導体装置は、バンプを有した半導体チップを備えてなる半導体装置であって、
前記バンプの形成面に、前記バンプの上面を露出した状態で、接着性樹脂からなる樹脂膜が設けられていることを特徴としている。
この半導体装置によれば、接着性樹脂からなる樹脂膜を接着剤として機能させ、すなわち、樹脂膜を加熱溶融した後冷却して再度硬化させることで、半導体チップを基板上にフェースダウンボンディングすることができる。また、このとき、樹脂膜を構成する樹脂が半導体チップの側方にはみ出ることがほとんどないことから、基板上にデッドスペースがほとんど生じることがなく、したがってこの半導体装置を用いることで高密度実装が可能になる。
また、前記樹脂膜を形成するための樹脂層については、例えばスピンコートなどの汎用装置による方法で形成することができ、したがってこの半導体装置を用いることで実装に専用の装置が不要となり、よって実装コストの低減化が可能になる。
また、半導体チップのバンプの上面が露出しているので、基板に直接フェースダウンボンディングして基板の導電部に前記バンプを導通させることで、導電部とバンプとの間に樹脂が入り込むのを抑えることができる。その結果、導電部とバンプとの間の剥離を防止することができ、実装信頼性を向上することができるとともに、導電部とバンプとの間の接続抵抗も小さくすることができる。
また、前記半導体装置においては、前記接着性樹脂は熱可塑性樹脂であるのが好ましい。
このようにすれば、樹脂膜が良好に接着性を発現し、接着剤として良好に機能するようになる。
なお、この半導体装置においては、前記熱可塑性樹脂には、熱硬化性樹脂もしくはその一部成分が含まれているのが好ましい。
このようにすれば、絶縁膜の耐熱性が高まり、信頼性が向上する。
また、前記半導体装置においては、前記半導体チップがウエハに形成されていて個片化される前の状態にあり、前記樹脂膜が、前記ウエハのダイシングラインを露出させた状態で設けられていてもよい。
樹脂とシリコンからなるウエハとを一緒にダイシングするのは非常に難しいものの、このようにダイシングラインを露出させておけば、既存のダイシングソーなどによってウエハを従来通り容易にダイシングすることができる。
また、前記半導体装置においては、前記半導体チップにマークが形成されており、前記樹脂膜が、前記マークを露出させた状態で設けられていてもよい。
半導体チップに、ダイシング用のマークやボンディング用のマークなど各種のマークが形成されている場合に、これらマークを露出させておくことで、通常の半導体チップと同様のハンドリングが可能になる。
本発明の半導体装置の実装構造は、導電部を有した基板上に、バンプを有した半導体チップがフェースダウンボンディングされてなる半導体装置の実装構造において、
前記基板の導電部とチップのバンプとが、樹脂を介在することなく直接あるいは導電材料を介して間接的に接続していることを特徴としている。
この半導体装置の実装構造によれば、導電部とバンプとの間に樹脂が介在していないので、導電部とバンプとの間の剥離のおそれがなくなり、実装信頼性が向上するとともに、導電部とバンプとの間の接続抵抗も小さくなる。
また、前記半導体装置の実装構造においては、前記基板の導電部とチップのバンプ以外の前記半導体チップと前記基板の間には、樹脂が存在するのが好ましい。
このようにすれば、前記基板と半導体チップとが前記樹脂によって接着されているので、半導体チップが剥離してしまうなどのおそれのない、信頼性の高い実装構造となる。
本発明の別の半導体装置の実装構造は、前記半導体装置の実装方法によって形成されたことを特徴としている。
この半導体装置の実装構造によれば、前記半導体装置の実装方法によって形成されたことにより、前述したように専用の装置が不要となることで実装コストが低減化され、また、導電部とバンプとの間に樹脂が入り込むことがないことから実装信頼性が向上するとともに、導電部とバンプとの間の接続抵抗も小さくなり、さらに、樹脂膜を構成する樹脂が半導体チップの側方にはみ出ることがほとんどないことから、高密度実装が可能なものとなる。
以下、本発明を詳しく説明する。図１（ａ）〜（ｆ）は、本発明の半導体装置の実装方法の一実施形態を説明するための工程図である。
本実施形態では、まず、図１（ａ）に示すようにシリコン製のウエハ１を用意する。このウエハ１は、各種素子を形成してなる半導体チップ２を多数形成したもので、各半導体チップ２には、それぞれの能動面側にバンプ３が複数形成されている。バンプ３は、例えば電界メッキ法による金で形成され、あるいは無電界メッキ法によるニッケルと金との積層構造で形成されたもので、高さが、例えば５〜３０μｍ程度に形成された円柱状または角柱状のものである。この他に金ワイヤーをボール状に加工するワイヤーバンプや、ハンダで形成されたハンダバンプなど、公知の他のバンプを適用することができる。
ここで、このウエハ１は、もちろん各半導体チップ２を個片化する前のもので、各半導体チップ２間には、各半導体チップ２を個片化するために半導体チップの機能に関係する半導体素子の形成されていない領域であるダイシングライン４が形成されている。また、このウエハ１には、各半導体チップ２やその他の領域において、図示しないものの、ダイシング用のマークやボンディング用のマークなど各種のマークが形成されている。これらのマークは、半導体チップの回路形成に用いられているアルミや銅であることが多いが、これに限らず、視認できるものであればよい。
このようなウエハ１を用意したら、図１（ｂ）に示すようにこのウエハ１のバンプ３を形成した側の面に、感光性でかつ熱可塑性の樹脂、あるいはその前駆体からなる樹脂材料、もしくは感光性熱硬化樹脂接着シートを設けて樹脂層５を形成する。本実施形態では、感光性でかつ熱可塑性の樹脂材料を用いて樹脂層５を形成するものとする。この感光性でかつ熱可塑性の樹脂としては、例えばポリイミド樹脂を挙げることができる。このポリイミド樹脂を用いる場合、その使用形態としては、例えばこれを適宜な溶媒に溶解した状態で用いることができる。また、その前駆体としては、ポリアミック酸やアミドイミド等を挙げることができる。これらについても、その使用形態としては、適宜な溶媒に溶解した状態で使用することができる。ただし、このような樹脂材料については、その使用形態を液状でなくフィルム状としてもよく、その場合に、必要に応じて適宜な添加材を加えて前記樹脂材料を予めフィルム状またはシート状に成形しておくことで、使用に供することができる。
さらに、使用する樹脂層５の種類はフォトパターニングでき、その後接着性を有する樹脂であれば何でもよく、例えば、熱可塑性を有するエポキシ系樹脂、熱可塑性を有するＢＣＢ（ベンゾシクロブテン）、熱可塑性を有するアクリル系樹脂など他の公知の樹脂でもよい。また、耐熱性を向上させるために熱硬化性樹脂もしくはその一部成分が含まれていても良い。
また、本発明において、前記樹脂材料についての感光性とは、露光処理と現像処理とによるフォトリソグラフィー技術により、パターニングが可能であることを意味しており、ポジ型である場合とネガ型である場合との両方を含んで表現している。
前記樹脂材料の使用形態を液状とした場合には、このような樹脂あるいはその前駆体からなる樹脂材料を、スピンコート法、ロールコータ法、ディスペンス法等の公知の手法によってウエハ１（半導体チップ）のバンプ３を形成した側の面に塗布し、樹脂層５を形成する。また、フィルム状またはシート状とした場合には、単に貼着することによって樹脂層５を形成することができる。ここで、この樹脂層５の形成については、後述するように硬化後の樹脂膜の厚さが、バンプ３の厚さとほぼ同じになるようにする。したがって、このようにして樹脂層５を形成することにより、バンプ３は樹脂層５に覆われることになる。
なお、この樹脂層５は、特に樹脂材料が液状の形態であった場合にはその液分が自然乾燥により一部蒸発するものの、完全に３次元架橋し硬化した状態には至っておらず、樹脂材料がフィルム状またはシート状であった場合にも、単に貼着されただけなので硬化した状態には至っていない。
このような状態のもとで、マスク（図示せず）を用いてこの樹脂層５を適宜な光源（露光源）により、選択的に露光する。このとき、前述したように樹脂層５を構成する樹脂材料の樹脂分の感光性は、ポジ型であってもネガ型であってもよい。
ポジ型である場合には、バンプ３の直上部のみを選択的に光照射し、露光する。また、このとき、前記ダイシングライン４の直上部、さらにはダイシング用のマークやボンディング用のマークなど各種のマークの直上部についても同時に光照射し、露光する。そして、続いて現像処理を行うことにより、露光した部分の樹脂を選択的に除去し、図１（ｃ）に示すようにバンプ３の上面を露出させ、さらにはダイシングライン４および前記の各種マーク（図示せず）を露出させる。なお、このようにポジ型の樹脂を用いた場合、現像後除去されずに残った部分は、基本的には露光前の樹脂層５と同じ状態である。したがって、特に現像時にこの樹脂層５が液状であると支障がある場合などでは、予め乾燥等の仮硬化処理を行っておき、その後、前記の露光処理を行うようにしてもよい。
また、樹脂層５を構成する樹脂材料の樹脂分の感光性が、ネガ型である場合には、バンプ３の直上部以外を選択的に光照射して露光する。また、このとき、前記ダイシングライン４の直上部、さらにはダイシング用のマークやボンディング用のマークなど各種のマークの直上部についても、光照射を行うことなく、他の部分のみを選択的に光照射して露光する。そして、ポジ型である場合と同様に現像処理を行うことにより、非露光部分の樹脂を選択的に除去し、図１（ｃ）に示すようにバンプ３の上面を露出させ、さらにはダイシングライン４および前記の各種マーク（図示せず）を露出させる。なお、このようにネガ型の樹脂を用いた場合、この樹脂が露光によって露光部分が仮硬化するようなものであるときには、ポジ型の場合で示したような仮硬化処理を行う必要はない。ただし、露光による仮硬化が起こるか否かにかかわらず、ポジ型の場合で示したような仮硬化処理を行ってもよいのはもちろんである。
次いで、現像によって所望部分を除去した樹脂層５を加熱処理し完全に３次元架橋させ、該樹脂層５を構成する樹脂を、熱可塑性樹脂からなる樹脂膜６とする。すなわち、樹脂層５が感光性でかつ熱可塑性の樹脂からなっている場合には、加熱処理を行うことで、これを溶解している溶剤を蒸発させて除去し、主成分であった熱可塑性樹脂、例えばポリイミド樹脂の硬化体からなる樹脂膜６を形成する。一方、樹脂層５が例えばポリイミド樹脂の前駆体であるポリアミック酸やアミドイミド等からなっている場合には、ここでの加熱処理により、脱水縮合等の重合反応をなさせることで、例えばポリイミド樹脂の硬化体からなる樹脂膜６を形成する。したがって、この加熱処理での温度や時間等の条件については、樹脂層５の種類や形態等により、予め実験等を行うことで適宜に決定される。
このようにして形成された樹脂膜６は、熱可塑性であることから室温では硬化体となっており、その組成等によって決まる溶融開始温度を越えると、軟化し、溶融するようになっている。溶融することで、後述する被着体である基板表面に濡れ広がり、接着能が発現する。溶融開始温度については、前述したように選択した熱可塑性樹脂の成分組成やその重合度、添加剤等によって変わるが、例えば５０℃〜４００℃程度となるように材料を選択し、あるいは調整しておくのが好ましい。溶融開始温度が５０℃未満であると、後述するように半導体チップ２を基板に実装した後、この実装体が使用状態において過酷な高温下に晒されると、部分的に溶融して接着力が低下してバンプ３と基板の導電部との間で導通不良を生じるおそれがあるからである。また、４００℃を越えると、後述するように半導体チップ２を基板に実装する際、樹脂膜６を溶融させる加熱処理によって半導体チップ２の素子部分にダメージを与えてしまうおそれがあるからである。
このようにして、樹脂層５を熱可塑性樹脂の硬化体である樹脂膜６としたら、前記の露出させたダイシングライン４に沿ってダイシングを行い、図１（ｄ）に示すように各半導体チップ２を個片化する。このとき、樹脂とシリコン（ウエハ１）とを一緒にダイシングするのは非常に難しいものの、前述したように樹脂が除去されてダイシングライン４が露出していることにより、既存のダイシングソーなどによってウエハ１を従来通り容易にダイシングすることができる。また、ダイシングライン４が露出していて視認可能となっていることから、ダイシングに際しての位置合わせ等も従来通り容易になる。また、このとき、前述した各種マークのうちの、ダイシング用のマークを基準として用いることにより、ダイシングを容易にしかも精度良く行うことができる。前述したように、これらの認識に必要なマークは、樹脂膜を開口し除去しておくことができるため、これらは直接視認でき、それらを位置合わせの基準マークとすれば高精度な位置合わせすることができる。これらは、次の実装工程でも使用できる。
次いで、個片化された半導体チップ２を、図１（ｅ）に示すように予め用意しておいた基板７の上に配置し、位置あわせを行う。基板７は、ガラスやセラミックス、さらには樹脂製の硬質基板やフレキシブル基板など、種々のものが使用可能であるが、特に表面が平坦であるのが好ましく、したがってガラスやセラミックスなどが好適とされる。このような基板７には、予め実装する半導体チップ２のバンプ３の位置に対応してランド（導電部）８が形成されており、ランド８は配線８ａに接続した状態で形成されている。
したがって、半導体チップ２を基板７上に位置合わせする際には、半導体チップ２のバンプ３を、前記ランド８に当接するようにして行う。その際、前述したように露出させた各種マークのうちのボンディング用のマークを用いることにより、位置合わせを容易にかつ精度よく行うことができる。このようにして位置合わせを行い、基板７上に半導体チップ２を載置したら、これら基板７と半導体チップ２とをボンディングツールによって加熱加圧する。なお、ボンディングツールは、基板７等を載置するステージ（図示せず）と、図１（ｆ）に示す加圧加熱体９とからなっている。
このようなボンディングツールを用いてフェースダウンボンディングを行うには、位置合わせした基板７と半導体チップ２とをステージ上に載置し、その状態で半導体チップ２側を加圧加熱体９で押圧することで行う。なお、基板７に対する半導体チップ２の位置合わせを、前記ステージ上で行うようにしてもよい。ここで、前記ステージにヒータ等の加熱手段を設けておき、基板７側からも熱伝導により前記の樹脂膜６を加熱するようにしてもよい。また、加圧加熱体９は、その内部、または表面部にヒータ等の加熱手段を備えたもので、エアーシリンダや油圧シリンダ等に接続されて昇降可能とされ、これにより下降することで加圧力を発揮するようになっている。
このような構成のもとに加圧加熱体９は、ステージ（図示せず）上に載置された基板７および半導体チップ２をステージとともに挟持し、その状態で半導体チップ２側を予め設定された適宜な圧力で加圧する。また、このとき、ステージおよび加圧加熱体９の加熱手段については、樹脂膜６が溶融し軟化する温度に加熱できる状態としておく。すなわち、前述したように樹脂膜６は予め溶融開始温度が決まっていることから、この溶融開始温度より高い温度となるように加熱手段を設定しておく。ただし、加圧加熱体９による加圧を開始した後、前記加熱手段による加熱を開始するようにしてもよいのはもちろんである。この時、ステージ表面、加圧加熱体の平行度、及び平坦度を厳密に管理することが重要である。
このようにして加熱加圧を行うと、半導体チップ２のバンプ３形成面に形成された樹脂膜６は、前記の各加熱手段からの熱伝導によって加熱され、溶融軟化する。その間、半導体チップ２は加圧加熱体９によって加圧されていることから、バンプ３は基板７のランド８に当接してこれを押圧する状態に保持されている。そして、予め設定した時間加熱加圧処理を行ったら、加圧加熱体９による加圧はそのままに保持した状態で、この加圧加熱体９による加熱、さらにステージからの加熱を停止し、半導体チップ２を自然冷却させる。なお、加圧加熱体９やステージに冷却手段を設けておき、加熱停止後、この冷却手段による冷却を行うことで、半導体チップ２に対する冷却を速めるようにしてもよい。
このようにして半導体チップ２への加熱を停止し、冷却を行うと、前記樹脂膜６は溶融した状態から再度固化する。このとき、樹脂膜６は溶融した状態から固化する際に基板表面に濡れ広がり接着力を発現し、半導体チップ２に対しての接着はもちろん、基板７に対して接着し、結果として基板７に対して半導体チップ２を接着させる、すなわち固着するようになる。すると、樹脂膜６は溶融した後、再度固化した際に収縮することから、この収縮力によって基板７と半導体チップ２とを互いに引き寄せるように作用する。したがって、基板７のランド８と半導体チップ２のバンプ３とは、前記の収縮力によって密着した状態に接合し、電気的導通が良好に確保されたものとなる。この際、バンプ３とランド８の間には、絶縁膜である樹脂膜６が存在しないので、バンプ３とランド８は弱く押し付けられるだけで容易に電気的な接続が得られ、かつ実装後においても良好な電気的接続が維持されつづける。この点が従来の樹脂を用いた接合と大きく異なる本発明の特徴となっている。
その後、加圧加熱体９を上昇させ、ステージ上から基板７を移動させ、図２に示すように基板７上に半導体チップ２を実装してなる半導体装置の実装体（実装構造）１０を得る。
このような基板７への半導体チップ２の実装方法、すなわち半導体装置の実装方法にあっては、半導体チップ２側に、接着剤として機能する樹脂膜６を形成しておくので、この樹脂膜６を形成するための樹脂層５については、例えばスピンコートなどの汎用装置による方法で形成することができ、したがって専用の装置が不要となることにより、実装コストの低減化を図ることができる。
また、半導体チップ２のバンプ３の上面を露出させた状態で、基板７に直接フェースダウンボンディングして基板７のランド８に前記バンプ３を導通させるので、ランド８とバンプ３との間に樹脂が入り込むことがなく、したがってランド８とバンプ３との間の剥離のおそれがなくなり、実装信頼性が向上するとともに、ランド８とバンプ３との間の接続抵抗も小さくなる。半導体チップと基板間で接着に寄与している樹脂は、いわゆるアンダーフィルとして機能しつづけ、半導体チップと基板の熱膨張差を吸収し、装置全体の信頼性向上に寄与する。このように、電気的な接続と同時にアンダーフィル工程も同時に達成することができる。この点も従来のハンダ接続工法によるフリップ実装に比較すると、工程の簡略化が達成された本発明の特徴のある工程になる。
さらに、熱可塑性樹脂からなる樹脂膜６を接着剤として機能させることにより、半導体チップ２をフェースダウンボンディングするので、フェースダウンボンディング時に、樹脂膜６を構成する樹脂が半導体チップ２の側方にはみ出ることがほとんどなく（もともと、樹脂膜６は半導体チップサイズ以下であるし、熱可塑性膜のためにＴｇ点以上でも軟化流動量が少なく、側方にはみ出る接着剤体積も接着剤の厚さと面積をフォトリソプロセスで十分にコントロールできるので）、したがって基板７上にデッドスペースがほとんど生じないことから、隣接する部品との距離を縮めることができるので、高密度実装を可能にすることができる。
また、実装工程中、従来のように異方性導電ペースト（ＡＣＰ）や異方性導電フィルム（ＡＣＦ）、または非導電性ペースト（ＮＣＰ）や非導電性フィルム（ＮＣＦ）を用いないので、これら接着剤が不要になるとともに、これら接着剤の配置工程も不要になり、したがって実装工程についてのコストダウンを可能にすることができる。また、ＡＣＦ等の接着剤に起因する不良をなくすことができるとともに、ＡＣＦ等を用いた場合に比べ、ランド８とバンプ３との間の接続抵抗を低く抑えることができる。すなわち、ＡＣＦ等を用いた場合、ランド８とバンプ３とが導電性微粒子を介して接続することにより、導電性微粒子の抵抗分、接続抵抗が大きくなってしまうものの、このような導電性微粒子が介在しないことにより、抵抗上昇を抑えることができる。
また、このようにして形成された樹脂膜６が付いた半導体チップ２を基板７にフェースダウンボンディングする工程では、特に新規な実装装置や実装プロセスを必要とせず、従来の実装装置や実装プロセスをそのまま用いることができることから、新規投資が不要となり、したがってコストアップを回避することができる。
また、バンプ３を形成するプロセスを従来通りそのまま採用することができ、さらに、ウエハ１のダイシングや半導体チップ２の検査も従来通りに行うことができる。
また、このようにして得られた実装体（実装構造）１０にあっては、前述したように専用の装置が不要となることで実装コストが低減化され、また、樹脂膜６を構成する樹脂が半導体チップ２の側方にはみ出ることがほとんどないことから、高密度実装が可能なものとなる。さらに、ランド８とバンプ３との間に樹脂が介在していないので、ランド８とバンプ３との間の剥離のおそれがなくなり、実装信頼性が向上するとともに、ランド８とバンプとの間の接続抵抗、例えば初期的抵抗値なども小さくなる。
なお、前記の樹脂膜６については、基板７の熱膨張係数に近い熱膨張係数を有しているのが好ましく、このような熱膨張係数であることにより、熱膨張係数の差に起因する基板７からの半導体チップ２の剥離を防止し、実装信頼性を高めることができる。
また、前記実施形態では、基板７への半導体チップ２の実装、およびランド８とバンプ３との接続（電気的導通）を樹脂膜６によって行ったが、本発明はこれに限定されることなく、例えば鉛フリーハンダなどのろう材（軟ろう材）を用い、これをランド８とバンプ３との介在させるようにしてもよい。
すなわち、前記樹脂膜６を形成した半導体チップ２を前記基板７にフェースダウンボンディングし、半導体チップ２のバンプ３と基板７のランド８とを電気的に導通させる際、鉛フリーハンダなどのろう材を予めランド８およびバンプ３の少なくとも一方に設けておくことにより、ろう材を介してバンプ３とランド８とを電気的に導通させるようにしてもよい。
図１（ａ）〜（ｆ）に示した実施形態では、基板７のランド８と半導体チップ２のバンプ３とが、樹脂膜６の接着力、すなわち樹脂膜６が溶融し硬化する際の収縮力によって互いに引き寄せられ、圧接状態で接続しているのに対し、ろう材を介して接合する本例では、より強固な接合（金属接合）が得られる。また、樹脂膜６を溶融させる際の加熱によってろう材を溶融させ、その後樹脂膜６を再度硬化させるときの冷却（自然冷却）によってそのままろう材を硬化させることができるので、工程上、ろう材を加えることによる処理上の負荷がほとんど増加さず、したがって生産性の低下やコストアップを回避して前記効果を得ることができる。
なお、前記ろう材としては、樹脂膜６の溶融温度以下で溶融するような金属、例えばビスマス系のものやインジウム系のものなど、比較的その融点が低いものを用いるのが好ましく、特に融点が樹脂膜６の溶融開始温度に近いものを用いるのが、前記の加熱による溶融、および再硬化処理をより簡略化させることができ、好ましい。また、前記ろう材としては、バンプに金、基板のランドに錫メッキしたものを用いたり、バンプに金、基板のランドにも金メッキしたもの（金−金接合）を用いたり、金−ＩＴＯ（インジウム・スズ酸化物）接合を使用する形態のものであってもよい。樹脂膜６の溶融温度以下で溶融するような金属が用いられない上述のような場合は、プラズマによる表面活性化接合技術や、超音波接合技術を併用しても良い。これは、バンプと基板のランドの接合に留まらず、樹脂膜と基板表面の接着性を向上させる手段としても有効である。
また、特に図１（ｃ）に示したウエハ１、すなわち図３に示すように本発明における半導体装置１１にあっては、前述したように樹脂膜６が、前記ウエハ１のダイシングラインを露出させた状態で設けられているので、既存のダイシングソーなどによってウエハ１を従来通り容易にダイシングすることができる。前述したように、これらの認識に必要なマークは、樹脂膜を開口し除去しておくことができるため、これらは直接視認でき、それらを位置合わせの基準マークとすれば高精度な位置合わせすることができる。これらは、次の実装工程でも使用できる。
また、図１（ｄ）に示した個片化後の半導体チップ２、すなわち図４に示すように本発明における半導体装置１２にあっては、前述したように熱可塑性樹脂からなる樹脂膜６を接着剤として機能させ、すなわち、樹脂膜６を加熱溶融した後冷却して再度硬化させることで、半導体チップ２を基板７上にフェースダウンボンディングすることができる。また、このとき、樹脂膜６を構成する樹脂が半導体チップ２の側方にはみ出ることがほとんどないことから、基板７上にデッドスペースがほとんど生じることがなく、したがってこの半導体装置１２を用いることで高密度実装を可能にすることができる。
また、前記樹脂膜６を形成するための樹脂層５については、例えばスピンコートなどの汎用装置による方法で形成することができ、したがってこの半導体装置１２を用いることで実装に専用の装置が不要となり、よって実装コストの低減化を図ることができる。
また、半導体チップ２のバンプ３の上面が露出しているので、基板７に直接フェースダウンボンディングして基板７のランド８に前記バンプ３を導通させることで、ランド８とバンプ３との間に樹脂が入り込むのを抑えることができる。その結果、ランド８とバンプ３との間の剥離を防止することができ、実装信頼性を向上することができるとともに、ランド８とバンプ３との間の接続抵抗も小さくすることができる。
なお、この半導体装置１２においては、特に半導体チップ２にマークが形成されている場合に、前記樹脂膜６が、前記マークを露出させた状態で設けられているのが好ましい。
半導体チップ２に、ダイシング用のマークやボンディング用のマークなど各種のマークが形成されている場合に、これらマークを露出させておくことで、通常の半導体チップ２と同様にハンドリングを行うことができ、したがってその取り扱いを容易にすることができる。
また、この半導体装置１２において、前記樹脂膜６の厚さ（高さ）については、前述したようにバンプ３の高さとほぼ同じとされる。バンプ３より僅かに厚い（高い）場合には、この半導体装置１２（半導体チップ２）を基板７上に実装した際、樹脂膜６の接着面に存在していた気泡が確実に排出されるようになり、したがって基板７と樹脂膜６との間がより良好に接着し、実装の信頼性が向上する。
また、バンプ３より僅かに薄い（低い）場合には、バンプ３が樹脂膜６から十分に露出するようになり、したがって実装時に、バンプ３の周囲の樹脂膜６がバンプ３とランド８との間に入り込んでしまうといった不都合が確実に防止され、これによりバンプ３とランド８との間の電気的導通がより確かになるとともに、これらの間の電気抵抗の上昇も確実に抑えられる。なお、特に基板７として樹脂等によるフレキシブル基板を採用した場合には、加圧加熱時に基板７がある程度撓んでしまうことから、このようにバンプ３を十分に露出させておくことで、バンプ３とランド８との間の電気的導通をより確かにしておくのが好ましい。
また、前記樹脂膜６の厚さ（高さ）を、バンプ３の高さに一致させた場合には、前記の僅かに高くした場合の効果と、僅かに低くした場合の効果とを、共に期待することができる。どちらを選択するかは、どの特性を重視するかで決定すればよい。
なお、本発明は前記実施形態に限定されることなく、本発明の要旨を逸脱しない限り種々の変更が可能である。例えば、前記実施形態では感光性でかつ熱可塑性の樹脂材料を用いて樹脂層５を形成したが、これに代えて、感光性熱硬化樹脂接着シートを用いて樹脂層５を形成するようにしてもよい。この感光性熱硬化樹脂接着シートは、チップに対し低温（例えば５０〜１００℃の範囲内）で貼着が可能であり、また感光性であることからフォトリソグラフィー技術によってパターニングが可能であり、さらにパターニング後、接着性を有するとともに熱硬化性も有するものである。
このような感光性熱硬化樹脂接着シートを用いて樹脂層５を形成するには、図５（ａ）に示すようにシリコン製のウエハ１を用意し、続いてこのウエハ１のバンプ３を形成した側の面に、図５（ｂ）に示すように感光性熱硬化樹脂接着シート２０を、熱ロールラミネータ等を用いて貼着する。ここで、この感光性熱硬化樹脂接着シート２０は、一方の面が剥離シート（図示せず）によって覆われたもので、他方の面がウエハ１に貼着された後、剥離シートが除去されることで樹脂層５とされる。ここで、この樹脂層５は、単に貼着されただけであるので硬化した状態には至っていない。
このようにして感光性熱硬化樹脂接着シート２０によって樹脂層５を形成したら、図１に示した場合と同様して、マスク（図示せず）を用いて適宜な光源（露光源）により選択的に露光する。このようにして露光を行ったら、必要に応じて予備加熱を行い、仮硬化させた後、メチルエチルケトン（ＭＥＫ）などによって現像を行い、図５（ｃ）に示すようにバンプ３の上面を露出させ、さらにはダイシングライン４および各種マーク（図示せず）を露出させる。なお、この感光性熱硬化樹脂接着シート２０を用いた例では、現像後に得られたパターニング後の樹脂層５が、本発明における接着性を有する樹脂膜６となる。
以下、図１に示した場合と同様にして、前記樹脂膜６を用い、これを接着剤として機能させることにより、個片化後の半導体チップ２を基板７上にフェースダウンボンディングする。具体的には、前述したボンディングツールによって例えば１５０℃で１時間程度加熱加圧することにより、前記樹脂膜（感光性熱硬化樹脂接着シート２０）６を熱硬化させる。
このように、感光性熱硬化樹脂接着シート２０を用いて樹脂層５を形成すれば、これがそのまま接着性を有する樹脂膜６となることなどにより、図１に示した例に比べ工程を簡略化することができる。
（ａ）〜（ｆ）は本発明の半導体装置の実装方法の工程説明図である。 本発明における半導体装置の実装構造の概略構成図である。 本発明における半導体装置の概略構成図である。 本発明における半導体装置の概略構成図である。 （ａ）〜（ｃ）は本発明の実装方法の変形例を説明するための図である。
符号の説明
１…ウエハ、２…半導体チップ、３…バンプ、４…ダイシングライン、５…樹脂層、
６…樹脂膜、７…基板、８…ランド（導電部）、９…加圧加熱体、
１０…実装体（実装構造）、１１…半導体装置、１２…半導体装置、２０…感光性熱硬化樹脂接着シート

Claims (15)

  1. 導電部を有した基板上に、バンプを有した半導体チップをフェースダウンボンディングする半導体装置の実装方法において、
    前記半導体チップのバンプ形成面に、感光性でかつ接着性を有する樹脂層を形成する工程と、
    前記樹脂層を露光し、さらに現像することで、前記バンプの直上部の樹脂を除去し、バンプの上面を露出させる工程と、
    前記樹脂層からなる樹脂膜を形成した半導体チップを前記基板にフェースダウンボンディングし、前記樹脂膜を接着剤として機能させることで前記半導体チップのバンプと前記基板の導電部とを電気的に導通させる工程と、を備えたことを特徴とする半導体装置の実装方法。
  2. 前記樹脂は感光性でかつ熱可塑性の樹脂、あるいはその前駆体からなる樹脂であり、
    前記樹脂層を加熱処理することにより、該樹脂層を構成する樹脂を、熱可塑性樹脂からなる樹脂膜とする工程、を備えたことを特徴とする請求項１に記載の半導体装置の実装方法。
  3. 前記感光性でかつ熱可塑性の樹脂、あるいはその前駆体からなる樹脂材料には、熱硬化性樹脂もしくはその一部成分が含まれていることを特徴とする請求項２に記載の半導体装置の実装方法。
  4. 前記樹脂層を、感光性熱硬化樹脂接着シートによって形成することを特徴とする請求項１記載の半導体装置の実装方法。
  5. 前記半導体チップがウエハに形成されていて個片化される前の状態にある場合に、前記バンプの直上部の樹脂を除去し、バンプの上面を露出させる工程においては、前記ウエハのダイシングラインの直上部の樹脂も同時に除去し、前記ダイシングラインを露出させることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置の実装方法。
  6. 前記半導体チップにマークが形成されている場合に、前記バンプの直上部の樹脂を除去し、バンプの上面を露出させる工程においては、前記半導体チップのマークの直上部の樹脂も同時に除去し、前記マークを露出させることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置の実装方法。
  7. 前記樹脂膜を形成した半導体チップを前記基板にフェースダウンボンディングし、前記半導体チップのバンプと前記基板の導電部とを電気的に導通させる工程においては、ろう材を介して前記バンプと前記導電部とを電気的に導通させることを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置の実装方法。
  8. バンプを有した半導体チップを備えてなる半導体装置であって、
    前記バンプの形成面に、前記バンプの上面を露出した状態で、接着性樹脂からなる樹脂膜が設けられていることを特徴とする半導体装置。
  9. 前記接着性樹脂は熱可塑性樹脂であることを特徴とする請求項８に記載の半導体装置。
  10. 前記熱可塑性樹脂には、熱硬化性樹脂もしくはその一部成分が含まれていることを特徴とする請求項９に記載の半導体装置。
  11. 前記半導体チップがウエハに形成されていて個片化される前の状態にあり、前記樹脂膜が、前記ウエハのダイシングラインを露出させた状態で設けられていることを特徴とする請求項８乃至１０のいずれか一項に記載の半導体装置。
  12. 前記半導体チップにマークが形成されており、前記樹脂膜が、前記マークを露出させた状態で設けられていることを特徴とする請求項８乃至１１のいずれか一項に記載の半導体装置。
  13. 導電部を有した基板上に、バンプを有した半導体チップがフェースダウンボンディングされてなる半導体装置の実装構造において、
    前記基板の導電部とチップのバンプとが、樹脂を介在することなく直接あるいは導電材料を介して間接的に接続していることを特徴とする半導体装置の実装構造。
  14. 前記基板の導電部とチップのバンプ以外の前記半導体チップと前記基板の間には、樹脂が存在することを特徴とする請求項１３に記載の半導体装置の実装構造。
  15. 請求項１乃至７のいずれか一項に記載された半導体装置の実装方法によって形成されたことを特徴とする半導体装置の実装構造。
JP2005210056A 2004-09-15 2005-07-20 半導体装置の実装方法、半導体装置 Expired - Fee Related JP4179312B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2005210056A JP4179312B2 (ja) 2004-09-15 2005-07-20 半導体装置の実装方法、半導体装置
US11/200,304 US20060055036A1 (en) 2004-09-15 2005-08-09 Method of manufacturing semiconductor device, semiconductor device, and mounting structure of semiconductor device
TW094129427A TWI287844B (en) 2004-09-15 2005-08-29 Method of manufacturing semiconductor device, semiconductor device, and mounting structure of semiconductor device
EP05019881A EP1638140A2 (en) 2004-09-15 2005-09-13 Method of manufacturing semiconductor device, semiconductor device, and mounting structure of semiconductor device
KR1020050085747A KR100693667B1 (ko) 2004-09-15 2005-09-14 반도체 장치의 실장 방법, 반도체 장치 및 반도체 장치의실장 구조
US11/931,109 US20080088015A1 (en) 2004-09-15 2007-10-31 Method of manufacturing semiconductor device, semiconductor device, and mounting structure of semiconductor device
US12/842,080 US8080447B2 (en) 2004-09-15 2010-07-23 Method of manufacturing semiconductor device including exposing a dicing line on a wafer
US13/293,423 US20120052634A1 (en) 2004-09-15 2011-11-10 Method of manufacturing semiconductor device including exposing a dicing line on a wafer

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004268116 2004-09-15
JP2005088713 2005-03-25
JP2005210056A JP4179312B2 (ja) 2004-09-15 2005-07-20 半導体装置の実装方法、半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008179222A Division JP2008252132A (ja) 2004-09-15 2008-07-09 半導体装置の実装方法

Publications (2)

Publication Number Publication Date
JP2006303406A true JP2006303406A (ja) 2006-11-02
JP4179312B2 JP4179312B2 (ja) 2008-11-12

Family

ID=35124709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005210056A Expired - Fee Related JP4179312B2 (ja) 2004-09-15 2005-07-20 半導体装置の実装方法、半導体装置

Country Status (5)

Country Link
US (4) US20060055036A1 (ja)
EP (1) EP1638140A2 (ja)
JP (1) JP4179312B2 (ja)
KR (1) KR100693667B1 (ja)
TW (1) TWI287844B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147510A (ja) * 2006-12-12 2008-06-26 Hitachi Chem Co Ltd フリップチップ実装方法
JP2009141017A (ja) * 2007-12-04 2009-06-25 Hitachi Chem Co Ltd 半導体装置及びその製造方法
JPWO2012165321A1 (ja) * 2011-05-27 2015-02-23 コニカミノルタ株式会社 インクジェットヘッドの製造方法、インクジェットヘッド、部材間通電構造の製造方法及び部材間通電構造
JPWO2013027718A1 (ja) * 2011-08-23 2015-03-19 株式会社フジクラ 部品実装プリント基板及びその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100715858B1 (ko) * 2006-05-11 2007-05-11 한국과학기술원 패턴된 전도접착제가 형성된 웨이퍼레벨 패키지 제작 방법및 이를 이용한 이미지 센서 모듈(ｉｓｍ)
JP2009088407A (ja) * 2007-10-02 2009-04-23 Panasonic Corp 固体撮像装置およびその製造方法
JPWO2011064971A1 (ja) * 2009-11-27 2013-04-11 住友ベークライト株式会社 電子装置の製造方法、電子装置、電子装置パッケージの製造方法、電子装置パッケージ
KR101526278B1 (ko) * 2012-12-21 2015-06-05 제일모직주식회사 경화 필름과 도전 필름을 포함하는 분리형 이방 도전성 필름
TWI761317B (zh) * 2015-11-04 2022-04-21 日商琳得科股份有限公司 熱固化性樹脂膜、第一保護膜形成用片以及第一保護膜的形成方法
CN107086204B (zh) 2016-02-16 2019-08-13 华邦电子股份有限公司 电子元件封装体及其制造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3119479B2 (ja) 1990-05-25 2000-12-18 株式会社東芝 電子装置の製造方法
JP2502794B2 (ja) 1990-07-24 1996-05-29 松下電器産業株式会社 半導体装置
JPH04176137A (ja) 1990-11-07 1992-06-23 Matsushita Electric Ind Co Ltd 半導体装置の実装方法
JP2940269B2 (ja) * 1990-12-26 1999-08-25 日本電気株式会社 集積回路素子の接続方法
US5318651A (en) * 1991-11-27 1994-06-07 Nec Corporation Method of bonding circuit boards
JP2875438B2 (ja) * 1992-09-24 1999-03-31 日本ペイント株式会社 熱可塑性樹脂製品の表面処理方法
JP3376203B2 (ja) * 1996-02-28 2003-02-10 株式会社東芝 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
JP3596572B2 (ja) 1996-04-10 2004-12-02 日立化成工業株式会社 基板の接続方法
JPH1027971A (ja) * 1996-07-10 1998-01-27 Nec Corp 有機薄膜多層配線基板の切断方法
JP2924830B2 (ja) * 1996-11-15 1999-07-26 日本電気株式会社 半導体装置及びその製造方法
JPH1140522A (ja) * 1997-07-17 1999-02-12 Rohm Co Ltd 半導体ウエハの製造方法、この方法により作製された半導体ウエハ、半導体チップの製造方法、およびこの方法により製造された半導体チップ、ならびにこの半導体チップを備えたｉｃカード
US6177731B1 (en) * 1998-01-19 2001-01-23 Citizen Watch Co., Ltd. Semiconductor package
JPH11288971A (ja) 1998-02-05 1999-10-19 Fujifilm Olin Co Ltd フィリップチップ実装工法
JP3497722B2 (ja) * 1998-02-27 2004-02-16 富士通株式会社 半導体装置及びその製造方法及びその搬送トレイ
JP3339422B2 (ja) 1998-04-20 2002-10-28 ソニーケミカル株式会社 配線基板及びその製造方法
JP3362370B2 (ja) 1998-05-14 2003-01-07 住友ベークライト株式会社 導電性ボール配列シートおよび導電性ボール配列シート製造装置
JP3065309B1 (ja) * 1999-03-11 2000-07-17 沖電気工業株式会社 半導体装置の製造方法
JP3883094B2 (ja) 1999-05-28 2007-02-21 富士通株式会社 ヘッドｉｃチップの製造方法
JP4015787B2 (ja) 1999-09-03 2007-11-28 松下電器産業株式会社 半導体装置の製造方法
JP4438973B2 (ja) * 2000-05-23 2010-03-24 アムコア テクノロジー，インコーポレイテッド シート状樹脂組成物及びそれを用いた半導体装置の製造方法
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
US6794751B2 (en) * 2001-06-29 2004-09-21 Intel Corporation Multi-purpose planarizing/back-grind/pre-underfill arrangements for bumped wafers and dies
JP3866591B2 (ja) * 2001-10-29 2007-01-10 富士通株式会社 電極間接続構造体の形成方法および電極間接続構造体
JP2003243448A (ja) * 2002-02-18 2003-08-29 Seiko Epson Corp 半導体装置及びその製造方法並びに電子機器
JP3609076B2 (ja) 2002-03-12 2005-01-12 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
US6919646B2 (en) * 2002-03-12 2005-07-19 Nec Electronics Corporation Semiconductor device with contacting electrodes
JP2004200195A (ja) 2002-12-16 2004-07-15 Seiko Epson Corp 半導体装置および半導体装置の製造方法
US20050028361A1 (en) * 2003-08-07 2005-02-10 Indium Corporation Of America Integrated underfill process for bumped chip assembly

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147510A (ja) * 2006-12-12 2008-06-26 Hitachi Chem Co Ltd フリップチップ実装方法
JP2009141017A (ja) * 2007-12-04 2009-06-25 Hitachi Chem Co Ltd 半導体装置及びその製造方法
JPWO2012165321A1 (ja) * 2011-05-27 2015-02-23 コニカミノルタ株式会社 インクジェットヘッドの製造方法、インクジェットヘッド、部材間通電構造の製造方法及び部材間通電構造
JPWO2013027718A1 (ja) * 2011-08-23 2015-03-19 株式会社フジクラ 部品実装プリント基板及びその製造方法

Also Published As

Publication number Publication date
KR100693667B1 (ko) 2007-03-09
KR20060051290A (ko) 2006-05-19
JP4179312B2 (ja) 2008-11-12
US20060055036A1 (en) 2006-03-16
TW200614403A (en) 2006-05-01
US20080088015A1 (en) 2008-04-17
EP1638140A2 (en) 2006-03-22
US20100304533A1 (en) 2010-12-02
US8080447B2 (en) 2011-12-20
TWI287844B (en) 2007-10-01
US20120052634A1 (en) 2012-03-01

Similar Documents

Publication Publication Date Title
JP4179312B2 (ja) 半導体装置の実装方法、半導体装置
JP5257499B2 (ja) 接着フィルム
US7820487B2 (en) Manufacturing method of semiconductor device
US20070020815A1 (en) Process for exposing solder bumps on an underfill coated semiconductor
JP2011181822A (ja) 半導体装置の製造方法
WO2005036633A1 (ja) 電子部材の製造方法、及び、接着材付ｉｃチップ
JP2012004603A (ja) 半導体装置の実装構造、半導体装置の実装方法及び基板
JP2011253939A (ja) ウエハのダイシング方法、接続方法及び接続構造体
JP4515129B2 (ja) 半導体装置の製造方法
JP2012124244A (ja) 半導体素子の実装方法、及び実装体
JP2007294575A (ja) 半導体装置の製造方法
CN100447971C (zh) 半导体装置的安装方法、半导体装置及其安装结构
JP2011023407A (ja) 半導体装置及び半導体装置の製造方法
JP2002124527A (ja) チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
JP2007251197A (ja) 半導体装置の製造方法
JP3430096B2 (ja) 半導体装置の実装方法
JPWO2020085382A1 (ja) 半導体パッケージ用配線基板、および半導体パッケージ用配線基板の製造方法
TWI751483B (zh) 半導體封裝之製造方法
JP6343980B2 (ja) 半導体デバイスの製造方法
JP3910852B2 (ja) プリント配線基板の加工方法及びプリント配線基板
JP2011082404A (ja) 半導体装置の製造方法
JP2003297977A (ja) 電子部品の製造方法
JP4214127B2 (ja) フリップチップ実装方法
CN112154537A (zh) 用于制造半导体封装的方法
JP2014107321A (ja) 接着層付き基板の製造方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071211

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080818

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees