JP3609076B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP3609076B2
JP3609076B2 JP2003064525A JP2003064525A JP3609076B2 JP 3609076 B2 JP3609076 B2 JP 3609076B2 JP 2003064525 A JP2003064525 A JP 2003064525A JP 2003064525 A JP2003064525 A JP 2003064525A JP 3609076 B2 JP3609076 B2 JP 3609076B2
Authority
JP
Japan
Prior art keywords
thermoplastic resin
resin
component
thermosetting resin
thermosetting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003064525A
Other languages
English (en)
Other versions
JP2003338525A (ja
Inventor
利枝佳 大内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2003064525A priority Critical patent/JP3609076B2/ja
Publication of JP2003338525A publication Critical patent/JP2003338525A/ja
Application granted granted Critical
Publication of JP3609076B2 publication Critical patent/JP3609076B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83885—Combinations of two or more hardening methods provided for in at least two different groups from H01L2224/83855 - H01L2224/8388, e.g. for hybrid thermoplastic-thermosetting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、構成部材間を接着・封止用絶縁性樹脂により接続する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
図５は、一例として特許文献１に開示されている従来の半導体装置の実装工程を示す断面図である。まず、配線基板１７と半導体素子１１を搭載機に供給し、図５（ａ）に示すように、セラミック，ガラス，ガラスエポキシ等よりなる配線基板１７の、配線パターン１６を有する側の面に、接着・封止用絶縁性樹脂（以下、封止樹脂という）１３を塗布する。
【０００３】
ここで、配線パターン１６は、Ｃｒ−Ａｕ，Ａｌ，Ｃｕ，ＩＴＯ等であり、スパッタリング法、蒸着法により配線パターン用金属を配線基板１７上に形成した後、フォトレジスト法により、レジストを、配線パターン１６を形成する部分に残し、配線パターン用金属をエッチングするか、または印刷法を用いて形成する。また、封止樹脂１３は、熱硬化性のエポキシ，シリコーン，アクリル等の樹脂である。
【０００４】
そして、半導体素子１１のアルミ電極上には、Ａｕ，ＡｇまたはＣｕよりなる突起電極１２が電気メッキ法等により形成されている。また、半導体素子１１は、突起電極１２が形成された面と反対側の面で、加圧・加熱・位置合わせ治具（以下、封止治具という）１８により吸着保持されている。
【０００５】
次に、図５（ｂ）に示すように、封止治具１８により、半導体素子１１の突起電極１２の位置を配線基板１７の配線パターン１６の位置に一致させ、半導体素子１１を矢印方向に加圧し、配線基板１７に押し当てる。このとき半導体素子１１のアルミ電極上に形成した突起電極１２は、配線基板１７に押し当てられて、突起電極１２と配線パターン１６の間の熱硬化性の封止樹脂１３は押し出され、突起電極１２と配線パターン１６は電気的な接続を得る。
【０００６】
そして、封止治具１８により、半導体素子１１を加圧した状態で封止樹脂１３に熱を加えて硬化させ、その後、加圧を解除して半導体素子１１を配線基板１７に接着する。この時、半導体素子１１の突起電極１２と配線基板１７の配線パターン１６は、熱硬化性の封止樹脂１３の収縮力により、接触した電気的接続状態を保持することができるというものである。
【０００７】
【特許文献１】
特開平１０−２２３６８６号公報
【０００８】
【発明が解決しようとする課題】
上述したように、従来の半導体装置の実装方法では、封止治具により、半導体素子を配線基板に加圧した状態で封止樹脂に熱を加えて硬化させており、熱硬化性の封止樹脂の硬化が終了するまで封止治具の加圧を解除できない。高い接続信頼性を得るためにはガラス転移温度が高い封止樹脂を使用することが好ましいが、一般的に高いガラス転移温度有する熱硬化性封止樹脂の硬化には１０ｓｅｃ間以上を要する。したがって、償却費の高価な搭載機の占拠時間が長く、コストを抑えることができなかった。
【０００９】
本発明の目的は、搭載機への搭載時間を短時間化して低コスト化を図ることのできる半導体装置およびその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の半導体装置は、第一の構成部材の電極形成面と第二の構成部材の電極形成面とが対向し、前記第一の構成部材の電極形成面と第二の構成部材の電極形成面との間に熱可塑性樹脂と熱硬化性樹脂とのブレンド材が介在することにより前記第一の構成部材の電極と第二の構成部材の電極との接触が保持されていることを特徴とする。また、半導体素子の電極形成面と配線基板の配線パターン形成面とが対向し、前記半導体素子の電極形成面と配線基板の配線パターン形成面との間に熱可塑性樹脂と熱硬化性樹脂とのブレンド材が介在することにより前記半導体素子の電極と配線基板の配線パターンとの接触が保持されていることを特徴とする。ブレンド材を構成する前記熱可塑性樹脂の溶融温度は、前記熱硬化性樹脂のガラス転移温度よりも大きく、熱可塑性樹脂の弾性率は、熱硬化性樹脂の弾性率よりも小さいことを特徴とする。また、前記熱可塑性樹脂の弾性率をＥ１、前記熱可塑性樹脂の熱膨張係数をα１、前記熱硬化性樹脂の弾性率をＥ２、前記熱硬化性樹脂の熱膨張係数をα２とし、前記ブレンド材中の前記熱可塑性樹脂含有率をＸ（ここで、０＜Ｘ＜１）とするとき、Ｘ・Ｅ１・α１＜（１−Ｘ）・Ｅ２・α２を満足することを特徴とする。熱可塑性樹脂の弾性率Ｅ１は、熱硬化性樹脂の弾性率Ｅ２よりも小さいことが好ましい。また、Ｘは０．４〜０．６の範囲であり、熱可塑性樹脂は熱可塑性ポリイミド樹脂であり、前記熱硬化性樹脂はエポキシ樹脂であることが好ましい。
【００１１】
本発明の半導体装置の製造方法は、第１の構成部材と第２の構成部材との間に熱可塑性樹脂成分と熱硬化性樹脂成分のブレンド材を供給するステップと、前記熱可塑性樹脂成分の溶融温度以上で加熱するステップと、加圧により前記ブレンド材を前記第１の構成部材と第２の構成部材との間に押し広げるステップと、前記熱可塑性樹脂成分の冷却収縮によって前記構成部材同士の溶融接着を完了するステップと、前記熱可塑性樹脂成分の溶融接着温度以下で加熱することにより熱硬化性樹脂成分を硬化させるステップと、を含むことを特徴とする。また、半導体素子と配線基板との間に熱可塑性樹脂成分と熱硬化性樹脂成分のブレンド材を供給するステップと、前記熱可塑性樹脂成分の溶融温度以上で加熱するステップと、加圧により前記ブレンド材を前記半導体素子と配線基板との間に押し広げるステップと、前記熱可塑性樹脂成分の冷却収縮によって前記半導体素子と配線基板との溶融接着を完了するステップと、前記熱可塑性樹脂成分の溶融接着温度以下で加熱することにより熱硬化性樹脂成分を硬化させるステップと、を含むことを特徴とする。
【００１２】
従来は封止樹脂として液状の熱硬化性樹脂を単独で使用していたため、安定した圧接接続を得るために熱硬化性樹脂が硬化するまで搭載機に搭載する必要があった。本発明では、封止材を構成する熱可塑性樹脂の成分による溶融接着を搭載に利用する。加熱・加圧により溶融され半導体素子と配線基板との間に押し広げらたブレンド材を構成する熱可塑性樹脂成分は、加熱源を除去することにより速やかに冷却固化するため、搭載時間が短縮できる。このとき、半導体素子と配線基板との間には温度冷却に伴う樹脂の熱収縮力がはたらき、半導体素子の電極と配線基板の配線は引き付けられ電気的に接続される。続いて、ブレンド材を構成する熱硬化性樹脂成分を熱硬化する。ここで、熱硬化性樹脂成分の熱硬化温度は熱可塑性樹脂成分の溶融温度よりも低い温度とする。そのため、熱硬化温度に再加熱しても熱可塑性樹脂成分に基づく熱収縮力は完全にフリーとはならないため、半導体素子の電極と配線基板の配線との圧接状態は保持される。熱硬化性樹脂成分が熱硬化すると、熱硬化性樹脂成分に基づく硬化収縮力が更にはたらき、接続信頼性を一層向上できる。
【００１３】
【発明の実施の形態】
次に、本発明の半導体装置の実施の形態について図１および図２を参照して説明する。図１は、本発明の半導体装置の製造工程を工程順に説明する断面図であり、図２は、図１の製造工程を説明するフローチャートである。
【００１４】
本実施形態の半導体装置および実装方法は、まず、図１（ａ）に示すように、配線基板７と半導体素子１を搭載機に供給する（ステップ２０１）。ここで、配線基板７は、セラミック，ガラス，ガラスエポキシ等よりなり、配線パターン６は、Ｃｒ−Ａｕ，Ａｌ，Ｃｕ，ＩＴＯ等であり、スパッタリング法、蒸着法により配線パターン用金属を配線基板７上に形成した後、フォトレジスト法により、配線パターン６を形成する部分にレジストを残し、配線パターン用金属をエッチングするか、または印刷法を用いて形成する。
【００１５】
半導体素子１のアルミ電極上には、Ａｕ，ＡｇまたはＣｕよりなる尖った形状をした突起電極２が電気メッキ法やボールボンディング法により形成されている。また、半導体素子１は、突起電極２が形成された面と反対側の面で封止治具８により吸着保持されている。
【００１６】
そして、配線基板７の半導体素子搭載エリアに、熱可塑性樹脂と熱硬化性樹脂をブレンドしたものを封止樹脂３として供給する（ステップ２０２）。封止樹脂は、加熱時の流動性、硬化物としての機械的特性、熱的特性等を考慮して適宜選択する。ブレンド封止樹脂の調製は特に限定はなく、例えば熱可塑性樹脂成分を溶剤に溶解した後液状の熱硬化性樹脂成分を均一に分散後過剰な溶剤を除去することで調製できる。ここでは、好ましい一例として封止樹脂３の熱可塑性樹脂成分を、耐熱性の高い熱可塑性ポリイミドの一種であるシリコン変性ポリイミド（ガラス転移温度＝約２３０℃、溶融温度＝２８０〜３００℃）とし、熱硬化性樹脂成分を、エポキシ樹脂の一種である酸無水物系エポキシ（ガラス転移温度＝約１５０℃）とする。封止樹脂３は圧接温度で溶融し圧接後の冷却で固化するものであれば、液状でもシート状態でも良い。また、半導体素子１側に予め供給しておいてもよい。
【００１７】
次に、封止治具８により、半導体素子１の加熱を開始する（ステップ２０３）。
【００１８】
さらに、封止治具８により、半導体素子１の突起電極２の位置を配線基板７の配線パターン６の位置に一致させ（ステップ２０４）、半導体素子１を矢印方向に加圧し、配線基板７に押し当てる（ステップ２０５）。このとき封止樹脂３の熱可塑性樹脂成分が半導体素子１により押し広げられると同時に溶融し、半導体素子１のアルミ電極上に形成された尖った形状をした突起電極２は、配線基板７の配線パターン６に良好に接触し、封止治具８を半導体素子１から離すことによって前記溶融した熱可塑性樹脂成分が速やかに冷却され固化し、電気的な接続を得る（ステップ２０６）。なお、加圧期間の後半に封止治具８の加熱を停止する期間を設けることができる。この場合熱可塑性樹脂成分が冷却された状態で封止治具８を半導体素子１から離すことができるため、より高い接続信頼性が期待できる。
【００１９】
封止治具８の加熱は、熱可塑性樹脂成分がシリコン変性ポリイミドであれば２８０〜３００℃（溶融温度）以上、半導体素子１と配線基板７にダメージを与えない温度以下の温度で２〜１０ｓｅｃ間、好ましくは２〜５ｓｅｃ間、更に好ましくは２〜３ｓｅｃ間行い、その後、封止治具８を半導体素子１より離せば自然冷却で封止樹脂３は溶融した温度以下になり、熱可塑性成分が固着する。このとき、ブレンドされている熱硬化性樹脂は加熱が短時間であること、熱可塑性樹脂が混在することにより硬化阻害を起すことから、この時点では硬化しない。
【００２０】
次に、図１（ｂ）に示すように、封止樹脂３で固定した半導体素子１と配線基板７を搭載機から移動させる（ステップ２０７）。このとき、常温まで冷却され半導体素子１と配線基板７の間の封止樹脂３は、熱収縮により突起電極２と配線基板７の配線パターン６を引き付ける（ステップ２０８）。突起電極２と配線パターン６を引き付ける厚み方向の熱収縮力は、ΔＴ×α×Ｅで表され、シリコン変性ポリイミドの場合、α＝６０〜１２０ｐｐｍ、Ｅ＝１〜１０Ｇｐａが一般的な範囲である。ここで、常温で固体のシリコン変性ポリイミドと常温で液状の熱硬化性樹脂とが体積比で１：１で配合されている封止樹脂を使用する場合、即ち、シリコン変性ポリイミドの含有率Ｘが０．５の場合を一例として説明する。例えば、α＝１２０ｐｐｍ、Ｅ＝１ＧＰａのシリコン変性ポリイミドの場合、ΔＴ（ガラス転移温度−常温）を２３０−２５＝２１５℃とすると、Ｘ×ΔＴ×α×Ｅ＝１２．９ＭＰａのシリコン変性ポリイミドに基因する初期収縮力が発生する。なお、熱硬化性樹脂成分は短時間の加熱では硬化が不十分であるため、初期収縮力への寄与は小さいので、説明の簡略上無視する。また、熱硬化性樹脂成分が固体であっても未硬化であるため弾性率は低いため、収縮力はほとんど働かない。
【００２１】
続いて、図１（ｃ）に示すように、封止樹脂３で固定した半導体素子１と配線基板７を再加熱し（ステップ２０９）、熱硬化性樹脂を硬化する。本実施の形態では、硬化したときの特性としてガラス転移温度が１５０℃の熱硬化性樹脂を選択しているため、１５０℃で加熱する。このとき、１５０℃まで樹脂全体の温度が上がるために、熱可塑性樹脂成分の初期収縮力は、７．５ＭＰａ分減り、１２．９ＭＰａ−７．５ＭＰａ＝５．４Ｍｐａとなる。この力は、封止樹脂３の熱可塑性成分の熱収縮力で突起電極２と配線基板７の配線パターン６を引き寄せたままとなる。従って、突起電極２と配線パターン６は、電気的に接続された状態で封止樹脂３の熱硬化成分が硬化する（ステップ２１０）。
【００２２】
この熱硬化成分の硬化反応による収縮力が１５０℃で発生している熱可塑性樹脂成分に基因する収縮力の５．４ＭＰａに加わる。そして、熱硬化後常温まで冷却される。この際熱硬化成分を酸無水物系エポキシとした場合、Ｅ＝４Ｇｐａ、α＝６０ｐｐｍ程度であるので、この熱硬化成分の冷却による熱収縮力として（１−Ｘ）×ΔＴ×α×Ｅ＝１５ＭＰａの収縮力が発生し、さらに強固に突起電極２と配線パターン６は引き寄せられ、接続の信頼性が向上する（ステップ２１１）。
【００２３】
なお、加熱時の加圧は、配線基板７の変形状態により、変形しない範囲で加熱から温度を下げるまでまたは温度を下げる前までのどちらでも良い。
【００２４】
熱可塑性樹脂と熱硬化性樹脂の特性値の関係は以下の通りである。
【００２５】
熱可塑性樹脂の溶融温度 ＞ 熱硬化性樹脂のガラス転移温度
Ｘ・Ｅ１・α１＜（１−Ｘ）・Ｅ２・α２
ここで、Ｅ１は熱可塑性樹脂の弾性率、α１は熱可塑性樹脂の熱膨張係数、Ｅ２は熱硬化性樹脂の弾性率、α２は熱硬化性樹脂の熱膨張係数、Ｘはブレンド材中の前記熱可塑性樹脂含有率であり０＜Ｘ＜１である。後の工程で熱硬化させる熱硬化性樹脂成分の収縮力を熱可塑性樹脂成分の収縮力より大きくすることで高い接続信頼性が得られる。なお、プロセスの安定性と接続信頼性を加味すると、Ｘは０．４〜０．６の範囲であることが好ましい。
【００２６】
また、以下の関係式を満足すると更に好ましい。
【００２７】
Ｅ１＜Ｅ２
図３は、図１（ａ）〜図１（ｃ）における加熱温度の変化を示しており、また、図４は、封止樹脂の体積変化を示している。
【００２８】
封止樹脂は図３（ａ）の最終冷却工程時に溶融状態から冷却固化する際に体積収縮（図４のＡに相当）し、これに伴う収縮力により半導体素子の電極と配線基板の配線パターンの接続が保持される。続いて、封止樹脂中の熱硬化性樹脂成分を熱硬化させるために熱硬化温度まで再加熱される。これに伴い封止樹脂は体積膨張する（図４のＢに相当）が、再加熱温度を溶融接着温度よりも低くして冷却収縮量（図４のＡに相当）を上回らないようにするため、突起電極−配線パターン間は乖離しない。その後所定時間熱硬化性樹脂成分を熱硬化させることにより、熱硬化性樹脂成分は硬化収縮する（図４のＣに相当）。熱硬化樹脂成分の熱硬化終了後の室温への冷却に伴い封止樹脂は再度体積収縮する。即ち、搭載時より熱硬化性樹脂の収縮量分（図４のＣに相当）だけさらに突起電極−配線パターン間の接触力を強めることができ、信頼性の良い封止が行える。
【００２９】
なお、上述した実施の形態では、半導体素子を配線基板に接続する場合について説明したが、この発明はこれに限定されず、他の構成部材間の接続にも適用できることは言うまでもない。
【００３０】
【発明の効果】
以上説明したように、本発明は、搭載時間を短時間化することによって償却費の高価な搭載機のアウトプットを増やせることから、低コスト化が図れる。また、封止材を構成する熱可塑性樹脂の成分による溶融接着のみで搭載を行うため、搭載時間の短時間化が図れる。熱可塑性樹脂成分の溶融接着温度以下で熱硬化樹脂の成分を硬化させるため、溶融接着した熱可塑性樹脂は再加熱の際に膨張するが、再加熱温度を溶融接着温度よりも低くして冷却収縮を上回らないようにするため、突起電極−配線パターン間は乖離せず、搭載時より熱硬化性樹脂の収縮分だけさらに突起電極−配線パターン間の接触力を強めることができ、信頼性の良い封止が行える。硬化後に加熱されても熱硬化成分の弾性率を熱可塑性成分の弾性率よりも高くすることで突起電極−配線パターン間の接触力が弱まることはない。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造工程を工程順に説明する断面図である。
【図２】本発明の半導体装置の製造工程を説明するフローチャートである。
【図３】加熱温度の変化を示す図である。
【図４】封止樹脂の収縮量を示す図である。
【図５】従来の半導体装置の実装工程を示す断面図である。
【符号の説明】
１，１１ 半導体素子
２，１２ 半導体素子側突起電極
３，１３ 封止樹脂
６，１６ 配線パターン
７，１７ 配線基板
８，１８ 封止治具

Claims (12)

  1. 第一の構成部材の電極形成面と第二の構成部材の電極形成面とが対向し、前記第一の構成部材の電極形成面と第二の構成部材の電極形成面との間に熱可塑性樹脂と熱硬化性樹脂とのブレンド材が介在することにより前記第一の構成部材の電極と第二の構成部材の電極との接触が保持され、前記熱可塑性樹脂の溶融温度は、前記熱硬化性樹脂のガラス転移温度よりも大きいことを特徴とする半導体装置。
  2. 半導体素子の電極形成面と配線基板の配線パターン形成面とが対向し、前記半導体素子の電極形成面と配線基板の配線パターン形成面との間に熱可塑性樹脂と熱硬化性樹脂とのブレンド材が介在することにより前記半導体素子の電極と配線基板の配線パターンとの接触が保持され、前記熱可塑性樹脂の溶融温度は、前記熱硬化性樹脂のガラス転移温度よりも大きいことを特徴とする半導体装置。
  3. 前記熱可塑性樹脂の弾性率をＥ1、前記熱可塑性樹脂の熱膨張係数をα1、前記熱硬化性樹脂の弾性率をＥ2、前記熱硬化性樹脂の熱膨張係数をα2とし、前記ブレンド材中の前記熱可塑性樹脂含有率をＸ（ここで、０＜Ｘ＜１）とするとき、Ｘ・Ｅ1・α1＜（１−Ｘ）・Ｅ2・α2を満足することを特徴とする請求項１または請求項２のいずれか一に記載の半導体装置。
  4. 前記熱可塑性樹脂の弾性率Ｅ1は、熱硬化性樹脂の弾性率Ｅ2よりも小さいことを特徴とする請求項３に記載の半導体装置。
  5. 前記Ｘは０．４〜０．６の範囲であることを特徴とする請求項３に記載の半導体装置。
  6. 前記熱可塑性樹脂は熱可塑性ポリイミド樹脂であり、前記熱硬化性樹脂はエポキシ樹脂であることを特徴とする請求項１乃至５のいずれか一に記載の半導体装置。
  7. 第１の構成部材と第２の構成部材との間に熱可塑性樹脂成分と熱硬化性樹脂成分のブレンド材を供給するステップと、前記熱可塑性樹脂成分の溶融温度以上で加熱するステップと、加圧により前記ブレンド材を前記第１の構成部材と第２の構成部材との間に押し広げるステップと、前記熱可塑性樹脂成分の冷却収縮によって前記構成部材同士の溶融接着を完了するステップと、前記熱可塑性樹脂成分の溶融接着温度以下で加熱することにより熱硬化性樹脂成分を硬化させるステップと、を含み、
    前記熱可塑性樹脂の溶融温度は、前記熱硬化性樹脂のガラス転移温度よりも大きいことを特徴とする半導体装置の製造方法。
  8. 半導体素子と配線基板との間に熱可塑性樹脂成分と熱硬化性樹脂成分のブレンド材を供給するステップと、前記熱可塑性樹脂成分の溶融温度以上で加熱するステップと、加圧により前記ブレンド材を前記半導体素子と配線基板との間に押し広げるステップと、前記熱可塑性樹脂成分の冷却収縮によって前記半導体素子と配線基板との溶融接着を完了するステップと、前記熱可塑性樹脂成分の溶融接着温度以下で加熱することにより熱硬化性樹脂成分を硬化させるステップと、を含み、
    前記熱可塑性樹脂の溶融温度は、前記熱硬化性樹脂のガラス転移温度よりも大きいことを特徴とする半導体装置の製造方法。
  9. 前記熱可塑性樹脂の弾性率をＥ1、前記熱可塑性樹脂の熱膨張係数をα1、前記熱硬化性樹脂の弾性率をＥ2、前記熱硬化性樹脂の熱膨張係数をα2とし、前記ブレンド材中の前記熱可塑性樹脂含有率をＸ（ここで、０＜Ｘ＜１）とするとき、Ｘ・Ｅ1・α1＜（１−Ｘ）・Ｅ2・α2を満足することを特徴とする請求項７または請求項８のいずれか一に記載の半導体装置の製造方法。
  10. 前記熱可塑性樹脂の弾性率Ｅ1は、熱硬化性樹脂の弾性率Ｅ2よりも小さいことを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記Ｘは０．４〜０．６の範囲であることを特徴とする請求項９に記載の半導体装置の製造方法。
  12. 前記熱可塑性樹脂は熱可塑性ポリイミド樹脂であり、前記熱硬化性樹脂はエポキシ樹脂であることを特徴とする請求項７乃至１１のいずれか一に記載の半導体装置の製造方法。
JP2003064525A 2002-03-12 2003-03-11 半導体装置およびその製造方法 Expired - Fee Related JP3609076B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003064525A JP3609076B2 (ja) 2002-03-12 2003-03-11 半導体装置およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002066942 2002-03-12
JP2002-66942 2002-03-12
JP2003064525A JP3609076B2 (ja) 2002-03-12 2003-03-11 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2003338525A JP2003338525A (ja) 2003-11-28
JP3609076B2 true JP3609076B2 (ja) 2005-01-12

Family

ID=29714030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003064525A Expired - Fee Related JP3609076B2 (ja) 2002-03-12 2003-03-11 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3609076B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008252132A (ja) * 2004-09-15 2008-10-16 Seiko Epson Corp 半導体装置の実装方法
JP4179312B2 (ja) 2004-09-15 2008-11-12 セイコーエプソン株式会社 半導体装置の実装方法、半導体装置
JP4777206B2 (ja) * 2006-09-29 2011-09-21 新日鐵化学株式会社 フレキシブル銅張積層板の製造方法
TWI538762B (zh) * 2014-01-03 2016-06-21 樂金股份有限公司 銲球凸塊與封裝結構及其形成方法
CN115064454A (zh) * 2022-06-06 2022-09-16 重庆平创半导体研究院有限责任公司 一种功率芯片的互联方法

Also Published As

Publication number Publication date
JP2003338525A (ja) 2003-11-28

Similar Documents

Publication Publication Date Title
US6653736B2 (en) Multilayer flexible wiring boards
US7886432B2 (en) Electric components connecting method
US6919646B2 (en) Semiconductor device with contacting electrodes
KR20090052300A (ko) 전자 부품 실장용 접착제 및 전자 부품 실장 구조체
JP2007335701A (ja) 積層基板の製造方法
JP3609076B2 (ja) 半導体装置およびその製造方法
JP2001351945A (ja) 半導体装置の製造方法
US6599777B2 (en) Method for mounting flip chip on circuit board through reliable electrical connections at low contact resistance
JPS63151033A (ja) 半導体装置の製造方法
JP6573957B2 (ja) 抵抗器の製造方法
JP2748870B2 (ja) 基板接続方法
JPH11186679A (ja) 絶縁基板およびその製造方法
JP2731383B2 (ja) 部品実装構造及び部品実装方法
JP3430096B2 (ja) 半導体装置の実装方法
JP2570626B2 (ja) 基板の接続構造及びその接続方法
JP2000058597A (ja) 電子部品実装方法
JPH05129759A (ja) プリント配線板の製造方法
JP4566573B2 (ja) 部品実装構造および部品実装方法
JP6089595B2 (ja) 半導体装置の製造方法および半導体装置
JP3642621B2 (ja) 導電性ポリイミド樹脂バンプ及びその形成方法
JP3273556B2 (ja) 機能素子の実装構造体とその製造方法
JP3255796B2 (ja) 半導体装置の実装方法
JP3472342B2 (ja) 半導体装置の実装体の製造方法
JP2000174066A (ja) 半導体装置の実装方法
JP2602389B2 (ja) 部品実装方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041012

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081022

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091022

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees