CN115064454A - 一种功率芯片的互联方法 - Google Patents
一种功率芯片的互联方法 Download PDFInfo
- Publication number
- CN115064454A CN115064454A CN202210633373.7A CN202210633373A CN115064454A CN 115064454 A CN115064454 A CN 115064454A CN 202210633373 A CN202210633373 A CN 202210633373A CN 115064454 A CN115064454 A CN 115064454A
- Authority
- CN
- China
- Prior art keywords
- chip
- temperature
- substrate
- clamp
- hours
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 23
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052737 gold Inorganic materials 0.000 claims abstract description 19
- 239000010931 gold Substances 0.000 claims abstract description 19
- 239000000853 adhesive Substances 0.000 claims abstract description 15
- 230000001070 adhesive effect Effects 0.000 claims abstract description 15
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 238000001816 cooling Methods 0.000 claims abstract description 4
- 238000003825 pressing Methods 0.000 claims abstract description 4
- 239000011248 coating agent Substances 0.000 claims abstract description 3
- 238000000576 coating method Methods 0.000 claims abstract description 3
- 238000004806 packaging method and process Methods 0.000 abstract description 7
- 230000003071 parasitic effect Effects 0.000 abstract description 4
- 230000002035 prolonged effect Effects 0.000 abstract description 2
- 239000003292 glue Substances 0.000 description 10
- 238000003466 welding Methods 0.000 description 7
- 238000001125 extrusion Methods 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 238000005476 soldering Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- QRJOYPHTNNOAOJ-UHFFFAOYSA-N copper gold Chemical compound [Cu].[Au] QRJOYPHTNNOAOJ-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- -1 gold-aluminum Chemical compound 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000084 colloidal system Substances 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/111—Manufacture and pre-treatment of the bump connector preform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本发明涉及芯片封装技术领域，具体公开了一种功率芯片的互联方法，包括如下步骤：S1、根据芯片通过电流大小，计算植球密度，根据计算出的植球密度，在芯片上植金球；S2、将固化胶涂抹于芯片表面，使固化胶的高度与金球上表面相平；S3、将需要连接的基板通过夹具，施加预设压力与步骤S2中的芯片挤压在一起，在室温下放置12‑18小时；S4、将夹具保持真空5分钟，再恢复至大气压，然后加热到80度，并恒温保持2小时，再升温到150度，恒温保持2小时；S5、在室温下进行冷却，再打开夹具，取出连接后的芯片和基板。采用本发明的技术方案能够减小低温失效风险，减小寄生参数，以及提高芯片的工作寿命。
Description
技术领域
本发明涉及芯片封装技术领域，特别涉及一种功率芯片的互联方法。
背景技术
现有双面散热封装多采用压接DBC、钼片、焊料、芯片和DBC的三明治结构，上下表面均与铜基板相连，保证其散热，封装采用焊接的方式，需要进行加压烧结，还需要缓冲结构，成本较高，并且结构复杂，由于焊料焊接时的熔点与实际温度温差较大，还容易发生低温失效。
现有单面散热封装多采用单面DBC和铜基板，芯片和芯片之间多采用键合方式进行互联，而键合的可靠性相较于焊接较差，键合互联方式无法充分发挥器件的性能，键合互联方式的寄生参数较大，在开关频率提高的过程中，易发生振荡。
而近年来，随着第三代半导体材料碳化硅以及氮化镓的出现，功率器件的功率等级大幅度上升，更高的功率等级带来的是更大的开关损耗以及导通损耗，原有针对硅基功率芯片的单面散热封装结构已经不能完全发挥第三代功率芯片的性能，因此需要新的封装技术。
发明内容
本发明提供了一种功率芯片的互联方法，能够减小低温失效风险，减小寄生参数，以及提高芯片的工作寿命。
为了解决上述技术问题，本申请提供如下技术方案：
一种功率芯片的互联方法，包括如下步骤：
S1、根据芯片通过电流大小，计算植球密度，根据计算出的植球密度，在芯片上植金球；
S2、将固化胶涂抹于芯片表面，使固化胶的高度与金球上表面相平；
S3、将需要连接的基板通过夹具，施加预设压力与步骤S2中的芯片挤压在一起，在室温下放置12-18小时；
S4、将夹具保持真空4-8分钟，再恢复至大气压，然后加热到80-100度，并恒温保持2-3小时，再升温到150-160度，恒温保持2-4小时；
S5、在室温下进行冷却，再打开夹具，取出连接后的芯片和基板。
基础方案原理及有益效果如下：
本方案采用在芯片表面植球然后用固化胶的连接方式，固化胶固化之前为液体，分子之间间隙较大，固化由液体转化为固体，分子间距急速减小，宏观上表现为体积收缩，同时因为胶体两端与芯片和基板粘连，固化胶带动芯片和基板彼此互相靠近，从而形成一个向内的挤压力，其大小可以达到每平方米30兆帕以上，这种连接强度已经大于一些普通焊接的强度，也就是因为固化胶固化收缩形成的向内的压力保证了芯片和基板的连接。并且芯片工作时会发热，让连接层温度会保持在70摄氏度以上，长时间这种工作环境，金球会发生金相扩散，在芯片表面和基板表面互相融合，在界面处形成金铜合金以及金铝合金，进一步加强连接强度。同时相较于焊膏，固化胶的热膨胀系数和芯片的更加相近，在同样温度的情况下，固化胶的膨胀尺寸更小，所以芯片受膨胀带来的应力的就会越小。长期工作的累积的应力也会减小，芯片的工作寿命也会得到提高。
相较于焊接，由于焊膏的熔点较高，所以当工作环境温度较低时，易发生低温失效而且，本方案固化温度接近于常温，从而减小低温失效风险，在真空下加压固化，可以进一步增加粘合强度。相较于键合，本方案的连接方式构成回路更短，寄生参数更小。本方案对于芯片表面兼容性较高，一般的金、铝表面都可连接。
进一步，还包括步骤S6、将芯片和基板构成的整个模块进行灌封。
灌封后可以保证模块的可靠性。
进一步，所述步骤S1中，根据芯片通过电流大小，按照一平方微米金线电流密度为0.1A，计算植球密度。
本优选方案中，采用的金球颗粒直径大小和数量与通过电流有关，电流越大，金球直径越大，数量越多。
进一步，所述步骤S2中，选取满足预设要求的固化胶，预设要求为粘度大小为300CPS 至500CPS之间，固化后耐热不低于280度，固化后的收缩率为5％-10％。
进一步，所述步骤S2中，预设压力为每平方厘米1000N-1500N。
附图说明
图1为实施例一种功率芯片的互联方法的流程图；
图2为实施例一种功率芯片施压压力的示意图。
具体实施方式
下面通过具体实施方式进一步详细说明：
说明书附图中的标记包括：基板1、固化胶2、金球3、芯片4。
实施例
本实施例的一种功率芯片的互联方法，如图1所示，包括如下步骤：
S1、根据芯片4通过电流大小，按照一平方微米金线电流密度为0.1A，计算植球密度，根据计算出的植球密度，使用植球机在芯片4上植金球3；
S2、选取流动性和固化后耐热满足预设要求的固化胶2，涂抹于芯片4表面，使固化胶2的高度与金球3上表面相平；固化胶2的预设要求为粘度大小为300CPS至500CPS之间，固化后耐热不低于280度，固化后的收缩率为5％至10％。
S3、如图2所示，将需要连接的基板1通过夹具，施加预设压力与步骤S2中的芯片4挤压在一起，在室温下放置12-18小时。预设压力为每平方厘米最小为1000N，最大不超过1500N。
S4、将夹具放进真空烤箱，抽真空4到8分钟，再放气至大气压，加热到80到100度，并恒温保持2小时到3小时。再升温到150度到160度，恒温保持2小时到4小时。本实施例中，将夹具放进真空烤箱，抽真空5分钟，再放气至大气压，加热到80度，并恒温保持2小时。再升温到150度，恒温保持2小时。
S5、取出夹具，室温下进行冷却，再打开夹具，取出。因为固化胶2固化收缩形成的向内的压力保证了芯片4和基板1的连接。
S6、将芯片4和基板1构成的整个模块进行灌封，保证模块的可靠性。
金球3通过压缩，一端与芯片4相连，一端与基板1相连，电流通过金球3，在基板1和芯片4之间进行传输，因此金球3起到电气连接的作用。固化胶2固化之前为液体，分子之间间隙较大，固化由液体转化为固体，分子间距急速减小，宏观上表现为体积收缩。同时因为胶体两端与芯片4和基板1粘连，固化胶2带动芯片4和基板1彼此互相靠近，从而形成一个向内的挤压力，其大小可以达到每平方米30兆帕以上，这种连接强度已经大于一些普通焊接的强度。并且芯片4工作时会发热，让连接层温度会保持在70摄氏度以上，长时间这种工作环境，金球3会发生金相扩散，在芯片4表面和基板1表面互相融合，在界面处形成金铜合金以及金铝合金，进一步加强连接强度。同时相较于焊膏，固化胶2的热膨胀系数和芯片4的更加相近，在同样温度的情况下，固化胶2的膨胀尺寸更小，所以芯片4受膨胀带来的应力的就会越小。长期工作的累积的应力也会减小，芯片4的工作寿命也会得到提高。
以上的仅是本发明的实施例，该发明不限于此实施案例涉及的领域，方案中公知的具体结构及特性等常识在此未作过多描述，所属领域普通技术人员知晓申请日或者优先权日之前发明所属技术领域所有的普通技术知识，能够获知该领域中所有的现有技术，并且具有应用该日期之前常规实验手段的能力，所属领域普通技术人员可以在本申请给出的启示下，结合自身能力完善并实施本方案，一些典型的公知结构或者公知方法不应当成为所属领域普通技术人员实施本申请的障碍。应当指出，对于本领域的技术人员来说，在不脱离本发明结构的前提下，还可以作出若干变形和改进，这些也应该视为本发明的保护范围，这些都不会影响本发明实施的效果和专利的实用性。本申请要求的保护范围应当以其权利要求的内容为准，说明书中的具体实施方式等记载可以用于解释权利要求的内容。
Claims (5)
1.一种功率芯片的互联方法，其特征在于，包括如下步骤：
S1、根据芯片通过电流大小，计算植球密度，根据计算出的植球密度，在芯片上植金球；
S2、将固化胶涂抹于芯片表面，使固化胶的高度与金球上表面相平；
S3、将需要连接的基板通过夹具，施加预设压力与步骤S2中的芯片挤压在一起，在室温下放置12-18小时；
S4、将夹具保持真空4-8分钟，再恢复至大气压，然后加热到80-100度，并恒温保持2-3小时，再升温到150-160度，恒温保持2-4小时；
S5、在室温下进行冷却，再打开夹具，取出连接后的芯片和基板。
2.根据权利要求1所述的功率芯片的互联方法，其特征在于：还包括步骤S6、将芯片和基板构成的整个模块进行灌封。
3.根据权利要求1所述的功率芯片的互联方法，其特征在于：所述步骤S1中，根据芯片通过电流大小，按照一平方微米金线电流密度为0.1A，计算植球密度。
4.根据权利要求1所述的功率芯片的互联方法，其特征在于：所述步骤S2中，选取满足预设要求的固化胶，预设要求为粘度大小为300CPS至500CPS之间，固化后耐热不低于280度，固化后的收缩率为5％-10％。
5.根据权利要求1所述的功率芯片的互联方法，其特征在于：所述步骤S2中，预设压力为每平方厘米1000N-1500N。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210633373.7A CN115064454A (zh) | 2022-06-06 | 2022-06-06 | 一种功率芯片的互联方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210633373.7A CN115064454A (zh) | 2022-06-06 | 2022-06-06 | 一种功率芯片的互联方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115064454A true CN115064454A (zh) | 2022-09-16 |
Family
ID=83201244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210633373.7A Pending CN115064454A (zh) | 2022-06-06 | 2022-06-06 | 一种功率芯片的互联方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115064454A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5994165A (en) * | 1997-02-05 | 1999-11-30 | Nec Corporation | Method for mounting a semiconductor chip |
| JP2001168505A (ja) * | 1999-12-09 | 2001-06-22 | Matsushita Electric Ind Co Ltd | バンプ付きワークの実装方法 |
| US6410364B1 (en) * | 1998-09-30 | 2002-06-25 | Seiko Epson Corporation | Semiconductor device, method of connecting a semiconductor chip, circuit board, and electronic equipment |
| JP2003338525A (ja) * | 2002-03-12 | 2003-11-28 | Nec Electronics Corp | 半導体装置およびその製造方法 |
-
2022
- 2022-06-06 CN CN202210633373.7A patent/CN115064454A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5994165A (en) * | 1997-02-05 | 1999-11-30 | Nec Corporation | Method for mounting a semiconductor chip |
| US6410364B1 (en) * | 1998-09-30 | 2002-06-25 | Seiko Epson Corporation | Semiconductor device, method of connecting a semiconductor chip, circuit board, and electronic equipment |
| JP2001168505A (ja) * | 1999-12-09 | 2001-06-22 | Matsushita Electric Ind Co Ltd | バンプ付きワークの実装方法 |
| JP2003338525A (ja) * | 2002-03-12 | 2003-11-28 | Nec Electronics Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10559538B2 (en) | Power module | |
| US10510640B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| WO2019071743A1 (zh) | 采用低温烧结纳米银的双面互连硅基igbt模块的方法 | |
| WO1988003705A1 (en) | Semiconductor die attach system | |
| WO2016125419A1 (ja) | 半導体装置 | |
| US20200043822A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2012191010A (ja) | 半導体装置およびその製造方法 | |
| WO2019071742A1 (zh) | 一种基于纳米银焊膏双面互连碳化硅mos器件的模块化封装方法 | |
| US20240153862A1 (en) | Double-side cooled power modules with sintered-silver interposers | |
| WO2023246214A1 (zh) | 一种功率模组及其制造方法 | |
| CN104576905A (zh) | 芯片安装方法以及芯片封装体 | |
| CN114823364B (zh) | 一种气密封装方法 | |
| CN1299518A (zh) | 半导体封装及其倒装芯片接合法 | |
| JP2019079905A (ja) | 半導体装置および半導体装置の製造方法 | |
| US11380646B2 (en) | Multi-sided cooling semiconductor package and method of manufacturing the same | |
| CN109273371A (zh) | 一种功率半导体器件封装结构及封装方法 | |
| CN115064454A (zh) | 一种功率芯片的互联方法 | |
| CN111433910B (zh) | 半导体装置以及半导体装置的制造方法 | |
| CN110571204A (zh) | 具有双面散热能力的双向开关功率器件及制作方法 | |
| CN106898590A (zh) | 功率半导体装置及其制造方法 | |
| WO2020079798A1 (ja) | 半導体装置及びその製造方法 | |
| CN109273372A (zh) | 一种功率半导体器件封装结构与封装方法 | |
| TWI484604B (zh) | 金屬熱界面材料以及含該材料的構裝半導體 | |
| Schneider-Ramelow et al. | Technologies and trends to improve power electronic packaging | |
| CN112185916A (zh) | 一种倒装焊芯片的双通道气密性封装结构及其工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220916 |