JP2006295177A - 半導体メモリ装置のレイアウト構造及びそのレイアウト方法 - Google Patents

半導体メモリ装置のレイアウト構造及びそのレイアウト方法 Download PDF

Info

Publication number
JP2006295177A
JP2006295177A JP2006106576A JP2006106576A JP2006295177A JP 2006295177 A JP2006295177 A JP 2006295177A JP 2006106576 A JP2006106576 A JP 2006106576A JP 2006106576 A JP2006106576 A JP 2006106576A JP 2006295177 A JP2006295177 A JP 2006295177A
Authority
JP
Japan
Prior art keywords
local
wiring layer
memory device
global
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006106576A
Other languages
English (en)
Other versions
JP5063917B2 (ja
Inventor
Hyung-Rok Oh
呉▲ヒョング▼▲録▼
Sang-Beom Kang
姜尚範
Du-Eung Kim
金杜應
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006295177A publication Critical patent/JP2006295177A/ja
Application granted granted Critical
Publication of JP5063917B2 publication Critical patent/JP5063917B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10—Phase change RAM [PCRAM, PRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】階層構造を有する半導体メモリ装置のレイアウト構造及びそのレイアウト方法を提供する。
【解決手段】グローバルワードライン及びローカルワードラインと、グローバルビットライン及びローカルビットラインを備える半導体メモリ装置のラインレイアウト構造において、グローバルワードライン、ローカルワードライン、グローバルビットライン、及びローカルビットラインの全てを少なくとも３層以上の配線層に配置するにあたり、グローバルワードライン、ローカルワードライン、グローバルビットライン、及びローカルビットラインのうち少なくとも２つは任意の１つの配線層に共に並んで配置する。
【選択図】図４

Description

本発明は、半導体メモリ装置のレイアウト構造及びそのレイアウト方法に関するもので、特に、階層構造を有する半導体メモリ装置のレイアウト構造及びそのレイアウト方法に関する。
一般に、半導体素子が高集積化されるに従いメモリセルの個数は多くなり、それに伴いメモリセルの大きさは小さくなる。そのため、メモリセルと接続されるワードライン及びビットラインの長さと本数はますます増加する。このようなワードライン及びビットラインの長さと本数の増加はワードライン及びビットラインのキャパシタンスの増加を伴い、半導体メモリ装置の高速化及び低電力化に限界を与えている。
そこで、６４Ｍ−ＤＲＡＭ以後の２５６Ｍ−ＤＲＡＭからはチップサイズの増加に起因して従来のようなワードライン及びビットライン構造では高速化及び低電力化に限界があると認識されているので、回路の配置と配線のレイアウトに階層化の概念が導入されている。
通常、階層構造を有する半導体メモリ装置においては、グローバルビットライン（またはメインビットライン、マスタビットライン）、ローカルビットライン（またはサブビットライン、スレーブビットライン）、グローバルワードライン（またはメインワードライン）、及びローカルワードライン（またはサブワードライン）などが互いに異なった配線層に配置される。
特に、ＤＲＡＭにおけるビットライン及び／又はワードラインの階層構造の例が米国特許第６、０６９、８１５に開示されている。
一方、半導体メモリ装置の高性能化及び低電力化のその他の方向は、揮発性のＤＲＡＭのような半導体メモリ装置とは異り、リフレッシュ動作を必要としない次世代メモリ装置の開発である。このような次世代メモリ装置の一例として相変化物質を用いたＰＲＡＭ（Phase change Random Access Memory）がある。
ここで、前記の相変化物質とは、温度変化に応じて相が変化するのに伴い抵抗も変わるカルコゲナイドのような物質を指し、一般にゲルマニウム、アンチモン（antimony）、及びテルル（tellurium）の合金であるＧｅｘＳｂｙＴｅｚ（以下、‘ＧＳＴ’）のような物質が用いられる。
前記の相変化物質は温度に従い相が非晶質化状態または結晶化状態の２つの状態に速く変化する性質のため、半導体メモリ装置に有効に利用することができる。
相変化物質は非晶質状態では高抵抗状態になり、結晶化状態では低抵抗状態になるため、非晶質状態の場合を‘リセット’または論理‘１’と定義し、相変化物質が結晶化状態の場合を‘セット’または論理‘０’に定義するか、或いはこれと反対に定義することにより、半導体メモリ装置に応用される。
上述のようなＰＲＡＭを構成するメモリセルはトランジスタ構造とダイオード構造に分かれる。トランジスタ構造は相変化物質とアクセストランジスタを直列に連結したメモリセル構造を意味し、ダイオード構造は相変化物質とダイオードを直列に連結したメモリセル構造を意味する。上述のようなトランジスタ構造及びダイオード構造のメモリセルが採用されたＰＲＡＭの例は米国特許第６，７８０，０１７号に開示されている。
メモリセル構造にトランジスタ構造を採用するＰＲＡＭに比べ、ダイオード構造を採用するＰＲＡＭは、印加される電圧に従い指数関数的に増加する大きい書込み電流を流すことができ、この理由でトランジスタのサイズ限界の制約から外れるので、メモリセル及び全体のチップサイズを縮小する場合に柔軟性がある長所を有する。従って、高集積化、高速化及び低電力化の求められる半導体メモリ装置において、メモリセルとしてダイオード構造を採用するＰＲＡＭがますます増加することが予想されている。
図１０は一般的なＰＲＡＭにダイオード構造を有するメモリセル構造を示す。
図１０に示すように、ＰＲＡＭのメモリセル５０は、1つのダイオードＤと1つの可変抵抗体ＧＳＴから構成される。ここで、可変抵抗体ＧＳＴは上述したような相変化物質からなる。
メモリセル５０を構成するダイオードＤは、ワードラインＷＬと可変抵抗体ＧＳＴとの間に接続されており、そのカソード端子がワードラインＷＬに接続され、そのアノード端子が可変抵抗体ＧＳＴの一端に接続される。可変抵抗体ＧＳＴの他端はビットラインＢＬに接続される。
上述のような構造を有するダイオード構造のメモリセル５０が採用された半導体メモリ装置においては、可変抵抗体ＧＳＴをデータ貯蔵素子とし、ビットラインＢＬを通じてメモリセル５０に印加される電圧に従って流れる電流の大きさにより可変抵抗体ＧＳＴの可逆的特性を用いた書込み動作が行われる。即ち、任意のメモリセル５０に書込み動作を行うときにビットラインＢＬを通じて電流が供給され、ワードラインＷＬがローレベルまたは接地レベルに遷移すると、ダイオードＤには順方向バイアスが印加されてビットラインＢＬからワードラインＷＬ方向への電流パスが形成される。このとき、ダイオードＤのアノード端子と接続された可変抵抗体ＧＳＴに相変化が発生し、低抵抗状態の‘セット’または高抵抗状態の‘リセット’状態となる。
一方、読出し動作はメモリセル５０の状態、即ち、‘セット’状態または‘リセット’状態に従いメモリセル５０に流れる電流の量を区分してデータを判断する。即ち、メモリセル５０内部の可変抵抗体ＧＳＴが‘リセット’状態であれば、メモリセル５０は高抵抗値を有し、一定なレベルが維持されているビットラインＢＬから少量の電流が流れ、反対に‘セット’状態であれば、メモリセル５０は低抵抗値を有し、相対的に多量の電流が流れる。
上述したようなメモリセル５０をダイオード構造とするＰＲＡＭも、高集積化、高性能化、及び低電力化されるに従い、メモリセル５０の上部に形成される配線のレイアウトに階層化の概念を導入することが必須になると予想されている。このような階層化構造は、上述したものと同じ大きさのメモリセル構成においても、ビットライン及びワードラインを階層的に配置することで、一層小さいサイズのチップの実現が可能であり、したがって高集積化に有利になり、信号を伝送するラインのローディングキャパシタンスの分散効果により一層速い性能を有することで、高速化及び高性能化に有利な長所を有する。
米国特許第６、０６９、８１５号
このような階層化の概念をＰＲＡＭに導入する場合、メモリセルをトランジスタ構造として有するＰＲＡＭの場合には、貯蔵素子を可変抵抗体とする点を除いて、一般のＤＲＡＭとその構造が類似なので、一般のＤＲＡＭにおける配線の階層化と同一または類似させて行うことが可能である。
しかし、メモリセルをダイオード構造とするＰＲＡＭの場合には、一般のＤＲＡＭとは明らかに異なったメモリセル構造を有するため、配線の階層化もこれに対応して行う必要がある。
本発明の目的は、従来の問題点を克服することが可能な半導体メモリ装置のレイアウト構造及びそのレイアウト方法を提供することである。
本発明の他の目的は、高集積化、高性能化、及び低電力化に適合した半導体メモリ装置におけるレイアウト構造及びそのレイアウト方法を提供することである。
本発明のさらに他の目的は、階層構造を有する半導体メモリ装置のレイアウト構造及びそのレイアウト方法を提供することである。
本発明のさらに他の目的は、工程の単純化を図ることが可能な半導体メモリ装置のレイアウト構造及びそのレイアウト方法を提供することである。
このような目的を達成するため本発明の一実施例に従い、グローバルワードライン及びローカルワードラインと、グローバルビットライン及びローカルビットラインを備える半導体メモリ装置のラインレイアウト構造は、前記グローバルワードライン、前記ローカルワードライン、前記グローバルビットライン、及び前記ローカルビットラインの全てを少なくとも３層以上の配線層に配置するに際し、前記グローバルワードライン、前記ローカルワードライン、前記グローバルビットライン、及び前記ローカルビットラインのうち少なくとも２つは任意の１つの配線層に共に並んで配置することを特徴とする。
前記半導体メモリ装置を構成するメモリセルは、アクティブ領域上に形成される１つのダイオード及び該ダイオードとはコンタクトを通じて接続される１つの可変抵抗体を備え、前記ダイオードのカソード領域は前記アクティブ領域と接続され、アノード領域は前記可変抵抗体と接続することができる。
前記ローカルビットラインは前記配線層の最下部層の第１配線層に第１方向を長手方向として配置されて、前記メモリセルを構成する可変抵抗体とはコンタクトを通じて接続され、前記ローカルワードラインは前記第１配線層近くの上部層の第２配線層に前記第１方向と交差する第２方向を長手方向として配置されて、前記アクティブ領域とはコンタクトを通じて接続され、前記グローバルワードラインは前記第２配線層に前記ローカルワードラインとは離されて平行に配置され、前記グローバルビットラインは前記第２配線層近くの上部層の第３配線層に前記第１方向を長手方向として配置されることができる。
前記ローカルビットラインは前記配線層の最下部層の第１配線層に第１方向を長手方向として配置されて、前記メモリセルを構成する可変抵抗体とはコンタクトを通じて接続され、前記グローバルビットラインは前記第１配線層に前記ローカルビットラインとは離されて平行に配置され、前記ローカルワードラインは前記第１配線層近くの上部層の第２配線層に前記第１方向とは交差する第２方向を長手方向として配置されて、前記アクティブ領域とはコンタクトを通じて接続され、前記グローバルワードラインは前記第２配線層近くの上部層の第３配線層に前記第２方向を長手方向として配置されることができる。
また、本発明の他の実施形態に従い、一定間隔に配列されるアクティブ領域上にそれぞれ設けられる複数個のメモリセルを備える半導体メモリ装置は、前記メモリセルの上部の第１配線層に前記第１方向を長手方向として一定間隔にそれぞれ配列される複数本のローカルビットラインと、前記第１配線層の上部の第２配線層に前記第１方向とは交差する第２方向を長手方向として互いに離されてそれぞれ配列され、前記アクティブ領域とはそれぞれのコンタクトを通じてそれぞれ接続される複数本のローカルワードラインと、前記第２配線層に前記ローカルワードラインとは離され、一定本数の前記ローカルワードラインごとに少なくとも１つ介されるように、前記第２方向を長手方向としてそれぞれ配列される複数本のグローバルワードラインと、前記第２配線層の上部の第３配線層に前記第１方向を長手方向として一定間隔にそれぞれ配列される複数本のグローバルビットラインと、を備える。
前記半導体メモリ装置は、前記メモリセルと同じ構造を有し、前記第１方向に任意の個数のメモリセルごとに少なくとも１つ配置され、前記第２方向には互いに隣接して配列されて前記複数本のグローバルワードラインと垂直方向に重なる複数個のダミーセルをさらに備え、前記グローバルビットラインは前記ローカルビットラインより少ない本数で具備され、１つのグローバルビットラインは一定本数のローカルビットラインのうちいずれか１つと垂直方向に重なるように配置されることができる。
また、本発明の他の実施形態に従い、一定間隔に配列されるアクティブ領域上にそれぞれ設けられる複数個のメモリセルを備える半導体メモリ装置は、前記メモリセルの上部の第１配線層に前記第１方向を長手方向として互いに離されてそれぞれ配列される複数本のローカルビットラインと、前記第１配線層に前記ローカルビットラインとは離され、一定本数の前記ローカルビットラインごとに少なくとも１つ介されるように、第１方向を長手方向としてそれぞれ配列される複数本のグローバルビットラインと、前記第１配線層の上部の第２配線層に前記第１方向とは交差する第２方向を長手方向として一定間隔を置いてそれぞれ配列され、前記アクティブ領域とはそれぞれのコンタクトを通じてそれぞれ接続される複数本のローカルワードラインと、前記第２配線層の上部の第３配線層に前記第２方向を長手方向として一定間隔にそれぞれ配列される複数本のグローバルワードラインと、を備える。
前記半導体メモリ装置は、前記メモリセルと同じ構造を有し、前記第１方向には互いに隣接して配列され、前記第２方向には任意の個数のメモリセルごとに少なくとも１つ配置されて、前記複数本のグローバルビットラインと垂直方向に重なる複数個のダミーセルをさらに備えることができる。
前記グローバルワードラインは前記ローカルワードラインより少ない本数で設けられ、１つのグローバルワードラインは一定本数のローカルワードラインのうちのいずれか１つと垂直方向に重なることができる。
また、本発明の他の実施形態による半導体メモリ装置のレイアウト方法は、半導体基板上に一定間隔を置いて配列されるアクティブ領域上に任意の個数のメモリセルごとに少なくとも１つダミーセルが配置されるようにして同じ構造の複数個のメモリセルとダミーセルを配置する第１段階と、前記メモリセル及びダミーセルの上部の少なくとも３層以上の配線層にグローバルワードライン、ローカルワードライン、グローバルビットライン、及びローカルビットラインの全てを配置し、前記グローバルワードライン、前記ローカルワードライン、前記グローバルビットライン、及び前記ローカルビットラインのうちの少なくとも２つは任意の１つの配線層に共に並んで配置する第２段階と、を備える。
前記第１段階は、前記アクティブ領域の上部に前記アクティブ領域と接続されるダイオードを一定間隔を置いて配置する段階と、前記ダイオードのそれぞれの上部に前記ダイオードとコンタクトを通じてそれぞれ接続される可変抵抗体をそれぞれ配置する段階とを備える。そして、前記第２段階は、前記少なくとも３層以上の配線層のうち最下部層の第１配線層に第１方向を長手方向とするローカルビットラインを一定間隔を置いてそれぞれ配列する段階と、前記第１配線層の上部の第２配線層に前記第１方向とは交差する第２方向を長手方向とするローカルワードラインと、一定間隔を置いて配列される任意の本数のローカルワードラインごとに少なくとも１つ介されるグローバルワードラインを互いに平行にそれぞれ配列する段階と、前記第２配線層の上部の第３配線層に前記第１方向を長手方向とするグローバルビットラインを一定間隔を置いてそれぞれ配列する段階と、を備えることができる。前記グローバルビットラインは前記ローカルビットラインより少ない本数で具備され、１つのグローバルビットラインは一定本数のローカルビットラインのうちのいずれか１つと垂直方向に重なるように配列され、前記ローカルビットラインは前記ローカルビットラインの下部に垂直方向に重なる可変抵抗体とそれぞれのコンタクトを通じてそれぞれ接続され、前記ローカルワードラインは前記ローカルワードラインと垂直方向に重なる下部のアクティブ領域とそれぞれのコンタクトを通じてそれぞれ接続されることができる。また、前記グローバルワードラインは前記ダミーセルと垂直方向に重なる部分にそれぞれ配列されることができる。
一方、前記第２段階は、前記少なくとも３層以上の配線層の最下部層の第１配線層に第１方向を長手方向とするローカルビットライン、及び一定間隔を置いて配列される任意の本数のローカルビットラインごとに少なくとも１つ介されるグローバルビットラインを互いに平行にそれぞれ配列する段階と、前記第１配線層の上部の第２配線層に前記第１方向とは交差する第２方向を長手方向としてローカルワードラインを一定間隔を置いて配列する段階と、前記第２配線層の上部の第３配線層に前記第２方向を長手方向とするグローバルワードラインを一定間隔を置いてそれぞれ配列する段階と、を備えることができる。
また、前記グローバルワードラインは前記ローカルワードラインより少ない本数で具備され、１つのグローバルワードラインは一定本数のローカルワードラインのうちいずれ１つと垂直方向に重ねて配列されることができる。そして、前記ローカルビットラインは前記ローカルビットラインの下部に垂直方向に重なる可変抵抗体とそれぞれのコンタクトを通じてそれぞれ接続され、前記ローカルワードラインは前記ローカルワードライン下部に垂直方向に重なるアクティブ領域とそれぞれのコンタクトを通じてそれぞれ接続されることができる。また、前記グローバルビットラインは前記ダミーセルとの垂直方向に重なる部分にそれぞれ配列することができる。
本発明によれば、半導体メモリ装置のレイアウトにあたり、メモリセル及びダミーセルを一定間隔を置いて配置し、これらの上部に３個以上の配線層を備えて任意の配線層にグローバルワードライン及びローカルワードラインを共に配置する、またはグローバルビットライン及びローカルビットラインを共に配置することにより工程の単純化を図り、階層化構造を実現することができる。従って、高集積、高速化、及び高性能化に有利な半導体メモリ装置の実現が可能になる。
以下、本発明の好ましい実施例が、本発明の属する技術分野における通常の知識を有する当業者が、本発明を十分理解出来るように提供されている添付図を参照して詳しく説明される。
図１は本発明の一実施例による半導体メモリ装置のレイアウトを示す。図１においては、メモリセル上部のラインの配置構造を詳しく示すためにメモリセル上部の信号ラインの配置だけを示し、信号ラインが互いに重なる場合には、区別のために互いに隣接して表示される。
図１に示すように、本発明の一実施例による半導体メモリ装置を構成するラインは、グローバルワードラインＧＷＬ、ローカルワードラインＬＷＬ、グローバルビットラインＧＢＬ、及びローカルビットラインＬＢＬを備える。
グローバルワードラインＧＷＬ及びローカルワードラインＬＷＬを含むワードラインＧＷＬ、ＬＷＬはローラインであり、グローバルビットラインＧＢＬ及びローカルビットラインＬＢＬを含むビットラインＧＢＬ、ＬＢＬはコラムラインである。ワードラインＧＷＬ、ＬＷＬとビットラインＧＢＬ、ＬＢＬは互いに交差して配列される。
グローバルワードラインＧＷＬ及びローカルワードラインＬＷＬを含むワードラインＧＷＬ、ＬＷＬと、グローバルビットラインＧＢＬ及びローカルビットラインＬＷＬを含むビットラインＧＢＬ、ＬＢＬのすべては、少なくとも３層以上の配線層に配置され、任意の１つの配線層には前記ワードラインＧＷＬ、ＬＷＬが共に並んで配置される構造を有する。即ち、半導体基板を構成するアクティブ領域ＡＣＴの上部の１つの配線層にワードラインＧＷＬ、ＬＷＬがそれぞれ配置され、残りの配線層にローカルビットラインＬＢＬ及びグローバルビットラインＧＢＬがそれぞれ配置される構成を有する。
図２は図１の一部分を拡大したレイアウト構造図であり、図３は図２のI−I’断面図であり、図４は図２のII−II’断面図である。
図２乃至図４を参照すると、半導体基板１００上に複数個のアクティブ領域ＡＣＴが配置される。アクティブ領域ＡＣＴは一定幅を第１方向に有し、第１方向とは交差する第２方向を長手方向として、それぞれ一定間隔だけ離されて配列される。アクティブ領域ＡＣＴは高濃度の不純物（例えば、Ｎ型の不純物）がドーピングされて配置される。
アクティブ領域ＡＣＴの上部には、複数個のメモリセル５０ａ及び複数個のダミーセル５０ｂがそれぞれ配置される。
メモリセル５０ａは、それぞれのアクティブ領域ＡＣＴ上で第２方向に一定間隔を置いて離されて複数個配置される。また、第１方向においては一定個数のメモリセル５０ａごとに、少なくとも１つダミーセル５０ｂが介在されるように配置される。
ダミーセル５０ｂはメモリセル５０ａと同じ構造を有し、第１方向には任意の個数のメモリセル５０ａごとに少なくとも１つ配置され、第２方向には互いに隣接して配置される。例えば、複数個のダミーセル５０ｂは、アクティブ領域ＡＣＴのうちのいずれか１つのアクティブ領域ＡＣＴ上で前記第２方向に一定間隔だけ離されながら互いに隣接されるように配置される。
ダミーセル５０ｂは、このダミーセル５０ｂの上部にグローバルワードラインＧＷＬを配置するため、隣接メモリセル５０ａとの段差合わせのために配置される。
メモリセル５０ａ及びダミーセル５０ｂのそれぞれは、１つのダイオードＤと可変抵抗体ＧＳＴが接続された構造を有する。例えば、アクティブ領域ＡＣＴ上にダイオードＤのカソード領域ｃ及びこのカソード領域ｃの上部にアノード領域ａを半導体基板１００に対し垂直方向に配置する。このダイオードＤは選択的エピタキシャル成長法などで形成し、配置することができる。
ダイオードＤの上部には、ダイオードＤと可変抵抗体ＧＳＴを電気的に接続するためのコンタクトが配置され、このコンタクトＢＥＣの上部に相変化物質からなる可変抵抗体ＧＳＴが配置される。
メモリセル５０ａ及びダミーセル５０ｂの上部には信号ラインが配置されるため、配線層Ｌ１、Ｌ２、Ｌ３が設けられる。
前記の配線層Ｌ１、Ｌ２、Ｌ３のうちで、最下部層である第１配線層Ｌ１にはローカルビットラインＬＢＬが配置される。
ローカルビットラインＬＢＬは、メモリセル５０ａを構成する可変抵抗体ＧＳＴと各コンタクトＢＥＣを通じて接続される。また、ローカルビットラインＬＢＬは、第１配線層Ｌ１に前記の第１方向を長手方向として一定間隔を置いて配列される。即ち、ローカルビットラインＬＢＬは、アクティブ領域ＡＣＴの長手方向とは互いに交差する方向を長手方向とし、半導体基板１００の垂直方向に対しローカルビットラインＬＢＬの長手方向である第１方向に重なるメモリセル５０ａとはコンタクトＴＥＣを通じて接続され、ダミーセル５０ｂと重なる部分があっても電気的に互いに接続されない。
第１配線層Ｌ１の上部の第２配線層Ｌ２には、ローカルワードラインＬＷＬ及びグローバルワードラインＧＷＬが配置される。
ローカルワードラインＬＷＬは前記の第２方向を長手方向として互いに離されて配列され、アクティブ領域ＡＣＴとは各コンタクトＣ０を通じて夫々接続される。即ち、ローカルワードラインＬＷＬは、アクティブ領域ＡＣＴの長手方向と同一の方向を長手方向とし、半導体基板１００に対し垂直方向にメモリセル５０ａと重なるように配置され、ダミーセル５０ｂとは重ならないように配置される。
ローカルワードラインＬＷＬは、実際にローカルワードラインの役割を行うアクティブ領域ＡＣＴの抵抗が大きいため、高速動作のために配置される。
グローバルワードラインＧＷＬは、第２配線層Ｌ２のダミーセル５０ｂとの重なる部分に、ローカルワードラインＬＷＬとは離され、ローカルワードラインＬＷＬと同一の方向である第２方向を長手方向としてそれぞれ配列される。グローバルワードラインＧＷＬは、半導体基板１００に対し垂直方向にダミーセル５０ｂと重なるように配置され、ダミーセル５０ｂとは電気的に接続はされない。
ここで、グローバルワードラインＧＷＬはローカルワードラインＬＷＬより少ない本数とされ、一定本数のローカルワードラインＬＷＬごとに少なくとも１つ介される配置構造を有する。
ローカルワードラインＬＷＬ及びグローバルワードラインＧＷＬは同じ工程により形成され、実際に製造するときに工程の単純化を図ることができる。
第２配線層Ｌ２の上部の第３配線層Ｌ３には、グローバルビットラインＧＢＬが第１方向を長手方向として一定間隔を置いてそれぞれ配列される。グローバルビットラインＧＢＬはローカルビットラインＬＢＬより少ない本数とされ、１つのグローバルビットラインＧＢＬは一定本数のローカルビットラインＬＢＬのうちのいずれか１つと半導体基板１００の垂直方向に重なるように配置される。
ワードラインＧＷＬ、ＬＷＬ及びビットラインＧＢＬ、ＬＢＬは、導電性に優れた金属を材質にして設けることができる。
上述のように、本発明の一実施例による半導体メモリ装置のレイアウト構造は、ダイオード構造のメモリセル５０ａ及びダミーセル５０ｂの上部に配置される第１配線層Ｌ１にはローカルビットラインＬＢＬを配置し、第２配線層Ｌ２にはローカルワードラインＬＷＬ及びグローバルワードラインＧＷＬを配置し、第３配線層Ｌ３にはグローバルビットラインＧＢＬを配置することで階層化を実現した。従って、ＰＲＡＭにおいてもこのような階層的構造を実現することにより、高集積化、高速化、及び高性能化が可能になった。
図５は本発明の他の実施例による半導体メモリ装置のレイアウト図を示す。図５においては、メモリセル上部のラインの配置構造を詳しく示すためメモリセル上部の信号ラインの配置だけを示し、信号ラインが互いに重なる場合にはその区別のために互いに隣接して表示される。
図５に示すように、本発明の他の実施例による半導体メモリ装置を構成するラインは、グローバルワードラインＧＷＬ、ローカルワードラインＬＷＬ、グローバルビットラインＧＢＬ、及びローカルビットラインＬＢＬを備える。
グローバルワードラインＧＷＬ及びローカルワードラインＬＷＬを含むワードラインＧＷＬ、ＬＷＬはローラインであり、グローバルビットラインＧＢＬ及びローカルビットラインＬＢＬを含むビットラインＧＢＬ、ＬＢＬはコラムラインである。ワードラインＧＷＬ、ＬＷＬとビットラインＧＢＬ、ＬＢＬは互いに交差して配列される。
グローバルワードラインＧＷＬ及びローカルワードラインＬＷＬを含むワードラインＧＷＬ、ＬＷＬと、グローバルビットラインＧＢＬ及びローカルビットラインＬＷＬを含むビットラインＧＢＬ、ＬＢＬの全ては少なくとも３層以上の配線層に配置され、任意の１つの配線層には、ビットラインＧＢＬ、ＬＢＬが共に並んで配置される構成となる。即ち、半導体基板を構成するアクティブ領域ＡＣＴの上部の１つの配線層にビットラインＧＢＬ、ＬＢＬが配置され、ビットラインＧＢＬ、ＬＢＬが配置された配線層の上部配線層にローカルワードラインＬＷＬが配置され、ローカルワードラインＬＷＬが配置された上部配線層にグローバルワードラインＧＷＬが配置される構成となる。
図６は図５の一部分を拡大したレイアウト構造図であり、図７は図６のIII−III’断面図であり、図８は図６のIV−IV’断面図である。
図６ないし図８を参照すると、半導体基板１００上に複数個のアクティブ領域ＡＣＴが配置される。アクティブ領域ＡＣＴは第１方向に一定幅を有し、第１方向とは交差する第２方向を長手方向としてそれぞれ一定間隔だけ離されて配列される。アクティブ領域ＡＣＴは高濃度の不純物（例えば、Ｎ型の不純物）がドーピングされて配置される。
アクティブ領域ＡＣＴ上に複数個のメモリセル５０ａ及び複数個のダミーセル５０ｂがそれぞれ配置される。
メモリセル５０ａはそれぞれのアクティブ領域ＡＣＴ上に第２方向に一定個数ごとに少なくとも１つのダミーセル５０ｂを介して複数個互いに離されて配置される。また、メモリセル５０ａは第１方向に一定間隔を置いて互いに隣接されて配置される。
ダミーセル５０ｂはメモリセル５０ａと同じ構造を有し、第１方向には一定間隔を置いて互いに隣接して配列され、第２方向には任意の個数の前記メモリセル５０ａごとに少なくとも１つ配置される。
ダミーセル５０ｂは、このダミーセル５０ｂの上部にグローバルビットラインＧＢＬを配置するため、隣接するメモリセル５０ａとの段差合わせのために配置される。
メモリセル５０ａ及びダミーセル５０ｂのそれぞれは、１つのダイオードＤと可変抵抗体ＧＳＴが接続された構造を有する。例えば、アクティブ領域ＡＣＴ上にダイオードＤのカソード領域ｃ及びこのカソード領域ｃの上部にアノード領域ａを半導体基板１００に対し垂直の方向に配置する。ダイオードＤは選択的エピタキシャル成長法ＳＥGなどで形成して配置することができる。
ダイオードＤの上部には、ダイオードＤと可変抵抗体ＧＳＴを電気的に接続するためのコンタクトＢＥＣが配置され、コンタクトＢＥＣの上部に相変化物質からなる可変抵抗体ＧＳＴが配置される。
メモリセル５０ａ及びダミーセル５０ｂの上部には信号ラインが配置されるための配線層Ｌ１、Ｌ２、Ｌ３が設けられる。
配線層Ｌ１、Ｌ２、Ｌ３の最下部層の第１配線層Ｌ１にはローカルビットラインＬＢＬが配置される。
ローカルビットラインＬＢＬは、メモリセル５０ａをそれぞれ構成する可変抵抗体ＧＳＴと各コンタクトＴＥＣを通じて接続される。また、ローカルビットラインＬＢＬは第１配線層Ｌ１に第１方向を長手方向として互いに離されてそれぞれ配列される。即ち、ローカルビットラインＬＢＬは、アクティブ領域ＡＣＴの長手方向とは互いに交差する方向を長手方向として配置され、半導体基板１００の垂直方向に対しローカルビットラインＬＢＬの長手方向である第１方向に互いに重なるメモリセル５０ａとはコンタクトＴＥＣを通じて接続されるが、ダミーセル５０ｂとは重ならず、且つ電気的にも接続されない。
半導体基板１００を基準とし、第１配線層Ｌ１におけるダミーセル５０ｂと垂直方向に重なる部分に複数本のグローバルビットラインＧＢＬが配置される。また、グローバルビットラインＧＢＬはローカルビットラインＬＢＬとは離され、ローカルビットラインＬＢＬの長手方向である第１方向を長手方向としてそれぞれ配列される。即ち、グローバルビットラインＧＢＬは、一定本数のローカルビットラインＬＢＬごとに少なくとも１つ介されて配置される構造を有する。
グローバルビットラインＧＢＬはローカルビットラインＬＢＬより少ない本数で設けられる。
ローカルビットラインＬＢＬ及びグローバルビットラインＧＢＬは、同じ工程により形成され、実際の工程で製造するときに工程の単純化を図ることが出来る。
第１配線層Ｌ１近くの上部の第２配線層Ｌ２にはローカルワードラインＬＷＬが配置される。
ローカルワードラインＬＷＬは、第２方向を長手方向として一定間隔を置いて互いに離されてそれぞれ配列され、アクティブ領域ＡＴＣとは各コンタクトＣ０を通じてそれぞれ接続される。即ち、ローカルワードラインＬＷＬはアクティブ領域ＡＣＴの長手方向と同じ第２方向を長手方向とし、半導体基板１００に対し垂直方向にアクティブ領域ＡＣＴと重なるように配置される。
ローカルワードラインＬＷＬは、実際のローカルワードラインの役割を果たすアクティブ領域ＡＣＴの抵抗が大きいため、高速動作のために配置される。
第２配線層Ｌ２近くの上部の第３配線層Ｌ３には、第２方向を長手方向として一定間隔を置いてそれぞれ配列される複数本のグローバルワードラインＧＷＬが配置される。グローバルワードラインＧＷＬはローカルワードラインＬＷＬより少ない本数で設けられ、１つのグローバルワードラインＧＷＬは一定本数のローカルワードラインＬＷＬのうちのいずれか１つと半導体基板１００に対し垂直方向に互いに重なるように配置される。
ワードラインＧＷＬ、ＬＷＬ及びビットラインＧＢＬ、ＬＢＬは導電性に優れた金属を材質にして設けることができる。
上述したように、本発明の一実施例による半導体メモリ装置のレイアウト構造は、ダイオード構造のメモリセル５０ａ及びダミーセル５０ｂの上部に配置される第１配線層Ｌ１にはローカルビットラインＬＢＬ及びグローバルビットラインＧＢＬを配置し、第２配線層Ｌ２にはローカルワードラインＬＷＬを配置し、第３配線層Ｌ３にはグローバルワードラインＧＷＬを配置して階層構造を実現した。従って、ＰＲＡＭであっても、このような階層的構造を実現することにより、高集積化、高速化、及び高性能化が可能になった。
図９は図１乃至図８のレイアウト構造が適用された本発明による半導体メモリ装置の等価回路の例を概略的に示す。
図９を参照すると、本発明の一実施例による半導体メモリ装置は、メモリセル５０、グローバルビットラインＧＢＬ（ＧＢＬ０ないしＧＢＬｍ：ｍは１以上の自然数）、ローカルビットラインＬＢＬ（ＬＢＬ０ないしＬＢＬｋ：ｋは１以上の自然数）、グローバルワードラインＧＷＬ（ＧＷＬ０ないしＧＷＬｎ：ｎは１以上の自然数）、ローカルワードラインＬＷＬ（ＬＷＬ０ないしＬＷＬｉ：ｉは１以上の自然数）、メインローデコーダー(ＭＤＥＣ：Main Row Decoder)２０、サブローデコーダー(ＳＤＥＣ：Sub Row Decoder)１０、ローカルコラムデコーダー(ＬＹＤＥＣ：Local Column Decoder)３０、及びグローバルコラムデコーダー(ＧＹＤＥＣ;Global Column Decoder)４０を備える。
半導体メモリ装置は、既に本発明の技術分野において通常の知識を有したものによく知られたマルチバンク構造またはマルチマット構造を有することができる。
ここで、メインローデコーダー２０はグローバルローデコーダーとも呼ばれ、サブローデコーダー１０はローカルローデコーダーとも呼ばれる。また、グローバルコアムデコーダー４０はメインコラムデコーダーとも呼ばれ、ローカルコラムデコーダー３０はサブコラムデコーダーとも呼ばれる。また、ローデコーダー１０、２０はワードラインドライバ回路を含むことができる。
メモリセル５０、グローバルビットラインＧＢＬ、ローカルビットラインＬＢＬ、グローバルワードラインＧＷＬ、及びローカルワードラインＬＷＬは、図１乃至図４で説明したレイアウト構造または、図５乃至図８で説明したレイアウト構造を有することができる。また、図９に示すように、グローバルビットラインＧＢＬのうちのいずれか１つと選択的に接続される複数本のローカルビットライン（ＬＢＬ０ないしＬＢＬｋ）で構成されたローカルビットライングループ（ＢＧ０ないしＢＧｍ）を、グローバルビットラインＧＢＬの本数だけ有することができる。また、グローバルワードラインＧＷＬのうちのいずれか１つにより制御される複数本のローカルワードライン（ＬＷＬ０ないしＬＷＬｉ）で構成されたローカルワードライングループ（ＷＧ０ないしＷＧｎ）を、グローバルワードラインＧＷＬの本数だけ有することができる。
各メモリセル５０は図１０に示したようなダイオード構造を有する。
さらに、各メモリセル５０はコラムラインのローカルビットラインＬＢＬのうちのいずれか１つと直接接続され、ローラインのローカルワードラインＬＷＬのうちのいずれか１つと直接接続される。メモリセル５０は、各メモリセル５０に接続されたローカルビットラインＬＢＬとローカルワードラインＬＷＬの活性化により選択される。例えば、図面に表示されたメモリセル５０が選択される場合、第１ローカルビットライングループＢＧ０内の第ｋローカルビットラインＬＢＬｋ及び第１ローカルワードライングループＷＧ０内の第１ローカルワードラインＬＷＬ０が活性化される。
メインローデコーダー２０は、外部から印加されるローアドレス信号に応じてグローバルワードラインＧＷＬ０〜ＧＷＬｎのうちのいずれか１つが活性化されるように制御する。
サブローデコーダー１０は、グローバルワードラインＧＷＬ０〜ＧＷＬｎのうちのいずれか１つが活性化されると、活性化されたグローバルワードラインのイネーブル信号及びアドレス信号に応じてローカルワードラインＬＷＬ０〜ＬＷＬｉのうちのいずれか１つの活性化を制御する。例えば、第１グローバルワードラインＧＷＬ０が活性化されると、図面上で上部に位置する第１ローカルワードライングループＷＧ０内の複数本のローカルワードラインＬＷＬ０〜ＬＷＬｉのうちのいずれか１つが活性化され、第ｎグローバルワードラインＧＷＬｎが活性化されると、図面上で下部に位置する第ｎローカルグループＷＧｎ内の複数本のローカルワードラインＬＷＬ０、ＬＷＬｉのうちのいずれか１つが活性化される。
ローカルコラムデコーダー３０は、コラムアドレス信号に応じて、複数個のメモリセル５０にそれぞれ接続されたローカルビットラインＬＢＬ０〜ＬＢＬｋのうちのいずれか１つと、グローバルビットラインＧＢＬ０〜ＧＢＬｍのうちのいずれか１つとが互いに選択的に接続されるように制御する。従って、読出しまたは書込み動作の際にデータの伝送を制御する。例えば、図面上で左側の第１ローカルビットライングループＢＧ０内の複数本のローカルビットラインＬＢＬ０〜ＬＢＬｋのうちのいずれか１つは第１グローバルビットラインＧＢＬ０と選択的に接続され、図面上で右側の第ｍローカルビットライングループＢＧｍ内の複数本のローカルビットラインＬＢＬ０〜ＬＢＬｋのうちのいずれか１つは第ｍグローバルビットラインＧＢＬｍと選択的に接続される。
グローバルコラムデコーダー４０は、コラムアドレス信号に応じてグローバルビットラインＧＢＬ０〜ＧＢＬｍのうちのいずれか１つがデータライン（図示せず）またはセンスアンプ（図示せず）と選択的に接続されるように制御する。
上述したように、本発明の実施例による半導体メモリ装置においては、グローバルワードラインＧＷＬ及びローカルワードラインＬＷＬ、ローカルビットラインＬＢＬ及びグローバルビットラインＧＢＬを駆動することにより、選択されたメモリセルに貯蔵されたデータを読出しまたは書込みできる階層構造を有する。
上述の本発明の実施例はＰＲＡＭに適用される場合のみを説明したが、本発明による半導体メモリ装置におけるレイアウト構造およびそのレイアウト方法は、上述のメモリセル構造と同一または類似なセル構造を有する場合、ＭＲAＭ（Magnetic Random AccessMemory）、ＦＲＡＭ（FerroelectricRandom Access Memory）、ＤＲＡＭ及びそのほかの揮発性または不揮発性メモリを含む他の半導体メモリ装置にも若干の変形及び応用させることで適用することができる。
上述の実施例の説明は、本発明を十分に理解してもらうために本発明による多くの実施例のうちの少なくとも１つを図面を参照し例としたが、本発明の権利範囲を限定するものとして解釈されるものではない。また、本発明が属する技術分野において通常の知識を有したものにとって本発明の基本的原理を逸脱しない範囲内で多様な変形及び変更が可能であることは明らかである。例えば、本発明の一実施例において、３つの配線層に４つの配線またはライン（グローバルビットライン、ローカルビットライン、グローバルワードライン、及びローカルワードライン）を配置する場合を例を挙げて説明したが、本発明が属する技術分野において通常の知識を有した者によれば、これ以上の複数個の配線層に複数本の配線またはラインを配置する場合にも応用される。
本発明の一実施例による半導体メモリ装置のレイアウト図を示す。 図１の半導体メモリ装置の一部拡大図を示す。 図２の一部拡大図のI−I’断面図を示す。 図２の一部拡大図のII−II’断面図を示す。 本発明の他の実施例による半導体メモリ装置のレイアウト図を示す。 図５の他の実施例による半導体メモリ装置の一部拡大図を示す。 図５の一部拡大図III−III’断面図を示す。 図５の一部拡大図IV−IV’断面図を示す。 図１ないし図８が適用された半導体メモリ装置の等価回路図を示す。 一般的なダイオード構造を有するＰＲＡＭにおけるメモリセル構造を示す。
符号の説明
ＡＣＴ：アクティブ領域
ＬＷＬ：ローカルワードライン
ＧＷＬ：グローバルワードライン
ＬＢＬ：ローカルビットライン
ＧＢＬ：グローバルビットライン
５０ａ：メモリセル
５０ｂ：ダミーセル
Ｄ：ダイオード
ＧＳＴ：可変抵抗体
ＴＥＣ、ＢＥＣ、ＣＯ：コンタクト
１００：半導体基板

Claims (29)

  1. グローバルワードライン及びローカルワードラインと、グローバルビットライン及びローカルビットラインと、を備える半導体メモリ装置のラインレイアウト構造において、
    前記グローバルワードライン、前記ローカルワードライン、前記グローバルビットライン、及び前記ローカルビットラインの全てを少なくとも３層以上の配線層に配置し、
    前記グローバルワードライン、前記ローカルワードライン、前記グローバルビットライン、及び前記ローカルビットラインのうちの少なくとも２つは前記配線層の任意の１つに共に並んで配置する、ことを特徴とする半導体メモリ装置のラインレイアウト構造。
  2. 前記半導体メモリ装置を構成するメモリセルは、アクティブ領域上に形成されるダイオードと、該ダイオードとはコンタクトを通じて接続される可変抵抗体と、を備える、ことを特徴とする請求項１に記載の半導体メモリ装置のラインレイアウト構造。
  3. 前記ダイオードのカソード領域は前記アクティブ領域と接続され、アノード領域は前記可変抵抗体と接続される、ことを特徴とする請求項２に記載の半導体メモリ装置のラインレイアウト構造。
  4. 前記可変抵抗体は相変化物質からなる、ことを特徴とする請求項３に記載の半導体メモリ装置のラインレイアウト構造。
  5. 前記ローカルビットラインは、前記配線層の最下部層の第１配線層に第１方向を長手方向として配置され、前記メモリセルを構成する可変抵抗体とはコンタクトを通じて接続され、
    前記ローカルワードラインは、前記第１配線層の上部層である第２配線層に前記第１方向と交差する第２方向を長手方向として配置され、前記アクティブ領域とはコンタクトを通じて接続され、
    前記グローバルワードラインは、前記第２配線層に前記ローカルワードラインとは離れて平行に配置され、
    前記グローバルビットラインは、前記第２配線層の上部層である第３配線層に前記第１方向を長手方向として配置される、ことを特徴とする請求項４に記載の半導体メモリ装置のラインレイアウト構造。
  6. 前記ローカルビットラインは、前記配線層の最下部層である第１配線層に第１方向を長手方向として配置され、前記メモリセルを構成する可変抵抗体とはコンタクトを通じて接続され、
    前記グローバルビットラインは、前記第１配線層に前記ローカルビットラインとは離されて平行に配置され、
    前記ローカルワードラインは、前記第１配線層の上部層である第２配線層に前記第１方向とは交差する第２方向を長手方向として配置され、前記アクティブ領域とはコンタクトを通じて接続され、
    前記グローバルワードラインは、前記第２配線層の上部層である第３配線層に前記第２方向を長手方向として配置される、ことを特徴とする請求項４に記載の半導体メモリ装置のラインレイアウト構造。
  7. 一定間隔を置いて配列されるアクティブ領域上に設けられた複数個のメモリセルを備える半導体メモリ装置において、
    前記メモリセルの上部の第１配線層に第１方向を長手方向として一定間隔を置いて配列される複数本のローカルビットラインと、
    前記第１配線層の上部の第２配線層に前記第１方向とは交差する第２方向を長手方向として互いに離されて配列され、前記アクティブ領域とはコンタクトを通じて接続される複数本のローカルワードラインと、
    前記第２配線層に前記ローカルワードラインとは離され、一定個数の前記ローカルワードラインごとに少なくとも１つ介されるように、前記第２方向を長手方向として配列される複数本のグローバルワードラインと、
    前記第２配線層の上部の第３配線層に前記第１方向を長手方向として一定間隔を置いて配列される複数本のグローバルビットラインと、を備えることを特徴とする半導体メモリ装置。
  8. 前記半導体メモリ装置は、前記メモリセルと同じ構造を有し、前記第１方向に任意の個数のメモリセルごとに少なくとも１つ配置され、前記第２方向には互いに隣接して配列されて前記複数本のグローバルワードラインと垂直方向に重なる複数個のダミーセルをさらに備える、ことを特徴とする請求項７に記載の半導体メモリ装置。
  9. 前記グローバルビットラインは、前記ローカルビットラインより少ない本数で設けられ、１つのグローバルビットラインは一定本数のローカルビットラインのうちのいずれか１つと垂直方向に重なる、ことを特徴とする請求項８に記載の半導体メモリ装置。
  10. 前記各メモリセル及び各ダミーセルは、前記アクティブ領域上に形成されるダイオードと、該ダイオードとはコンタクトを通じて接続される可変抵抗体を備える、ことを特徴とする請求項９に記載の半導体メモリ装置。
  11. 前記ダイオードのカソード領域は前記アクティブ領域と接続され、アノード領域は前記可変抵抗体と接続される、ことを特徴とする請求項１０に記載の半導体メモリ装置。
  12. 前記ローカルビットラインは、前記メモリセルを構成する可変抵抗体とコンタクトを通じて接続される、ことを特徴とする請求項１２に記載の半導体メモリ装置。
  13. 一定間隔を置いて配列されるアクティブ領域上に設けられた複数個のメモリセルを備える半導体メモリ装置において、
    前記メモリセルの上部の第１配線層に、第１方向を長手方向にして互いに離されて配列される複数本のローカルビットラインと、
    前記第１配線層に前記ローカルビットラインとは離され、一定個数の前記ローカルビットラインごとに少なくとも１つ介されるように、前記第１方向を長手方向として配列される複数本のグローバルビットラインと、
    前記第１配線層の上部の第２配線層に、前記第１方向とは交差する第２方向を長手方向として一定間隔を置いて配列され、前記アクティブ領域とはコンタクトを通じて接続される複数本のローカルワードラインと、
    前記第２配線層の上部の第３配線層に、前記第２方向を長手方向として一定間隔を置いて配列される複数本のグローバルワードラインと、を備える、ことを特徴とする半導体メモリ装置。
  14. 前記半導体メモリ装置は、前記メモリセルと同じ構造を有し、前記第１方向には互いに隣接して配列され、前記第２方向には任意の個数のメモリセルごとに少なくとも１つ配置され、前記複数本のグローバルビットラインと垂直方向に重なる複数個のダミーセルをさらに具備する、ことを特徴とする請求項１３に記載の半導体メモリ装置。
  15. 前記グローバルワードラインは、前記ローカルワードラインより少ない本数で具備され、１つのグローバルワードラインは一定本数のローカルワードラインのうちいずれか１つと垂直方向に重なる、ことを特徴とする請求項１４に記載の半導体メモリ装置。
  16. 前記メモリセル及びダミーセルは、前記アクティブ領域上に形成されるダイオードと、該ダイオードとはコンタクトを通じて接続される可変抵抗体を具備する、ことを特徴とする請求項１５に記載の半導体メモリ装置。
  17. 前記ダイオードのカソード領域は前記アクティブ領域と接続され、アノード領域は前記可変抵抗体と接続される、ことを特徴とする請求項１６に記載の半導体メモリ装置。
  18. 前記ローカルビットラインは、前記メモリセルを構成する可変抵抗体とはコンタクトを通じて接続される、ことを特徴とする請求項１７に記載の半導体メモリ装置。
  19. 半導体メモリ装置におけるレイアウト方法において、
    半導体基板上に一定間隔を置いて配列されるアクティブ領域上に任意の個数のメモリセルごとに少なくとも１つずつダミーセルが配置されるようにして同一構造の複数個のメモリセルとダミーセルを配置する第１段階と、
    前記メモリセル及びダミーセルの上部の、少なくとも３層以上の配線層にグローバルワードライン、ローカルワードライン、グローバルビットライン、及びローカルビットラインの全てを配置し、前記グローバルワードライン、前記ローカルワードライン、前記グローバルビットライン、及び前記ローカルビットラインのうちの少なくとも２つは任意の１つの配線層に共に並んで配置する第２段階と、を備える、ことを特徴とする半導体メモリ装置におけるレイアウト方法。
  20. 前記第１段階は、前記アクティブ領域上に該アクティブ領域と接続されるダイオードを一定間隔を置いて配置する段階と、
    前記ダイオードの上部に、前記ダイオードとコンタクトを通じて接続される可変抵抗体を配置する段階と、を備える、ことを特徴とする請求項１９に記載の半導体メモリ装置におけるレイアウト方法。
  21. 前記可変抵抗体は相変化物質からなる、ことを特徴とする請求項２０に記載の半導体メモリ装置におけるレイアウト方法。
  22. 前記第２段階は、前記少なくとも３層以上の配線層のうち最下部層の第１配線層に第１方向を長手方向にするローカルビットラインを一定間隔を置いて配列する段階と、
    前記第１配線層の上部の第２配線層に前記第１方向とは交差する第２方向を長手方向とするローカルワードライン、及び一定間隔を置いて配列される任意の個数のローカルワードラインごとに少なくとも１つ介されるグローバルワードラインを互いに平行に配列する段階と、
    前記第２配線層の上部の第３配線層に前記第１方向を長手方向とするグローバルビットラインを一定間隔を置いて配列する段階と、を備える、ことを特徴とする請求項２０に記載の半導体メモリ装置におけるレイアウト方法。
  23. 前記グローバルビットラインは、前記ローカルビットラインより少ない個数で具備され、１つのグローバルビットラインは一定個数のローカルビットラインのうちいずれ１つと垂直方向に重なるように配列される、ことを特徴とする請求項２２に記載の半導体メモリ装置におけるレイアウト方法。
  24. 前記ローカルビットラインは、前記ローカルビットラインの下部に垂直方向に重なる可変抵抗体とコンタクトを通じて接続され、前記ローカルワードラインは該ローカルワードラインと垂直方向に重なる下部のアクティブ領域とコンタクトを通じて接続される、ことを特徴とする請求項２３に記載の半導体メモリ装置におけるレイアウト方法。
  25. 前記グローバルワードラインは、前記ダミーセルとの垂直方向に重なる部分に配列される、ことを特徴とする請求項２４に記載の半導体メモリ装置におけるレイアウト方法。
  26. 前記第２段階は、前記少なくとも３層以上の配線層の最下部層の第１配線層に第１方向を長手方向にするローカルビットライン、及び一定間隔を置いて配列される任意の本数のローカルビットラインごとに１つ介されるグローバルビットラインを互いに平行に配列する段階と、
    前記第１配線層の上部の第２配線層に前記第１方向とは交差する第２方向を長手方向とするローカルワードラインを一定間隔を置いて配列する段階と、
    前記第２配線層の上部の第３配線層に前記第２方向を長手方向にするグローバルワードラインを一定間隔を置いて配列する段階と、を備える、ことを特徴とする請求項２０に記載の半導体メモリ装置におけるレイアウト方法。
  27. 前記グローバルワードラインは、前記ローカルワードラインより少ない本数で具備され、１つのグローバルワードラインは一定本数のローカルワードラインのうちのいずれか１つと垂直方向に重なって配列される、ことを特徴とする請求項２６に記載の半導体メモリ装置におけるレイアウト方法。
  28. 前記ローカルビットラインは、該ローカルビットラインの下部で垂直方向に重なる可変抵抗体とコンタクトを通じて接続され、
    前記ローカルワードラインは、該ローカルワードラインの下部で垂直方向に重なるアクティブ領域とコンタクトを通じて接続される、ことを特徴とする請求項２７に記載の半導体メモリ装置におけるレイアウト方法。
  29. 前記グローバルビットラインは、前記ダミーセルと垂直方向に重なる部分に配列される、ことを特徴とする請求項２８に記載の半導体メモリ装置におけるレイアウト方法。
JP2006106576A 2005-04-08 2006-04-07 半導体メモリ装置のレイアウト構造及びそのレイアウト方法 Active JP5063917B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050029369A KR100621774B1 (ko) 2005-04-08 2005-04-08 반도체 메모리 장치에서의 레이아웃구조 및 그에 따른레이아웃 방법
KR10-2005-0029369 2005-04-08

Publications (2)

Publication Number Publication Date
JP2006295177A true JP2006295177A (ja) 2006-10-26
JP5063917B2 JP5063917B2 (ja) 2012-10-31

Family

ID=36609554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006106576A Active JP5063917B2 (ja) 2005-04-08 2006-04-07 半導体メモリ装置のレイアウト構造及びそのレイアウト方法

Country Status (6)

Country Link
US (2) US7589367B2 (ja)
EP (1) EP1710804B1 (ja)
JP (1) JP5063917B2 (ja)
KR (1) KR100621774B1 (ja)
CN (1) CN1845329B (ja)
DE (1) DE602006011803D1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772904B1 (ko) 2006-10-02 2007-11-05 삼성전자주식회사 가변저항 메모리 장치 및 그 제조 방법
WO2009022373A1 (ja) * 2007-08-10 2009-02-19 Renesas Technology Corp. 半導体装置及びその製造方法
KR101027680B1 (ko) 2009-04-16 2011-04-12 주식회사 하이닉스반도체 의사 폴디드 비트라인 구조의 반도체 메모리 장치 및 그 제조 방법
JP2011129705A (ja) * 2009-12-17 2011-06-30 Toshiba Corp 半導体記憶装置
US8222075B2 (en) 2008-04-04 2012-07-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device using a variable resistance film and method of manufacturing the same

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US7651906B2 (en) 2005-06-20 2010-01-26 Samsung Electronics Co., Ltd. Integrated circuit devices having a stress buffer spacer and methods of fabricating the same
KR100689831B1 (ko) * 2005-06-20 2007-03-08 삼성전자주식회사 서로 자기정렬된 셀 다이오드 및 하부전극을 갖는 상변이기억 셀들 및 그 제조방법들
US20070120180A1 (en) * 2005-11-25 2007-05-31 Boaz Eitan Transition areas for dense memory arrays
KR100781982B1 (ko) * 2006-11-02 2007-12-06 삼성전자주식회사 반도체 메모리 장치 및 워드라인 콘택들의 레이아웃 구조
KR100850283B1 (ko) * 2007-01-25 2008-08-04 삼성전자주식회사 3차원 적층구조를 가지는 저항성 반도체 메모리 장치 및그의 워드라인 디코딩 방법
KR100809725B1 (ko) * 2007-03-27 2008-03-07 삼성전자주식회사 스트랩핑 콘택 피치가 개선된 반도체 메모리소자
KR100929633B1 (ko) 2007-05-11 2009-12-03 주식회사 하이닉스반도체 상변화 기억 소자
US7759666B2 (en) * 2007-06-29 2010-07-20 Sandisk 3D Llc 3D R/W cell with reduced reverse leakage
US7800939B2 (en) * 2007-06-29 2010-09-21 Sandisk 3D Llc Method of making 3D R/W cell with reduced reverse leakage
KR100909537B1 (ko) 2007-09-07 2009-07-27 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
WO2009108875A1 (en) * 2008-02-28 2009-09-03 Contour Semiconductor, Inc. Storage array with diagonal connection of power supplies
US7885100B2 (en) 2008-03-12 2011-02-08 Hynix Semiconductor Inc. Phase change random access memory and layout method of the same
KR100910235B1 (ko) * 2008-03-12 2009-07-31 주식회사 하이닉스반도체 상 변화 메모리 장치 및 그의 레이아웃 방법
US8351250B2 (en) * 2008-08-28 2013-01-08 Ovonyx, Inc. Programmable resistance memory
KR100990944B1 (ko) 2008-11-10 2010-11-01 주식회사 하이닉스반도체 상변화 기억 소자 및 그의 제조방법
KR101006527B1 (ko) * 2008-11-10 2011-01-07 주식회사 하이닉스반도체 상변화 기억 소자 및 그의 제조방법
KR101069285B1 (ko) 2008-11-21 2011-10-04 주식회사 하이닉스반도체 상변화 기억 소자 및 그의 제조방법
US8717797B2 (en) 2009-09-01 2014-05-06 Rambus Inc. Semiconductor memory device with hierarchical bitlines
KR101741069B1 (ko) 2010-06-11 2017-05-30 삼성전자 주식회사 비휘발성 메모리 장치
JP2012022752A (ja) * 2010-07-15 2012-02-02 Elpida Memory Inc 半導体装置及びその試験方法
US9224496B2 (en) 2010-08-11 2015-12-29 Shine C. Chung Circuit and system of aggregated area anti-fuse in CMOS processes
US9818478B2 (en) 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US9236141B2 (en) 2010-08-20 2016-01-12 Shine C. Chung Circuit and system of using junction diode of MOS as program selector for programmable resistive devices
US8644049B2 (en) 2010-08-20 2014-02-04 Shine C. Chung Circuit and system of using polysilicon diode as program selector for one-time programmable devices
US8488359B2 (en) 2010-08-20 2013-07-16 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices
US9460807B2 (en) 2010-08-20 2016-10-04 Shine C. Chung One-time programmable memory devices using FinFET technology
US10923204B2 (en) 2010-08-20 2021-02-16 Attopsemi Technology Co., Ltd Fully testible OTP memory
US9070437B2 (en) 2010-08-20 2015-06-30 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink
US8830720B2 (en) 2010-08-20 2014-09-09 Shine C. Chung Circuit and system of using junction diode as program selector and MOS as read selector for one-time programmable devices
US9251893B2 (en) 2010-08-20 2016-02-02 Shine C. Chung Multiple-bit programmable resistive memory using diode as program selector
US9025357B2 (en) 2010-08-20 2015-05-05 Shine C. Chung Programmable resistive memory unit with data and reference cells
US9042153B2 (en) 2010-08-20 2015-05-26 Shine C. Chung Programmable resistive memory unit with multiple cells to improve yield and reliability
US9711237B2 (en) 2010-08-20 2017-07-18 Attopsemi Technology Co., Ltd. Method and structure for reliable electrical fuse programming
US9019742B2 (en) 2010-08-20 2015-04-28 Shine C. Chung Multiple-state one-time programmable (OTP) memory to function as multi-time programmable (MTP) memory
US10916317B2 (en) 2010-08-20 2021-02-09 Attopsemi Technology Co., Ltd Programmable resistance memory on thin film transistor technology
US10249379B2 (en) 2010-08-20 2019-04-02 Attopsemi Technology Co., Ltd One-time programmable devices having program selector for electrical fuses with extended area
US9824768B2 (en) 2015-03-22 2017-11-21 Attopsemi Technology Co., Ltd Integrated OTP memory for providing MTP memory
US9496033B2 (en) 2010-08-20 2016-11-15 Attopsemi Technology Co., Ltd Method and system of programmable resistive devices with read capability using a low supply voltage
US9431127B2 (en) 2010-08-20 2016-08-30 Shine C. Chung Circuit and system of using junction diode as program selector for metal fuses for one-time programmable devices
US10229746B2 (en) 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security
US8923085B2 (en) * 2010-11-03 2014-12-30 Shine C. Chung Low-pin-count non-volatile memory embedded in a integrated circuit without any additional pins for access
US9019791B2 (en) 2010-11-03 2015-04-28 Shine C. Chung Low-pin-count non-volatile memory interface for 3D IC
US8988965B2 (en) * 2010-11-03 2015-03-24 Shine C. Chung Low-pin-count non-volatile memory interface
US8913449B2 (en) 2012-03-11 2014-12-16 Shine C. Chung System and method of in-system repairs or configurations for memories
US9496265B2 (en) 2010-12-08 2016-11-15 Attopsemi Technology Co., Ltd Circuit and system of a high density anti-fuse
US8848423B2 (en) 2011-02-14 2014-09-30 Shine C. Chung Circuit and system of using FinFET for building programmable resistive devices
US10586832B2 (en) 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
US10192615B2 (en) 2011-02-14 2019-01-29 Attopsemi Technology Co., Ltd One-time programmable devices having a semiconductor fin structure with a divided active region
KR101298190B1 (ko) * 2011-10-13 2013-08-20 에스케이하이닉스 주식회사 저항성 메모리 장치, 그 레이아웃 구조 및 센싱 회로
US9136261B2 (en) 2011-11-15 2015-09-15 Shine C. Chung Structures and techniques for using mesh-structure diodes for electro-static discharge (ESD) protection
US8912576B2 (en) 2011-11-15 2014-12-16 Shine C. Chung Structures and techniques for using semiconductor body to construct bipolar junction transistors
US9324849B2 (en) 2011-11-15 2016-04-26 Shine C. Chung Structures and techniques for using semiconductor body to construct SCR, DIAC, or TRIAC
US9007804B2 (en) 2012-02-06 2015-04-14 Shine C. Chung Circuit and system of protective mechanisms for programmable resistive memories
KR20130123931A (ko) * 2012-05-04 2013-11-13 에스케이하이닉스 주식회사 저항성 메모리 장치 및 그 제조 방법
US8466253B1 (en) 2012-06-29 2013-06-18 Sabic Innovative Plastics Ip B.V. Poly(phenylene ether) process
US9076526B2 (en) 2012-09-10 2015-07-07 Shine C. Chung OTP memories functioning as an MTP memory
US9183897B2 (en) 2012-09-30 2015-11-10 Shine C. Chung Circuits and methods of a self-timed high speed SRAM
US9324447B2 (en) 2012-11-20 2016-04-26 Shine C. Chung Circuit and system for concurrently programming multiple bits of OTP memory devices
US9412473B2 (en) 2014-06-16 2016-08-09 Shine C. Chung System and method of a novel redundancy scheme for OTP
CN105825881B (zh) * 2015-01-09 2019-01-01 旺宏电子股份有限公司 记忆体
US9653681B2 (en) * 2015-03-12 2017-05-16 Kabushiki Kaisha Toshiba Semiconductor memory device
US10074410B2 (en) 2016-09-30 2018-09-11 Arm Limited Integrated circuit using shaping and timing circuitries
WO2018125135A1 (en) * 2016-12-29 2018-07-05 Intel Corporation Sram with hierarchical bit lines in monolithic 3d integrated chips
US11615859B2 (en) 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US10726914B2 (en) 2017-04-14 2020-07-28 Attopsemi Technology Co. Ltd Programmable resistive memories with low power read operation and novel sensing scheme
US11062786B2 (en) 2017-04-14 2021-07-13 Attopsemi Technology Co., Ltd One-time programmable memories with low power read operation and novel sensing scheme
US10535413B2 (en) 2017-04-14 2020-01-14 Attopsemi Technology Co., Ltd Low power read operation for programmable resistive memories
KR20180120019A (ko) * 2017-04-26 2018-11-05 에스케이하이닉스 주식회사 반도체 소자 및 이의 제조 방법
US10770160B2 (en) 2017-11-30 2020-09-08 Attopsemi Technology Co., Ltd Programmable resistive memory formed by bit slices from a standard cell library
US10878872B2 (en) * 2018-10-31 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Random access memory
TWI755932B (zh) * 2020-11-17 2022-02-21 華邦電子股份有限公司 用以量測重疊狀態的布局
US20230067357A1 (en) * 2021-08-30 2023-03-02 International Business Machines Corporation Individually plasma-induced memory unit cells for a crossbar array

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11283365A (ja) * 1997-12-18 1999-10-15 Siemens Ag メモリセルアレイを有する半導体メモリ
JP2000207886A (ja) * 1999-01-08 2000-07-28 Seiko Epson Corp 半導体記憶装置
JP2002170377A (ja) * 2000-09-22 2002-06-14 Mitsubishi Electric Corp 薄膜磁性体記憶装置
JP2004088045A (ja) * 2002-06-25 2004-03-18 Renesas Technology Corp 薄膜磁性体記憶装置およびそれを備える半導体集積回路装置
JP2004193282A (ja) * 2002-12-10 2004-07-08 Renesas Technology Corp 不揮発性半導体記憶装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6292181B1 (en) 1994-09-02 2001-09-18 Nec Corporation Structure and method for controlling a host computer using a remote hand-held interface device
JP3364549B2 (ja) * 1995-02-22 2003-01-08 三菱電機株式会社 半導体記憶装置
US5748545A (en) * 1997-04-03 1998-05-05 Aplus Integrated Circuits, Inc. Memory device with on-chip manufacturing and memory cell defect detection capability
JP3938808B2 (ja) * 1997-12-26 2007-06-27 株式会社ルネサステクノロジ 半導体記憶装置
US6437383B1 (en) * 2000-12-21 2002-08-20 Intel Corporation Dual trench isolation for a phase-change memory cell and method of making same
US6542424B2 (en) * 2001-04-27 2003-04-01 Hitachi, Ltd. Semiconductor integrated circuit device using static memory cells with bit line pre-amplifier and main amplifier
US6740017B2 (en) * 2001-06-26 2004-05-25 Raul Pino Indoor walking workout facility
KR100463602B1 (ko) * 2001-12-29 2004-12-29 주식회사 하이닉스반도체 불휘발성 강유전체 메모리의 배선
US6940749B2 (en) * 2003-02-24 2005-09-06 Applied Spintronics Technology, Inc. MRAM array with segmented word and bit lines
JP4529493B2 (ja) * 2004-03-12 2010-08-25 株式会社日立製作所 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11283365A (ja) * 1997-12-18 1999-10-15 Siemens Ag メモリセルアレイを有する半導体メモリ
JP2000207886A (ja) * 1999-01-08 2000-07-28 Seiko Epson Corp 半導体記憶装置
JP2002170377A (ja) * 2000-09-22 2002-06-14 Mitsubishi Electric Corp 薄膜磁性体記憶装置
JP2004088045A (ja) * 2002-06-25 2004-03-18 Renesas Technology Corp 薄膜磁性体記憶装置およびそれを備える半導体集積回路装置
JP2004193282A (ja) * 2002-12-10 2004-07-08 Renesas Technology Corp 不揮発性半導体記憶装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772904B1 (ko) 2006-10-02 2007-11-05 삼성전자주식회사 가변저항 메모리 장치 및 그 제조 방법
US7808815B2 (en) 2006-10-02 2010-10-05 Samsung Electronics Co., Ltd. Variable resistance memory device and method of manufacturing the same
WO2009022373A1 (ja) * 2007-08-10 2009-02-19 Renesas Technology Corp. 半導体装置及びその製造方法
US8179739B2 (en) 2007-08-10 2012-05-15 Renesas Electronics Corporation Semiconductor device and its manufacturing method
JP5113845B2 (ja) * 2007-08-10 2013-01-09 ルネサスエレクトロニクス株式会社 半導体装置
US8482961B2 (en) 2007-08-10 2013-07-09 Renesas Electronics Corporation Semiconductor device and its manufacturing method
US8737116B2 (en) 2007-08-10 2014-05-27 Renesas Electronics Corporation Semiconductor device and its manufacturing method
US9208828B2 (en) 2007-08-10 2015-12-08 Renesas Electronics Corporation Semiconductor device and its manufacturing method
US8222075B2 (en) 2008-04-04 2012-07-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device using a variable resistance film and method of manufacturing the same
KR101027680B1 (ko) 2009-04-16 2011-04-12 주식회사 하이닉스반도체 의사 폴디드 비트라인 구조의 반도체 메모리 장치 및 그 제조 방법
JP2011129705A (ja) * 2009-12-17 2011-06-30 Toshiba Corp 半導体記憶装置

Also Published As

Publication number Publication date
US7993961B2 (en) 2011-08-09
EP1710804A3 (en) 2006-10-25
CN1845329B (zh) 2010-05-12
US20060226459A1 (en) 2006-10-12
JP5063917B2 (ja) 2012-10-31
EP1710804A2 (en) 2006-10-11
KR100621774B1 (ko) 2006-09-15
US20090291522A1 (en) 2009-11-26
US7589367B2 (en) 2009-09-15
EP1710804B1 (en) 2010-01-20
CN1845329A (zh) 2006-10-11
DE602006011803D1 (de) 2010-03-11

Similar Documents

Publication Publication Date Title
JP5063917B2 (ja) 半導体メモリ装置のレイアウト構造及びそのレイアウト方法
KR100827697B1 (ko) 3차원 구조를 가지는 반도체 메모리 장치 및 셀 어레이구조
US7405960B2 (en) Semiconductor memory device and method for biasing dummy line therefor
JP5396011B2 (ja) 相変化メモリ装置
KR100688540B1 (ko) 메모리 셀의 집적도를 향상시킨 반도체 메모리 장치
US7414915B2 (en) Memory device with reduced word line resistance
JP5396544B2 (ja) 半導体記憶装置
US7639558B2 (en) Phase change random access memory (PRAM) device
US20110103134A1 (en) Resistance random access memory having common source line
CN102254570A (zh) 半导体器件
KR100781982B1 (ko) 반도체 메모리 장치 및 워드라인 콘택들의 레이아웃 구조
US7907467B2 (en) Resistance semiconductor memory device having three-dimensional stack and word line decoding method thereof
US10014467B2 (en) Semiconductor memory device
JP2006269062A (ja) ビットライン及び／またはワードラインの駆動能力を向上させた不揮発性メモリ装置
US7852666B2 (en) Nonvolatile memory using resistance material
KR100960462B1 (ko) 상 변화 메모리 장치 및 그 형성 방법
KR100967104B1 (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080201

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080620

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120710

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120808

R150 Certificate of patent or registration of utility model

Ref document number: 5063917

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250