TWI755932B

TWI755932B - 用以量測重疊狀態的布局

Info

Publication number: TWI755932B
Application number: TW109140100A
Authority: TW
Inventors: 詹啟宏; 曾俊僑; 蘇宏銘
Original assignee: 華邦電子股份有限公司
Priority date: 2020-11-17
Filing date: 2020-11-17
Publication date: 2022-02-21
Also published as: TW202221811A

Abstract

一種用以量測重疊狀態的布局，包括布局區域、第一虛擬主動區區域與多個虛擬組件區域。第一虛擬主動區區域位在布局區域中。多個虛擬組件區域堆疊在布局區域中。在多個虛擬組件區域中的一個形成在第一虛擬主動區區域上的當下，多個虛擬組件區域中的一個與第一虛擬主動區區域具有第一重疊區域，且第一重疊區域不包括多個虛擬組件區域中的其他虛擬組件區域。

Description

用以量測重疊狀態的布局

本發明是有關於一種半導體布局，且特別是有關於一種用以量測重疊狀態的布局。

在目前半導體元件(如，記憶體元件)的製程中，由於半導體元件的排列越趨緊密，因此在半導體元件中的一些組件的製程完成之後，難以直接量測與前道製程所形成的組件之間的重疊狀態(對準狀態)，而導致問題反應過慢或良率下降。

本發明提供一種用以量測重疊狀態的布局，其可用以有效且即時地獲得半導體元件中的相對應的組件之間的重疊狀態。

本發明提出一種用以量測重疊狀態的布局，包括布局區域、第一虛擬主動區區域與多個虛擬組件區域。第一虛擬主動區區域位在布局區域中。多個虛擬組件區域堆疊在布局區域中。在多個虛擬組件區域中的一個形成在第一虛擬主動區區域上的當下，多個虛擬組件區域中的一個與第一虛擬主動區區域具有第一重疊區域，且第一重疊區域不包括多個虛擬組件區域中的其他虛擬組件區域。

基於上述，在本發明所提出的用以量測重疊狀態的布局中，在多個虛擬組件區域中的一個形成在第一虛擬主動區區域上的當下，多個虛擬組件區域中的一個與第一虛擬主動區區域具有第一重疊區域，且第一重疊區域不包括多個虛擬組件區域中的其他虛擬組件區域。因此，在形成虛擬組件區域之後，可有效且即時地在第一重疊區域中量測虛擬組件區域中的虛擬組件與第一虛擬主動區區域中的虛擬主動區之間的重疊狀態，進而可獲得半導體元件中的相對應的主動區與組件之間的重疊狀態。如此一來，可即時反應問題、有效地提升良率並降地生產成本。此外，藉由對布局進行重疊狀態的量測，可避免高電壓電子束直接對產品的元件區進行量測時所產生的不良影響。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A至圖1F為本發明一實施例的用以量測重疊狀態的布局的堆疊流程示意圖。圖2為本發明一實施例的用以量測重疊狀態的布局中的各個區域的示意圖。圖3為圖2的區域中的組件的示意圖。

請參照圖1F、圖2與圖3，用以量測重疊狀態的布局100包括布局區域102、虛擬主動區區域AC與多個虛擬組件區域。此外，布局100更包括虛擬主動區區域AS與虛擬電容接觸窗區域CC中的至少一者。

布局100可用以獲得半導體元件中的相對應的組件之間的重疊狀態。在本實施例中，布局100是以獲得記憶體元件(如，動態隨機存取記憶體(DRAM))中的相對應的組件之間的重疊狀態為例，但本發明並不以此為限。布局100可位在晶圓的晶片區或切割道中。在晶圓中，晶片區與切割道為不同區域。晶片區可包括半導體元件區與虛擬區(dummy region)。半導體元件區(如，記憶體元件區)為用以形成發揮元件功能(如，儲存功能)的半導體元件的區域。虛擬區為用以形成布局100中的虛擬組件的區域，但並非用以發揮元件功能(如，儲存功能)的區域。布局100中的虛擬組件與半導體元件(如，記憶體元件)中的組件可由相同製程同時形成。布局區域102可位在晶片區的虛擬區或切割道中。

相較於將布局100設置在切割道的情況，在布局100位在晶圓的晶片區中的情況下，布局100的環境更接近於半導體元件區的環境。因此，在使用布局100來獲得半導體元件中的相對應的組件之間的重疊狀態時，更能精確的反應出半導體元件中的組件之間的重疊狀態。

請參照圖1A、圖2與圖3，虛擬主動區區域AS位在布局區域102中。虛擬主動區區域AS可包括多個虛擬主動區104。虛擬主動區104的形狀例如是條狀。多個虛擬主動區104例如是以矩陣方式排列。虛擬主動區104可為基底(未示出)的一部分。此外，可藉由隔離結構(如，淺溝渠隔離結構)在基底中定義出虛擬主動區104。

請參照圖1B、圖2與圖3，虛擬主動區區域AC位在布局區域102中。虛擬主動區區域AC可連接於虛擬主動區區域AS。虛擬主動區區域AC可包括多個虛擬主動區106。虛擬主動區106的形狀例如是條狀。多個虛擬主動區106例如是以矩陣方式排列。虛擬主動區106可藉由對虛擬主動區104切割而形成。虛擬主動區104的長度可大於虛擬主動區106的長度。虛擬主動區104可為基底(未示出)的一部分。此外，可藉由隔離結構(如，淺溝渠隔離結構)對虛擬主動區104進行切割而形成虛擬主動區106。

請參照圖1C至圖1E，多個虛擬組件區域堆疊在布局區域102中。在本實施例中，多個虛擬組件區域可選自由虛擬埋入式字元線區域BWL、虛擬位元線接觸窗區域CA與虛擬位元線區域GS所組成的群組。在多個虛擬組件區域中的一個形成在虛擬主動區區域AC上的當下，多個虛擬組件區域中的一個與虛擬主動區區域AC具有重疊區域，且重疊區域不包括多個虛擬組件區域中的其他虛擬組件區域，藉此可用以有效且即時地量測半導體元件中的相對應的組件之間的重疊狀態。在一些實施例中，在每個虛擬組件區域形成在虛擬主動區區域AC上的當下，每個虛擬組件區域與虛擬主動區區域AC可具有重疊區域，且重疊區域不包括多個虛擬組件區域中的其他虛擬組件區域，舉例說明如下。

請參照圖1C、圖2與圖3，虛擬埋入式字元線區域BWL可位在虛擬主動區區域AC中。虛擬埋入式字元線區域BWL可堆疊在虛擬主動區區域AC上。亦即，在形成虛擬主動區區域AC之後，才形成虛擬埋入式字元線區域BWL。虛擬埋入式字元線區域BWL可小於虛擬主動區區域AC。虛擬埋入式字元線區域BWL可包括多個虛擬埋入式字元線108。埋入式字元線108可埋入於基底中。虛擬埋入式字元線108的形狀例如是條狀。多個虛擬埋入式字元線108例如是以矩陣方式排列。

在虛擬埋入式字元線區域BWL形成在虛擬主動區區域AC上的當下，虛擬埋入式字元線區域BWL與虛擬主動區區域AC具有重疊區域R1，且重疊區域R1不包括多個虛擬組件區域中的其他虛擬組件區域。如此一來，在同時形成記憶體元件中的埋入式字元線與布局100中的虛擬埋入式字元線108之後，可有效且即時地在重疊區域R1的邊界處量測虛擬埋入式字元線108與虛擬主動區106之間的重疊狀態，而不受到其他虛擬組件區域中的虛擬組件的影響，藉此可獲得記憶體元件中的相對應的埋入式字元線與主動區之間的重疊狀態。

舉例來說，請參照圖1C中的放大圖，在重疊區域R1的相對兩邊界處分別量測相對應的虛擬主動區106在Y方向上突出於虛擬埋入式字元線108的距離A與距離B。距離A與距離B的差值即為虛擬埋入式字元線108與虛擬主動區106在Y方向上的重疊偏差(overlay shift)(即，重疊偏差=A-B)。

請參照圖1D、圖2與圖3，虛擬位元線接觸窗區域CA可位在虛擬主動區區域AC中。虛擬位元線接觸窗區域CA可堆疊在虛擬埋入式字元線區域BWL上。亦即，在形成虛擬埋入式字元線區域BWL之後，才形成虛擬位元線接觸窗區域CA。虛擬位元線接觸窗區域CA可小於虛擬主動區區域AC且大於虛擬埋入式字元線區域BWL。虛擬位元線接觸窗區域CA可包括多個虛擬位元線接觸窗110。虛擬位元線接觸窗110的形狀例如是圓型或矩形。多個虛擬位元線接觸窗110例如是以矩陣方式排列。

在虛擬位元線接觸窗區域CA形成在虛擬主動區區域AC上的當下，虛擬位元線接觸窗區域CA與虛擬主動區區域AC具有重疊區域R2，且重疊區域R2不包括多個虛擬組件區域中的其他虛擬組件區域(如，虛擬埋入式字元線區域BWL)。如此一來，在同時形成記憶體元件中的位元線接觸窗與布局100中的虛擬位元線接觸窗110之後，可有效且即時地在重疊區域R2中量測虛擬位元線接觸窗110與虛擬主動區106之間的重疊狀態，而不受到其他虛擬組件區域中的虛擬組件的影響，藉此可獲得記憶體元件中的相對應的位元線接觸窗與主動區之間的重疊狀態。

舉例來說，請參照圖1D中的放大圖，在重疊區域R2中，量測虛擬位元線接觸窗110與虛擬主動區106兩端在Y方向上的最小距離C與最小距離D，且量測虛擬位元線接觸窗110與其兩側的虛擬主動區106在X方向上的最小距離E與最小距離F。最小距離C與最小距離D的差值即為虛擬位元線接觸窗110與虛擬主動區106在Y方向上的重疊偏差(即，重疊偏差(Y方向)=C-D)。最小距離E與最小距離F的差值即為虛擬位元線接觸窗110與虛擬主動區106在X方向上的重疊偏差(即，重疊偏差(X方向)=E-F)。

請參照圖1E、圖2與圖3，虛擬位元線區域GS可相交於虛擬主動區區域AC、虛擬位元線接觸窗區域CA與虛擬埋入式字元線區域BWL。虛擬位元線區域GS可堆疊在虛擬位元線接觸窗區域CA上。亦即，在形成虛擬位元線接觸窗區域CA之後，才形成虛擬位元線區域GS。虛擬位元線區域GS可包括多個虛擬位元線112。虛擬位元線112的形狀例如是條狀。多個虛擬位元線112例如是以矩陣方式排列。

在虛擬位元線區域GS形成在虛擬主動區區域AC上的當下，虛擬位元線區域GS與虛擬主動區區域AC具有重疊區域R3，且重疊區域R3不包括多個虛擬組件區域中的其他虛擬組件區域(如，虛擬埋入式字元線區域BWL與虛擬位元線接觸窗區域CA)。如此一來，在同時形成記憶體元件中的位元線與布局100中的虛擬位元線112之後，可有效且即時地在重疊區域R3中量測虛擬位元線112與虛擬主動區106之間的重疊狀態，而不受到其他虛擬組件區域中的虛擬組件的影響，藉此可獲得記憶體元件中的相對應的位元線與主動區之間的重疊狀態。

舉例來說，請參照圖1E中的放大圖，在重疊區域R3中，量測虛擬位元線112與虛擬主動區106兩端在X方向上的最小距離G與最小距離H。最小距離G與最小距離H的差值即為虛擬位元線112與虛擬主動區106在X方向上的重疊偏差(即，重疊偏差=G-H)。此外，在虛擬位元線112是藉由自對準雙重圖案化(self-alignment double patterning，SADP)製程所形成的情況下，虛擬位元線112與虛擬主動區106在X方向上的重疊偏差可為相鄰兩個虛擬位元線112所計算出的重疊偏差的平均值(即，重疊偏差=[(G-H)+(I-J)]/2)。

請參照圖1F、圖2與圖3，虛擬電容接觸窗區域CC位在布局區域102中。虛擬電容接觸窗區域CC可堆疊在虛擬位元線區域GS上。亦即，在形成虛擬位元線區域GS之後，才形成虛擬電容接觸窗區域CC。虛擬電容接觸窗區域CC可大於虛擬主動區區域AC。虛擬電容接觸窗區域CC可包括多個虛擬電容接觸窗114。虛擬電容接觸窗114的形狀例如是圓型或矩形。多個虛擬電容接觸窗114例如是以矩陣方式排列。

在虛擬電容接觸窗區域CC形成在布局區域102中的當下，重疊區域R4不包括上述多個虛擬組件區域(如，虛擬埋入式字元線區域BWL、虛擬位元線接觸窗區域CA與虛擬位元線區域GS)與虛擬主動區區域AC。如此一來，在重疊區域R4中，相鄰的虛擬電容接觸窗114會產生短路缺陷，且此短路缺陷可用於缺陷檢驗程式的感度測試。

請參照圖1E中的放大圖，在虛擬電容接觸窗區域CC、虛擬位元線區域GS、虛擬位元線接觸窗區域CA、虛擬埋入式字元線區域BWL與虛擬主動區區域AC的重疊區域R5中，兩個虛擬埋入式字元線108可在X方向上延伸且穿過虛擬主動區106。一個虛擬位元線112可在Y方向上延伸且穿過虛擬主動區106。虛擬位元線112可藉由虛擬位元線接觸窗110電性連接至虛擬主動區106中的摻雜區。虛擬電容接觸窗114位在虛擬主動區106兩端上方，且電性連接至虛擬主動區106中的另一些摻雜區。在本實施例中，若將組件間的最小間距的二分之一設為F，則記憶胞M的長度ML約為3F(即，1.5倍的虛擬主動區106的間距)且寬度MW約2F(即，1倍的虛擬埋入式字元線108的間距)，且記憶胞M的面積約為6F ²(=3F×2F)。

此外，半導體元件更可包括所屬技術領域具有通常知識者所週知的其他組件(如，電容器及/或接觸窗(可電性連接於電容器與電容接觸窗之間))與介電層，且布局110更可包括相對應的組件(如，虛擬電容器及/或虛擬接觸窗(可電性連接於虛擬電容器與虛擬電容接觸窗114之間))與介電層，於此省略其說明。

基於上述實施例可知，在上述用以量測重疊狀態的布局100中，在多個虛擬組件區域(如，虛擬埋入式字元線區域BWL、虛擬位元線接觸窗區域CA與虛擬位元線區域GS)中的一個形成在虛擬主動區區域AC上的當下，多個虛擬組件區域中的一個與虛擬主動區區域AC具有重疊區域，且重疊區域不包括多個虛擬組件區域中的其他虛擬組件區域。因此，在形成虛擬組件區域之後，可有效且即時地在上述重疊區域中量測虛擬主動區區域AC中的虛擬主動區106與虛擬組件區域中的虛擬組件(如，虛擬埋入式字元線108、虛擬位元線接觸窗110或虛擬位元線112)之間的重疊狀態，進而可獲得半導體元件中的相對應的主動區與組件之間的重疊狀態。如此一來，可即時反應問題、有效地提升良率並降地生產成本。此外，藉由對布局100進行重疊狀態的量測，可避免高電壓電子束直接對產品的元件區進行量測時所產生的不良影響。

綜上所述，藉由上述實施例的用以量測重疊狀態的布局，可量測虛擬主動區區域中的虛擬主動區與所要量測的虛擬組件區域中的虛擬組件之間的重疊狀態，而不受到其他虛擬組件區域中的虛擬組件的影響，因此可有效且即時地獲得半導體元件中的相對應的組件之間的重疊狀態。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100:布局

102:布局區域

104,106:虛擬主動區

108:虛擬埋入式字元線

110:虛擬位元線接觸窗

112:虛擬位元線

114:虛擬電容接觸窗

AC,AS:虛擬主動區區域

BWL:虛擬埋入式字元線區域

CA:虛擬位元線接觸窗區域

CC:虛擬電容接觸窗區域

A~J:距離

GS:虛擬位元線區域

M:記憶胞

ML:長度

MW:寬度

R1,R2,R3,R4,R5:重疊區域

X,Y:方向

100:布局

102:布局區域

106:虛擬主動區

112:虛擬位元線

AC,AS:虛擬主動區區域

BWL:虛擬埋入式字元線區域

CA:虛擬位元線接觸窗區域

G~J:距離

GS:虛擬位元線區域

R3:重疊區域

X,Y:方向

Claims

一種用以量測重疊狀態的布局，包括：布局區域；第一虛擬主動區區域，位在所述布局區域中；以及多個虛擬組件區域，堆疊在所述布局區域中，其中在所述多個虛擬組件區域中的一個形成在所述第一虛擬主動區區域上的當下，所述多個虛擬組件區域中的所述一個與所述第一虛擬主動區區域具有第一重疊區域，且所述第一重疊區域不包括所述多個虛擬組件區域中的其他虛擬組件區域。
如請求項1所述的用以量測重疊狀態的布局，其中在每個所述虛擬組件區域形成在所述第一虛擬主動區區域上的當下，每個所述虛擬組件區域與所述第一虛擬主動區區域具有所述第一重疊區域，且所述第一重疊區域不包括所述多個虛擬組件區域中的其他虛擬組件區域。
如請求項1所述的用以量測重疊狀態的布局，其中所述多個虛擬組件區域選自由虛擬埋入式字元線區域、虛擬位元線接觸窗區域與虛擬位元線區域所組成的群組。
如請求項3所述的用以量測重疊狀態的布局，其中所述虛擬埋入式字元線區域位在所述第一虛擬主動區區域中，且所述虛擬埋入式字元線區域小於所述第一虛擬主動區區域。
如請求項4所述的用以量測重疊狀態的布局，其中所述虛擬位元線接觸窗區域位在所述第一虛擬主動區區域中，所述虛擬位元線接觸窗區域小於所述第一虛擬主動區區域且大於所述虛擬埋入式字元線區域。
如請求項5所述的用以量測重疊狀態的布局，其中所述虛擬位元線區域相交於所述第一虛擬主動區區域、所述虛擬位元線接觸窗區域與所述虛擬埋入式字元線區域。
如請求項3所述的用以量測重疊狀態的布局，其中所述虛擬埋入式字元線區域包括多個虛擬埋入式字元線，其中所述多個虛擬埋入式字元線的形狀包括條狀，且所述多個虛擬埋入式字元線以矩陣方式排列。
如請求項3所述的用以量測重疊狀態的布局，其中所述虛擬位元線接觸窗區域包括多個虛擬位元線接觸窗，其中所述多個虛擬位元線接觸窗的形狀包括圓型或矩形，且所述多個虛擬位元線接觸窗以矩陣方式排列。
如請求項3所述的用以量測重疊狀態的布局，其中所述虛擬位元線區域包括多個虛擬位元線，其中所述多個虛擬位元線的形狀包括條狀，且所述多個虛擬位元線以矩陣方式排列。
如請求項1所述的用以量測重疊狀態的布局，其中所述第一虛擬主動區區域包括多個第一虛擬主動區，其中所述多個第一虛擬主動區的形狀包括條狀，且所述多個第一虛擬主動區以矩陣方式排列。
如請求項10所述的用以量測重疊狀態的布局，更包括：第二虛擬主動區區域，位在所述布局區域中，其中所述第一虛擬主動區區域連接於所述第二虛擬主動區區域。
如請求項11所述的用以量測重疊狀態的布局，其中所述第二虛擬主動區區域包括多個第二虛擬主動區，且所述多個第二虛擬主動區的長度大於所述多個第一虛擬主動區的長度。
如請求項12所述的用以量測重疊狀態的布局，其中所述多個第一虛擬主動區藉由對所述多個第二虛擬主動區切割而形成，其中所述多個第二虛擬主動區的形狀包括條狀，且所述多個第二虛擬主動區以矩陣方式排列。
如請求項11所述的用以量測重疊狀態的布局，更包括：虛擬電容接觸窗區域，位在所述布局區域中，其中所述虛擬電容接觸窗區域與所述第二虛擬主動區區域具有第二重疊區域，且在所述虛擬電容接觸窗區域形成在所述布局區域中的當下，所述第二重疊區域不包括所述多個虛擬組件區域與所述第一虛擬主動區區域。
如請求項1所述的用以量測重疊狀態的布局，其中所述布局位在晶圓的晶片區中。