TWI736385B - 記憶元件的失效模式分析方法 - Google Patents
記憶元件的失效模式分析方法 Download PDFInfo
- Publication number
- TWI736385B TWI736385B TW109126547A TW109126547A TWI736385B TW I736385 B TWI736385 B TW I736385B TW 109126547 A TW109126547 A TW 109126547A TW 109126547 A TW109126547 A TW 109126547A TW I736385 B TWI736385 B TW I736385B
- Authority
- TW
- Taiwan
- Prior art keywords
- failure
- failure information
- group
- core
- gap
- Prior art date
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
一種記憶元件的失效模式分析方法,包括:利用檢測系統來掃描晶圓,以產生所述晶圓的失效圖形,並利用檢測程式來取得所述晶圓中的單位元的失效數量;依據字元線布局、位元線布局以及主動區布局定義出單位元的分組表;對自對準雙重圖案化製程中的至少一製程分類出核心群組與空隙群組;以及分別統計所述核心群組與所述空隙群組中的單位元的失效數量,以產生核心失效資訊與空隙失效資訊。
Description
本發明是有關於一種半導體元件的失效模式分析方法,且特別是有關於一種記憶元件的失效模式分析方法。
在電子產品的生產過程和使用過程中,當電子產品喪失其功能時可稱為失效(failure)。一般而言,有許多原因會造成電子產品失效。尋找電子產品的失效原因與機制,並提出預防再失效的對策的過程可稱為失效模式分析(failure mode analysis)。
目前,對半導體元件來進行失效模式分析的方法並不完善。具體來說,現行的失效模式分析大多仰賴物性失效分析(physical failure analysis,PFA)來確認失效模式,隨後才能反應出製程問題。然而,物性失效分析會花費許多人力物力且曠日廢時,進而導致製造成本增加且製程良率降低。
本發明提供一種記憶元件的失效模式分析方法,其可在物性失效分析(PFA)之前推測出失效製程站點,進而有效縮短分析時間並提升製程良率。
本發明提供一種記憶元件的失效模式分析方法,包括:利用檢測系統來掃描晶圓,以產生所述晶圓的失效圖形,並利用檢測程式來取得所述晶圓中的單位元的失效數量;依據字元線布局、位元線布局以及主動區布局定義出單位元的分組表;對自對準雙重圖案化製程中的至少一製程分類出核心群組與空隙群組;以及分別統計所述核心群組與所述空隙群組中的單位元的失效數量,以產生核心失效資訊與空隙失效資訊。
基於上述,本發明實施例藉由對自對準雙重圖案化(self-aligned double patterning,SADP)製程中的各種製程所對應的單位元的失效數量加以歸類,進而量化失效特徵並進行排序分析。也就是說,本發明實施例可利用數據統計手法來推測出失效製程站點,進而有效縮短分析時間並提升製程良率。
圖1是依照本發明一實施例的一種記憶元件的上視示意圖。以下實施例所述的記憶元件是以動態隨機存取記憶體(DRAM)為例來進行說明,但本發明不以此為限。
請參照圖1,本實施例提供一種記憶元件包括:字元線組WL、位元線組BL、多個主動區AA以及多個電容器接觸窗CC。具體來說,字元線組WL包括多條字元線WL0、WL1、WL2、WL3。字元線WL0、WL1、WL2、WL3沿著X方向延伸且沿著Y方向交替排列。在一實施例中,字元線WL0、WL1、WL2、WL3可以是埋入式字元線,其形成在基底(未繪示)中。位元線組BL包括多條位元線BL0、BL1、BL2、BL3。位元線BL0、BL1、BL2、BL3沿著Y方向延伸且沿著X方向交替排列。在一實施例中,位元線BL0、BL1、BL2、BL3形成在基底(未繪示)上,且分別與字元線WL0、WL1、WL2、WL3相交。雖然圖1僅繪示4條字元線與4條位元線,但本發明不以此為限,在其他實施例中,字元線與位元線的數量可依設計需求來調整。
在一實施例中,主動區AA被配置為帶狀。每一個主動區AA可橫越1條位元線與2條字元線,且每一主動區AA與所對應的位元線的重疊處具有位元線接觸窗BC。舉例來說,如圖1所示,主動區AA1橫越位元線BL1與字元線WL0、WL1,且主動區AA1與位元線BL1的重疊處具有位元線接觸窗BC1。在此情況下,位元線BL1可藉由位元線接觸窗BC1電性連接至主動區AA1。
在一實施例中,電容器接觸窗CC分別配置在由字元線WL0、WL1、WL2、WL3與位元線BL0、BL1、BL2、BL3所定義的區域中。電容器SC分別配置在電容器接觸窗CC上。舉例來說,如圖1所示,字元線WL0與位元線BL1、BL2定義出電容器接觸窗CC1的位置;而字元線WL1、WL2與位元線BL0、BL1則定義出電容器接觸窗CC2的位置。從另一角度來看,電容器接觸窗CC1、CC2分別配置在主動區AA1的兩端點上,電容器接觸窗CC1可電性連接主動區AA1與電容器SC1,而電容器接觸窗CC1可電性連接主動區AA1與電容器SC2。另外,雖然電容器接觸窗CC在圖1中顯示為矩形,但實際上形成的接觸窗會略呈圓形,且其大小可依製程需求來設計。
值得一提的是,主動區AA、電容器接觸窗CC以及電容器SC彼此偏移(offset)設置。舉例來說,如圖1所示,主動區AA1與電容器接觸窗CC1、CC2部分重疊;而電容器接觸窗CC1、CC2與電容器SC1、SC2也是部分重疊。也就是說,只要電容器接觸窗CC可電性連接下方的主動區AA與上方的電容器SC即為本發明所保護的範疇。
圖2是依照本發明第一實施例的一種失效模式分析方法的流程示意圖。圖3是圖1的記憶元件的單位元布局圖。圖4A至圖4F分別是依照SADP製程中的不同製程來對圖3的布局進行分群的示意圖。
請參照圖2,本發明第一實施例提供一種失效模式分析方法100,其包括以下步驟。首先,進行步驟102,利用檢測系統來掃描晶圓,以產生晶圓的失效圖形(failure pattern),並利用檢測程式來取得晶圓中的單位元的失效數量。在一實施例中,上述的檢測系統可例如是位元觀測系統(bit view system),其可對晶圓中的半導體元件進行電性檢測來確認半導體元件是否失效,進而產生晶圓映射圖(wafer map)。所述晶圓映射圖可提供晶圓的失效圖形以及晶圓中的失效晶粒的位置。在本實施例中,晶圓具有已製造完成的多個晶粒(dies),所述晶粒包括各種半導體元件(例如是記憶元件、邏輯元件、主動元件、被動元件等)於其中。
在掃描晶圓後,可利用檢測系統中的檢測程式來取得晶圓中的單位元的失效數量(failure count)。詳細地說,每一個晶粒具有多個記憶胞,其可排列成記憶胞陣列。在本實施例中,每一個記憶胞可儲存單位元資料(single-bit data)。當記憶胞無法儲存或讀取單位元資料時,代表此記憶胞失效。在一實施例中,上述的檢測程式可例如是C程式語言中的陣列圖案辨識(array pattern recognize in C programming language,APRC)檢測程式,其可用以取得晶圓中的失效記憶胞的數量。
接著,進行步驟104,依據字元線布局、位元線布局以及主動區布局定義出單位元(SB)的分組表。具體來說,以圖3的記憶元件為例,依據字元線WL0、WL1、WL2、WL3、位元線BL0、BL1、BL2、BL3以及主動區AA的連接關係定義出單位元的分組表,如下表1所示。詳細地說,表1示出了16個單位元C0~C7以及G0~G7,其分別對應於電容器SC(記憶胞)。舉例來說,在主動區AA1中,位元線BL1與字元線WL0可控制將單位元資料儲存在電容器SC1中。因此,表1中的位元線BL1與字元線WL0對應了與電容器SC1交疊的單位元C2。相似地,在主動區AA1中,位元線BL1與字元線WL1可控制將單位元資料儲存在電容器SC2中。因此,表1中的位元線BL1與字元線WL1對應了與電容器SC2交疊的單位元C3。另外,由於圖3僅繪示出4條字元線與4條位元線,因此表1僅包括16個單位元。但本發明不以此為限,在其他實施例中,由於字元線與位元線是規律排列,因此,可以表1的16個單位元為單位做週期性的重複排列。
表1
BL0 | BL1 | BL2 | BL3 | |
WL0 | C0 | C2 | G4 | G6 |
WL1 | G0 | C3 | C4 | G7 |
WL2 | G1 | G2 | C5 | C6 |
WL3 | C1 | G3 | G5 | C7 |
之後,進行步驟106,對自對準雙重圖案化(SADP)製程中的至少一製程分類出核心群組(core group)與空隙群組(gap group)。具體來說,由於SADP製程會產生不同線寬的重複圖案,因此,可將SADP製程分類出核心群組與空隙群組。在一實施例中,核心群組中的核心圖案與空隙群組中的空隙圖案可具有不同的線寬。以本實施例之記憶元件為例來說明,SADP製程可包括字元線製程、位元線製程、電容器接觸窗製程、電容器製程、主動區製程或其組合。也就是說,上述的字元線、位元線、電容器接觸窗、電容器、主動區等結構皆是以SADP製程來形成的。在此情況下,上述的結構可具有不同的線寬的核心圖案與空隙圖案。核心圖案與空隙圖案可被分類在不同的核心群組與空隙群組中。
舉例來說,圖4A是依照字元線製程來對圖3的布局進行分群的示意圖,虛線框DB1是沿著字元線WL方向延伸。在一實施例中,由虛線框DB1所限定的區域可被歸類為核心群組,其包括單位元C0、G0、G4、C4、G1、C1、C5以及G5。另一方面,未被虛線框DB1所限定的區域可被歸類為空隙群組,其包括單位元C2、G6、C3、G2、G7、C6、G3以及C7。圖4B是依照位元線製程來對圖3的布局進行分群的示意圖,虛線框DB2是沿著位元線BL方向延伸。在一實施例中,由虛線框DB2所限定的區域可被歸類為核心群組,其包括單位元C0、G1、C2、G4、G2、C5、G6以及C6。另一方面,未被虛線框DB2所限定的區域可被歸類為空隙群組,其包括單位元G0、C3、C1、G3、C4、G7、G5以及C7。圖4C是依照電容器接觸窗製程來對圖3的布局進行分群的示意圖,虛線框DB3對應於電容器接觸窗CC的位置並沿著位元線BL方向延伸。在一實施例中,由虛線框DB3所限定的區域可被歸類為核心群組,其包括單位元C0、G1、C2、G4、G2、C5、G6以及C6。另一方面,未被虛線框DB3所限定的區域可被歸類為空隙群組,其包括單位元G0、C3、C1、G3、C4、G7、G5以及C7。圖4D是依照第一電容器製程來對圖3的布局進行分群的示意圖,虛線框DB4是對應於電容器SC的位置並沿著字元線WL方向延伸。在一實施例中,由虛線框DB4所限定的區域可被歸類為核心群組,其包括單位元C0、G0、G4、C4、G1、C1、C5以及G5。另一方面,未被虛線框DB4所限定的區域可被歸類為空隙群組,其包括單位元C2、G6、C3、G2、G7、C6、G3以及C7。圖4E是依照第二電容器製程來對圖3的布局進行分群的示意圖,虛線框DB5是沿著主動區AA方向延伸。在一實施例中,由虛線框DB5所限定的區域可被歸類為核心群組,其包括單位元C0、G4、G2、C1、G3、C6、G5以及C7。另一方面,未被虛線框DB5所限定的區域可被歸類為空隙群組,其包括單位元C2、G0、C3、G1、G6、C4、G7以及C5。
之後,進行步驟108,分別統計核心群組與空隙群組中的單位元的失效數量,以產生核心失效資訊與空隙失效資訊。詳細地說,在APRC檢測程式產生出單位元C0~C7以及G0~G7的失效數量之後,可根據上述SADP製程中不同製程來計算核心群組中的單位元的失效數量以產生核心失效資訊。另一方面,可根據上述SADP製程中不同製程來計算空隙群組中的單位元的失效數量以產生空隙失效資訊。舉例來說,以圖4A的字元線製程為例,將核心群組中的單位元C0、G0、G4、C4、G1、C1、C5以及G5的失效數量加總可得到核心失效資訊,並將空隙群組中的單位元C2、G6、C3、G2、G7、C6、G3以及C7的失效數量加總可得到空隙失效資訊。由於不同製程具有不同的核心失效資訊與空隙失效資訊,因此,本實施例可得到至少5個核心失效資訊與至少5個空隙失效資訊,以對應於圖4A至圖4E的不同製程。
接著,進行步驟110,判斷核心失效資訊與空隙失效資訊的比值是否小於臨界值。由於核心失效資訊可大於或是小於空隙失效資訊,因此,此臨界值的定義是指小的失效資訊(量)除以大的失效資訊(量)的比值。在一實施例中,所述臨界值為0.5,亦即,核心失效資訊與空隙失效資訊相差2倍。但本發明不以此為限,在其他實施例中,所述臨界值可介於0.01至0.5之間,亦即,核心失效資訊與空隙失效資訊相差2倍至100倍。舉例來說,當核心失效資訊與空隙失效資訊的比值小於0.5,代表核心群組中的核心圖案與空隙群組中的空隙圖案的差異過大(即,大於2倍),其失效的可能性較高。反之,核心圖案與空隙圖案的差異小(即,小於2倍),其失效的可能性不大。
當核心失效資訊與空隙失效資訊的比值小於臨界值時,代表記憶元件中與SADP製程相關的結構可能有異。在此情況下,進行步驟112,對上述的製程所對應的失效位置來進行物性失效分析。值得注意的是,在本實施例中,對SADP製程中的不同製程進行分群,因此,可根據核心失效資訊與空隙失效資訊的比值來進行排序,以得到結構上的差異順序。舉例來說,當圖4A的第一核心失效資訊與第一空隙失效資訊的第一比值是遠小於圖4B的第二核心失效資訊與第二空隙失效資訊的第二比值,且第一比值小於0.5(即臨界值),代表字元線的差異大於位元線的差異。在此情況下,可針對字元線的位置來進行物性失效分析,以有效找出失效特徵並反應出製程問題。
另一方面,當核心失效資訊與空隙失效資訊的比值大於臨界值時,代表記憶元件中與SADP製程相關的結構是正常的。在此情況下,進行步驟114,結束失效模式分析方法100。
更進一步來說,在替代實施例中,可結合至少兩道製程,以得到更精確的失效位置。具體來說,圖4F是依照第一電容器製程(SW)與第二電容器製程(SB)來對圖3的布局進行分群的示意圖,虛線框DB4、DB5分別代表第一核心群組與第二核心群組。另一方面,未被虛線框DB4、DB5所限定的區域則被歸類為第一空隙群組與第二空隙群組。在進行圖2的步驟108時,可統計第一核心群組與第二核心群組交疊的單位元(例如C0、C1、G4、G5)的失效數量以產生第一失效資訊;統計第一核心群組與第一空隙群組交疊的單位元(例如G0、G1、C4、C5)的失效數量以產生第二失效資訊;統計第一空隙群組與第二核心群組交疊的單位元(例如G2、G3、C6、C7)的失效數量以產生第三失效資訊;以及統計第一空隙群組與第二空隙群組的交疊的單位元(例如C2、C3、G6、G7)的失效數量以產生第四失效資訊。接著,進行圖2的步驟110,判斷第一失效資訊、第二失效資訊、第三失效資訊以及第四失效資訊中的任兩者的比值是否小於臨界值。當第一失效資訊、第二失效資訊、第三失效資訊以及第四失效資訊中的任兩者的比值小於臨界值時,進行步驟112,對上述的製程所對應的失效位置來進行物性失效分析。
舉例來說,當第一失效資訊與第二失效資訊的比值小於0.5(即臨界值)時,代表單位元C0、C1、G4、G5處的電容器SC結構有異。在此情況下,可針對單位元C0、C1、G4、G5處的電容器SC來進行物性失效分析。因此,本實施例可更有效地集中在特定的失效特徵,以縮短分析時間並反應出製程問題,進而提升製程良率。
圖5是依照本發明第二實施例的一種失效模式分析方法的流程示意圖。
本發明第二實施例的失效模式分析方法200與本發明第一實施例的失效模式分析方法100基本上相似,相同的步驟102、104、106、108、110已於上述實施例中詳述過,於此便不再贅述。上述兩者不同之處在於,第二實施例的失效模式分析方法200更包括進行步驟111。也就是說,在判斷核心失效資訊與空隙失效資訊的比值是否小於臨界值(即步驟110)之後,當核心失效資訊與空隙失效資訊的比值小於臨界值時,代表記憶元件中與SADP製程相關的結構可能有異。在此情況下,進行步驟111,確認上述的製程的在線監視(in-line monitor)資訊是否正常。在一實施例中,上述的製程的在線監視資訊包括電容器的關鍵尺寸(critical dimension,CD)、電容器接觸窗的關鍵尺寸、字元線的寬度、位元線的寬度、主動區的寬度或其組合。當上述的製程的在線監視資訊異常時,進行步驟112,以對上述的製程所對應的失效位置來進行物性失效分析。另一方面,當上述的製程的在線監視資訊正常時,進行步驟114,結束失效模式分析方法200。
綜合上述,本實施例可在物性失效分析之前確認SADP製程的在線監視資訊,以提早推測出失效製程站點,進而有效縮短分析時間並準確地反應出製程問題。在此情況下,可縮短製程改善時間,以減少製程成本與晶圓損耗,進而有效提升製程良率。另外,在本實施例中,SADP製程中的製程問題可利用單位元的失效數量的數據來呈現。也就是說,此數據可與製程參數或製程缺陷相關。因此,本發明的失效模式分析方法100、200可利用人工智慧或大數據來自動化分析並推測出SADP製程中的失效製程站點,以有效縮短分析時間,進而提升產能與製程良率。
100、200:失效模式分析方法
102、104、106、108、110、111、112、114:步驟
AA、AA1:主動區
BC、BC1:位元線接觸窗
BL:位元線組
BL0、BL1、BL2、BL3:位元線
C0、C1、C2、C3、C4、C5、C6、C7、G0、G1、G2、G3、G4、G5、G6、G7:單位元
CC、CC1、CC2:電容器接觸窗
DB1、DB2、DB3、DB4、DB5:虛線框
SC、SC1、SC2:電容器
WL:字元線組
WL0、WL1、WL2、WL3:字元線
圖1是依照本發明一實施例的一種記憶元件的上視示意圖。
圖2是依照本發明第一實施例的一種失效模式分析方法的流程示意圖。
圖3是圖1的記憶元件的單位元布局圖。
圖4A是依照字元線製程來對圖3的布局進行分群的示意圖。
圖4B是依照位元線製程來對圖3的布局進行分群的示意圖。
圖4C是依照電容器接觸窗製程來對圖3的布局進行分群的示意圖。
圖4D是依照第一電容器製程來對圖3的布局進行分群的示意圖。
圖4E是依照第二電容器製程來對圖3的布局進行分群的示意圖。
圖4F是依照第一電容器製程與第二電容器製程來對圖3的布局進行分群的示意圖。
圖5是依照本發明第二實施例的一種失效模式分析方法的流程示意圖。
100:失效模式分析方法
102、104、106、108、110、112、114:步驟
Claims (10)
- 一種記憶元件的失效模式分析方法,包括: 利用檢測系統來掃描晶圓,以產生所述晶圓的失效圖形,並利用檢測程式來取得所述晶圓中的單位元的失效數量; 依據字元線布局、位元線布局以及主動區布局定義出單位元的分組表; 對自對準雙重圖案化製程中的至少一製程分類出核心群組與空隙群組;以及 分別統計所述核心群組與所述空隙群組中的單位元的失效數量,以產生核心失效資訊與空隙失效資訊。
- 如請求項1所述的記憶元件的失效模式分析方法,更包括判斷所述核心失效資訊與所述空隙失效資訊的比值是否小於臨界值,其中所述臨界值為0.5。
- 如請求項2所述的記憶元件的失效模式分析方法,當所述核心失效資訊與所述空隙失效資訊的所述比值小於所述臨界值,更包括確認所述至少一製程的在線監視資訊是否正常。
- 如請求項2所述的記憶元件的失效模式分析方法,當所述核心失效資訊與所述空隙失效資訊的所述比值小於所述臨界值,更包括對所述至少一製程所對應的失效位置來進行物性失效分析。
- 如請求項1所述的記憶元件的失效模式分析方法,其中所述至少一製程包括字元線製程、位元線製程、電容器接觸窗製程、電容器製程、主動區製程或其組合。
- 如請求項1所述的記憶元件的失效模式分析方法,其中所述至少一製程包括第一製程與第二製程,所述核心群組包括對應於所述第一製程的第一核心群組以及對應於所述第二製程的第二核心群組,所述空隙群組包括對應於所述第一製程的第一空隙群組以及對應於所述第二製程的第二空隙群組。
- 如請求項6所述的記憶元件的失效模式分析方法,其中分別統計所述核心群組與所述空隙群組中的所述單位元的所述失效數量包括: 統計所述第一核心群組與所述第二核心群組交疊的單位元的失效數量,以產生第一失效資訊; 統計所述第一核心群組與所述第一空隙群組交疊的單位元的失效數量,以產生第二失效資訊; 統計所述第一空隙群組與所述第二核心群組交疊的單位元的失效數量,以產生第三失效資訊;以及 統計所述第一空隙群組與所述第二空隙群組的交疊的單位元的失效數量,以產生第四失效資訊。
- 如請求項7所述的記憶元件的失效模式分析方法,更包括判斷所述第一失效資訊、所述第二失效資訊、所述第三失效資訊以及所述第四失效資訊中的任兩者的比值是否小於臨界值,其中所述臨界值為0.5。
- 如請求項1所述的記憶元件的失效模式分析方法,其中所述記憶元件包括動態隨機存取記憶體。
- 如請求項9所述的記憶元件的失效模式分析方法,其中所述單位元對應於所述動態隨機存取記憶體中的電容器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109126547A TWI736385B (zh) | 2020-08-05 | 2020-08-05 | 記憶元件的失效模式分析方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109126547A TWI736385B (zh) | 2020-08-05 | 2020-08-05 | 記憶元件的失效模式分析方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI736385B true TWI736385B (zh) | 2021-08-11 |
TW202207236A TW202207236A (zh) | 2022-02-16 |
Family
ID=78283229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109126547A TWI736385B (zh) | 2020-08-05 | 2020-08-05 | 記憶元件的失效模式分析方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI736385B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008086282A2 (en) * | 2007-01-05 | 2008-07-17 | Kla-Tencor Corporation | Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions |
US9552449B1 (en) * | 2016-01-13 | 2017-01-24 | International Business Machines Corporation | Dynamic fault model generation for diagnostics simulation and pattern generation |
US10599807B2 (en) * | 2018-05-31 | 2020-03-24 | International Business Machines Corporation | Automatic generation of via patterns with coordinate-based recurrent neural network (RNN) |
-
2020
- 2020-08-05 TW TW109126547A patent/TWI736385B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008086282A2 (en) * | 2007-01-05 | 2008-07-17 | Kla-Tencor Corporation | Methods and systems for using electrical information for a device being fabricated on a wafer to perform one or more defect-related functions |
US9552449B1 (en) * | 2016-01-13 | 2017-01-24 | International Business Machines Corporation | Dynamic fault model generation for diagnostics simulation and pattern generation |
US9852245B2 (en) * | 2016-01-13 | 2017-12-26 | International Business Machines Corporation | Dynamic fault model generation for diagnostics simulation and pattern generation |
US10599807B2 (en) * | 2018-05-31 | 2020-03-24 | International Business Machines Corporation | Automatic generation of via patterns with coordinate-based recurrent neural network (RNN) |
US20200159983A1 (en) * | 2018-05-31 | 2020-05-21 | International Business Machines Corporation | Automatic generation of via patterns with coordinate-based recurrent neural network (rnn) |
Also Published As
Publication number | Publication date |
---|---|
TW202207236A (zh) | 2022-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8952716B2 (en) | Method of detecting defects in a semiconductor device and semiconductor device using the same | |
US8347246B2 (en) | Placement and optimization of process dummy cells | |
US8115916B2 (en) | Surface inspecting method and surface inspecting apparatus | |
US7733719B2 (en) | Method and system of analyzing failure in semiconductor integrated circuit device | |
KR101979713B1 (ko) | 반도체 장치의 테스트 방법 및 반도체 테스트 장비 | |
CN111524826A (zh) | 接触孔关键尺寸的检测方法、存储介质和设备 | |
TWI736385B (zh) | 記憶元件的失效模式分析方法 | |
US20060220240A1 (en) | Analytic structure for failure analysis of semiconductor device | |
US11443825B2 (en) | Failure mode analysis method for memory device | |
US6445002B1 (en) | SRAM-based semiconductor integrated circuit testing element | |
CN114613688A (zh) | 存储元件的失效模式分析方法 | |
US7495254B2 (en) | Test structure and method for detecting and studying crystal lattice dislocation defects in integrated circuit devices | |
US6537713B2 (en) | Multilayer alignment keys and alignment method using the same | |
US7865325B2 (en) | Test system and failure parsing method thereof | |
US7764555B2 (en) | Leakage testing method for dynamic random access memory having a recess gate | |
CN110957231B (zh) | 电性失效图形判别装置及判别方法 | |
US11367718B1 (en) | Layout for measuring overlapping state | |
TWI755932B (zh) | 用以量測重疊狀態的布局 | |
US20230267987A1 (en) | Method and apparatus for intensifying current leakage between adjacent memory cells, and method and apparatus for current leakage detection | |
US20240185944A1 (en) | Failure analysis and detection method for memory | |
JP2006351141A (ja) | 半導体記憶装置のテスト装置およびテスト方法 | |
KR0126099B1 (ko) | 반도체 소자의 공정 결함 검출 방법 | |
US6710393B2 (en) | Failure-analyzing semiconductor device and semiconductor device manufacturing method using the same | |
CN116665759A (zh) | 存储器电阻测试方法、半导体结构及其制备方法 | |
CN114628365A (zh) | 用以测量重叠状态的布局 |