KR0126099B1 - 반도체 소자의 공정 결함 검출 방법 - Google Patents
반도체 소자의 공정 결함 검출 방법Info
- Publication number
- KR0126099B1 KR0126099B1 KR1019940020529A KR19940020529A KR0126099B1 KR 0126099 B1 KR0126099 B1 KR 0126099B1 KR 1019940020529 A KR1019940020529 A KR 1019940020529A KR 19940020529 A KR19940020529 A KR 19940020529A KR 0126099 B1 KR0126099 B1 KR 0126099B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- addresses
- defects
- process defect
- defect
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명은 테스트 시스템에서 소자를 테스트한 후 불량 메모리에 저장될 불량 어드레스중 컬럼 어드레스는 동일하고 로우 어드레스가 다른 다수의 셀이 불량(fail) 되었을 경우 공정결함별로 규칙성을 갖는 다수의 로우 어드레스를 통해 반도체 소자 제조 공정중 발생하는 소자의 물리적 결함을 검출하는 것을 특징으로 하는 반도체 소자의 공정 결함 검출 방법에 관한 것으로, 불량 분석시 가시적 또는 해당 결함영역까지의 식각 작업을 해서 확인하는 방법을 사용하는 종래기술 대신에 테스트 시스템에서의 테스트 프로그램 소프트웨어를 이용하여 공정결함을 검출하는 방법에 관한 것이다.
Description
제1도는 4메가 디램(DRAM)의 셀 어레이 레이아웃도.
*도면의 주요부분에 대한 부호의 설명*
1,2,3 : 폴리실리콘막4 : 금속라인
5 : 비트라인 콘택
본 발명은 반도체 소자의 제조공정중 발생하는 공정 결함 검출 방법에 관한 것으로, 테스트 시스템에서의 테스트 프로그램 소프트웨어를 이용하여 공정결함을 검출하는 반도체 소자의 공정 결함 검출방법에 관한 것이다.
반도체 소자의 셀 어레이에서 분리되어야 할 인접 폴리실리콘간의 연결(bridge), 소자분리영역간의 연결, 콘택 오픈 불량등의 결함이 존재할때 이를 확인하기 위하여 불량 분석시 가시적 또는 해당 결함영역까지의 식각 작업을 해서 확인하는 방법을 사용하고 있는 실정이다.
따라서, 본 발명은 테스트 시스템을 통해 불량 어드레스를 찾아내어 이 불량 어드레스를 분석함으로써 공정 결함을 찾아내는 반도체 소자의 공정 결함 검출 방법을 제공함을 그 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은 테스트 시스템에서 소자를 테스트한 후 불량 메모리에 저장될 불량 어드레스중 컬럼 어드레스는 동일하고 로우 어드레스가 다른 다수의 셀이 불량(fail) 되었을 경우 공정결함별로 규칙성을 갖는 다수의 로우 어드레스를 통해 반도체 소자 제조 공정중 발생하는 소자의 물리적 결함을 검출하는 것을 특징으로 한다.
이하, 첨부된 도면 및 도표를 참조하여 본 발명의 일실시예를 상세히 설명한다.
컬럼(column) 어드레스는 동일하고 로우(row) 어드레스가 다른 2개의 셀이 불량(fail) 되었을 경우 2개의 불량 어드레스는 공정결함별로 규칙성을 가지게 된다.
이를 이용하여 테스트 시스템에서 소자를 테스트한 후 불량 메모리에 저장될 불량 어드레스를 읽어 해당 결함을 쉽게 찾아낼 수 있다.
제1도는 4메가(mega) 디램(DRAM)의 셀 어레이 레이아웃도로서, 도면에서 1은 게이트 전극 및 워드라인으로 사용되는 제1폴리실리콘막, 2는 캐패시터의 전하저장전극으로 사용되는 제2폴리실리콘막, 3은 비트라인으로 사용되는 제4폴리실리콘막, 4는 금속라인, 5는 비트라인 콘택을 각각 나타내며, 하나의 컬럼 어드레스는 비트바라인(/BIT) 및 비트라인(BIT)으로 구성되어 있으며, 비트바라인(/BIT) 및 비트라인(BIT)에는 로우 어드레스가 0,1,2,3,7,6,5,4로 반복되는 구조로 구성되어 있다.
아래 표-1은 불량 어드레스별로 구분되는 공정결함을 나타낸다.
상기 표-1에 나타난 바와 같이 공정결함의 종류별로 불량 로우 어드레스가 규칙성을 나타내는데, 이때 컬럼 어드레스는 동일해야 한다.
이와 같이, 컬럼 어드레스는 동일하고 로우 어드레스가 다른 다수의 셀이 불량(fail) 되었을 경우 다수의 불량 어드레스는 공정결함별로 규칙성을 가지기 때문에 테스트 시스템에서 소자를 테스트한 후 불량 메모리에 저장될 불량 어드레스를 분석하여, 소자의 물리적인 결함인 공정결함의 종류를 쉽게 검출하는 효과가 있다.
Claims (1)
- 테스트 시스템에서 소자를 테스트한 후 불량 메모리에 저장될 불량 어드레스중 컬럼 어드레스는 동일하고 로우 어드레스가 다른 다수의 셀이 불량(fail) 되었을 경우 공정결함별로 규칙성을 갖는 다수의 로우 어드레스를 통해 반도체 소자 제조 공정중 발생하는 소자의 물리적 결함을 검출하는 것을 특징으로 하는 반도체 소자의 공정 결함 검출 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940020529A KR0126099B1 (ko) | 1994-08-19 | 1994-08-19 | 반도체 소자의 공정 결함 검출 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940020529A KR0126099B1 (ko) | 1994-08-19 | 1994-08-19 | 반도체 소자의 공정 결함 검출 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960009088A KR960009088A (ko) | 1996-03-22 |
| KR0126099B1 true KR0126099B1 (ko) | 1997-12-26 |
Family
ID=19390745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940020529A KR0126099B1 (ko) | 1994-08-19 | 1994-08-19 | 반도체 소자의 공정 결함 검출 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0126099B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102637468B1 (ko) * | 2016-12-29 | 2024-02-16 | 세메스 주식회사 | 도어 고정 유닛 및 이를 갖는 도어 이송 장치 |
-
1994
- 1994-08-19 KR KR1019940020529A patent/KR0126099B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960009088A (ko) | 1996-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7450458B2 (en) | Dynamic random access memories and method for testing performance of the same | |
| US7042778B2 (en) | Flash array implementation with local and global bit lines | |
| KR101979713B1 (ko) | 반도체 장치의 테스트 방법 및 반도체 테스트 장비 | |
| US5297087A (en) | Methods and devices for accelerating failure of marginally defective dielectric layers | |
| JP2575990B2 (ja) | 半導体装置とそのテスト方法 | |
| JPH01208795A (ja) | 半導体記憶装置 | |
| US4465973A (en) | Pad for accelerated memory test | |
| JPH11149792A (ja) | メモリ | |
| KR0126099B1 (ko) | 반도체 소자의 공정 결함 검출 방법 | |
| KR20080057385A (ko) | 반도체 메모리 장치의 메모리 셀 불량 테스트 방법 | |
| KR20020079901A (ko) | 반도체 결함의 효율적 분석 방법 | |
| JP3196813B2 (ja) | 半導体メモリ | |
| US6067250A (en) | Method and apparatus for localizing point defects causing leakage currents in a non-volatile memory device | |
| US7764555B2 (en) | Leakage testing method for dynamic random access memory having a recess gate | |
| Lee et al. | A Failure Caused by Extended Cross-Defect in DRAM | |
| KR20010018786A (ko) | 반도체 웨이퍼의 취약부 검사방법 | |
| KR100390939B1 (ko) | 반도체 소자의 테스트 패턴 | |
| KR20040008396A (ko) | 반도체 소자의 테스트 패턴 | |
| CN115527599A (zh) | 存储器件失效测试结构及测试方法 | |
| TW446940B (en) | Method for determining defect type of dynamic random access memory cell | |
| KR100583130B1 (ko) | 불휘발성 강유전체 메모리의 웨이퍼 레벨 번인 테스트 방법 | |
| JP2001195896A (ja) | 半導体装置 | |
| US20080080265A1 (en) | Semiconductor memory and method for testing semiconductor memories | |
| KR20020094984A (ko) | 유전체 신뢰성 테스트방법 | |
| KR20030087740A (ko) | 반도체 메모리장치에서 비트라인과 베리드 콘택 사이의숏트 불량을 효과적으로 스크린하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |