JP2006235627A - 液晶表示装置とその駆動方法 - Google Patents

Abstract

【課題】フリッカーと残像が減少した液晶表示装置及びその駆動方法を提供する。
【解決手段】液晶表示装置は、ゲート線とデータ線の交差によって定義される画素が設けられている液晶表示パネルと、階調電圧を生成する階調電圧生成部と、ゲートオフ電圧、正極性ゲートオン電圧、正極性ゲートオン電圧より低い負極性ゲートオン電圧を生成する駆動電圧生成部と、ゲート線にゲートオン電圧を印加するゲート駆動部と、階調電圧生成部から階調電圧の印加を受けて画素にデータ電圧を印加するデータ駆動部と、データ駆動部が画素に正極性データ電圧と負極性データ電圧を交互に印加し、正極性データ電圧が印加される画素には正極性ゲートオン電圧を印加し、負極性データ電圧が印加される画素には負極性ゲートオン電圧を印加するように制御する信号制御部とを含む。
【選択図】図４

Description

本発明は、液晶表示装置とその駆動方法に係わり、より詳しくは、データ電圧の極性別に互いに異なるゲートオン電圧を印加してフリッカーと残像を減少させた液晶表示装置とその駆動方法に関する。

液晶表示装置は薄膜トランジスターが形成されている薄膜トランジスター基板と、カラーフィルター層が形成されているカラーフィルター基板及びこれらの間に液晶層が位置している液晶表示パネルを含む。液晶表示パネルは非発光素子であるため、薄膜トランジスター基板の後面に、光を供給するためのバックライトユニットを配置する必要がある。バックライトユニットから供給された光は液晶層の配列状態によって透過量が調節される。

薄膜トランジスター基板に設けられたゲート線とデータ線は互いに交差しながら画素を形成し、各画素において対応するゲート線およびデータ線が薄膜トランジスターに接続されている。ゲート線にゲートオン電圧Ｖｏｎが印加され薄膜トランジスターがターンオンすると、データ線を通じて印加されたデータ電圧Ｖｄが画素に充電される。画素に充電された画素電圧Ｖｐとカラーフィルター基板の共通電極に形成された共通電圧Ｖｃｏｍとの間に形成された電界によって液晶層の配列状態が決定される。データ電圧Ｖｄはフレーム別に異なる極性で印加される。

画素に印加されたデータ電圧Ｖｄは、ゲート電極とソース電極との間の寄生容量Ｃｇｓによって降下して画素電圧Ｖｐを形成する。データ電圧Ｖｄと画素電圧Ｖｐの間の電圧差をキックバック電圧Ｖｋｂという。
キックバック電圧Ｖｂｋは、階調と極性によってその値が変化するものであって、フレームごとに画素電圧Ｖｐが相異するように構成される。このことから輝度差によるフリッカー（ｆｌｉｃｋｅｒ）不良が生じ、残留直流電圧（ｒｅｓｉｄｕａｌ ＤＣ ｖｏｌｔａｇｅ）の影響を受けて残像が発生するという問題が生じる。

したがって、本発明の目的はフリッカーと残像が減少した液晶表示装置を提供することにある。
また、本発明の他の目的はフリッカーと残像が減少する液晶表示装置の駆動方法を提供することにある。

上記の目的は、ゲート線とデータ線の交差によって定義される画素が設けられている液晶表示パネルと；階調電圧を生成する階調電圧生成部と；ゲートオフ電圧、正極性ゲートオン電圧、前記正極性ゲートオン電圧より低い負極性ゲートオン電圧を生成する駆動電圧生成部と；前記ゲート線にゲートオン電圧を印加するゲート駆動部と；前記階調電圧生成部から前記階調電圧の印加を受けて前記画素にデータ電圧を印加するデータ駆動部と；前記データ駆動部が、前記画素に正極性データ電圧と負極性データ電圧を交互に印加し、前記正極性データ電圧が印加される画素には前記正極性ゲートオン電圧を印加し、前記負極性データ電圧が印加される画素には前記負極性ゲートオン電圧を印加するように制御する信号制御部とを含む液晶表示装置によって達成できる。

前記負極性ゲートオン電圧と前記ゲートオフ電圧の電圧差は、前記正極性ゲートオン電圧と前記ゲートオフ電圧の電圧差の５０〜８０％の間であるのが好ましい。
前記ゲート線の延長方向に互いに隣接した前記画素は互いに異なる前記ゲート線に接続されているのが好ましい。
前記信号制御部は互いに隣接した前記ゲート線に互いに異なるゲートオン電圧が印加されるように前記ゲート駆動部を制御するのが好ましい。

前記信号制御部は同一のゲート線に接続された画素に同一の極性のデータ電圧が印加されるように前記データ駆動部を制御するのが好ましい。
秒当たりフレーム数が１２０以上であるのが好ましい。
前記第２ゲートオン電圧は時間に従って電圧が減少する階段式電圧分布を有するのが好ましい。

前記第１ゲートオン電圧は時間に従って電圧が減少する階段式電圧分布を有するのが好ましい。
前記液晶表示パネルは液晶層をさらに含み、前記液晶層は誘電率異方性が負であり初期配列が垂直方向であるのが好ましい。
また、前記液晶表示パネルの背面に位置しており、三色光をフレーム単位で前記液晶表示パネルに順次反復的に供給する光源部をさらに含むのが好ましい。この場合、秒当たりフレーム数が１８０回以上であるのが好ましい。

前記本発明の他の目的は、ゲート線とデータ線の交差によって定義される画素が設けられている液晶表示パネルを含む液晶表示装置の制御方法において、正極性データ電圧が印加される前記画素には正極性ゲートオン電圧を印加し、負極性データ電圧が印加される前記画素には前記正極性ゲートオン電圧より低い負極性ゲートオン電圧を印加することを特徴とする液晶表示装置の駆動方法によって達成できる。

前記負極性ゲートオン電圧とゲートオフ電圧の電圧差は、前記正極性ゲートオン電圧と前記ゲートオフ電圧の電圧差の５０〜８０％の間であるのが好ましい。
互いに隣接したゲート線に互いに異なるゲートオン電圧を印加し、互いに隣接したデータ線に互いに異なる極性のデータ電圧を印加するのが好ましい。

本発明によると、フリッカーと残像が減少した液晶表示装置が提供される。
また、フリッカーと残像が減少する液晶表示装置の駆動方法が提供される。

以下、添付図面を参照して本発明をさらに詳しく説明する。
詳細な説明に先立って、いろいろな実施例において同一の構成要素には同一の参照番号を付与した。同一の構成要素については第１実施例で代表的に説明し、他の実施例ではその説明を省略する。
図１は本発明の第１実施例による液晶表示装置のブロック図である。

本発明の液晶表示装置１は液晶表示パネル３００及びこれに接続されたゲート駆動部４００とデータ駆動部５００、ゲート駆動部４００に接続された駆動電圧生成部７００、データ駆動部５００に接続された階調電圧生成部８００及びこれらを制御する信号制御部６００を含む。
このうち、液晶表示パネル３００について図２および図３を参照して説明すると次の通りである。

液晶表示パネル３００は互いに対向する薄膜トランジスター基板１００とカラーフィルター基板２００、そして両基板１００、２００の間に位置する液晶層２６０を含む。
先ず、薄膜トランジスター基板１００を見ると、第１絶縁基板１１１上にゲート配線１２１、１２２、１２３が形成されている。ゲート配線１２１、１２２、１２３は金属単一層または多重層であることができる。ゲート配線１２１、１２２、１２３は横方向にのびているゲート線１２１及びゲート線１２１に接続されている薄膜トランジスターＴのゲート電極１２２、画素電極層１５１と重なって保存容量を形成する共通電極線１２３を含む。

第１絶縁基板１１１上には、窒化ケイ素（ＳｉＮｘ）などからなるゲート絶縁膜１３１がゲート配線１２１、１２２、１２３を覆っている。
ゲート電極１２２のゲート絶縁膜１３１の上部には、非晶質ケイ素などの半導体からなる半導体層１３２が形成されており、半導体層１３２の上部には、シリサイドまたはｎ型不純物が高濃度にドーピングされているｎ＋水素化非晶質ケイ素などの物質で作られた抵抗接触層１３３が形成されている。抵抗接触層１３３はゲート電極１２２を中心に２部分に分けられている。

抵抗接触層１３３及びゲート絶縁膜１３１上には、データ配線１４１、１４２、１４３が形成されている。データ配線１４１、１４２、１４３も、金属層からなる単一層または多重層で構成することができる。データ配線１４１、１４２、１４３は、縦方向に形成されゲート線１２１と交差して画素を形成するデータ線１４１、データ線１４１の分枝で抵抗接触層１３３の上部まで延長されているドレーン電極１４２、ドレーン電極１４２と分離されておりゲート電極１２２を中心にドレーン電極１４２の反対側抵抗接触層１３３の上部に形成されているソース電極１４３を含む。

データ配線１４１、１４２、１４３及びこれらが覆っていない半導体層１３２の上部には、窒化ケイ素、ＰＥＣＶＤ方法によって蒸着されたａ−Ｓｉ：Ｃ：Ｏ膜またはａ−Ｓｉ：Ｏ：Ｆ膜及びアクリル系有機絶縁膜などからなる保護膜１３４が形成されている。保護膜１３４にはソース電極１４３を露出する接触口１６１が形成されている。
保護膜１３４の上部には、画素電極層１５１が形成されている。画素電極層１５１は通常ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）またはＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）等の透明な導電物質からなる。

画素電極層１５１には、画素電極切開パターン１５２が形成されている。画素電極切開パターン１５２は、後述の共通電極切開パターン２５２と共に液晶層２６０を複数のドメインに分割するために形成されているものである。
カラーフィルター基板２００を見ると、第２絶縁基板２１１上にブラックマトリックス２２１が形成されている。ブラックマトリックス２２１は、一般に赤色、緑色及び青色フィルターの間を区分し、薄膜トランジスター基板１００に位置する薄膜トランジスターＴへの直接的な光照射を遮断する役割を果たす。ブラックマトリックス２２１は、通常黒色顔料が添加された感光性有機物質から構成されている。黒色顔料としてはカーボンブラックやチタニウムオキシドなどを使用することができる。

カラーフィルター層２３１は、ブラックマトリックス２２１を境界として赤色、緑色及び青色フィルターが反復して形成される。カラーフィルター層２３１は、光源部４００から照射されて液晶層２６０を通過した光に色相を付与する役割を果たす。カラーフィルター層２３１は、通常感光性有機物質から構成されている。
カラーフィルター層２３１とカラーフィルター層２３１が覆っていないブラックマトリックス２２１の上部には、オーバーコート膜２４１が形成されている。オーバーコート膜２４１は、カラーフィルター層２３１を平坦化すると共に、カラーフィルター層２３１を保護する役割を果たし、通常アクリル系エポキシ材料が多く使用される。

オーバーコート膜２４１の上部には、共通電極層２５１が形成されている。共通電極層２５１は、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）またはＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）等の透明な導電物質からなる。共通電極層２５１は、薄膜トランジスター基板の画素電極層１５１と共に液晶層２６０に直接電圧を印加する。共通電極層２５１には、共通電極切開パターン２５２が形成されている。共通電極切開パターン２５２は、画素電極層１５１の画素電極切開パターン１５２と共に液晶層２６０を複数のドメインに分ける役割を果たす。

画素電極切開パターン１５２と共通電極切開パターン２５２は、多様な形状に形成することができる。例えば、画素電極切開パターン１５２と共通電極切開パターン２５２は、図において斜め方向に形成することができ、図示したように互いに直交する折曲部を備えるように構成することができる。
薄膜トランジスター基板１００とカラーフィルター基板２００との間に液晶層２６０が位置する。液晶層２６０はＶＡ（ｖｅｒｔｉｃａｌｌｙ ａｌｉｇｎｅｄ）モードであり、電圧が加わらない状態で液晶分子は長さ方向が垂直方向となっている。電圧が加わると、液晶分子は誘電率異方性が負であるため、電場に対して垂直方向に置かれる。ところが、画素電極切開パターン１５２と共通電極切開パターン２５２が形成されていないと、液晶分子は置かれる方位角が決定されず、多様な方向に無秩序に配列し、配向方向が異なる境界面で転傾線（ｄｉｓｃｌｉｎａｔｉｏｎ ｌｉｎｅ）が生じる。画素電極切開パターン１５２と共通電極切開パターン２５２は、液晶層２６０に電圧がかかる時にフリンジフィールドを形成して、液晶配向の方位角を決定する。また、液晶層２６０は、画素電極切開パターン１５２と共通電極切開パターン２５２の配置によって多重領域に分けられる。

駆動電圧生成部７００は、薄膜トランジスターＴをターンオンさせるゲートオン電圧Ｖｏｎとターンオフさせるゲートオフ電圧Ｖｏｆｆ、及び共通電極層２５１に印加される共通電圧Ｖｃｏｍなどを生成する。ここで、ゲートオン電圧Ｖｏｎは、正極性ゲートオン電圧（ｐｏｓｉｔｉｖｅ ｐｏｌａｒｉｔｙ ｇａｔｅ ｏｎ ｖｏｌｔａｇｅ、Ｖｏｎ（＋））と正極性ゲートオン電圧Ｖｏｎ（＋）より低い負極性ゲートオン電圧（ｎｅｇａｔｉｖｅ ｐｏｌａｒｉｔｙ ｇａｔｅ ｏｎ ｖｏｌｔａｇｅ、Ｖｏｎ（−））とを含む。

階調電圧生成部８００は、液晶表示装置１の輝度と関連する複数の階調電圧（ｇｒａｙ ｓｃａｌｅ ｖｏｌｔａｇｅ）を生成する。
ゲート駆動部４００は、スキャン駆動部（ｓｃａｎ ｄｒｉｖｅｒ）とも言い、ゲート線１２１に接続されて駆動電圧生成部７００からのゲートオン電圧Ｖｏｎとゲートオフ電圧Ｖｏｆｆの組み合わせからなるゲート信号をゲート線１２１に印加する。

データ駆動部５００はソース駆動部（ｓｏｕｒｃｅ ｄｒｉｖｅｒ）とも言い、階調電圧生成部８００から階調電圧の印加を受け、信号制御部６００の制御によって階調電圧を選択してデータ線１４１にデータ電圧Ｖｄを印加する。
信号制御部６００は、ゲート駆動部４００、データ駆動部５００、駆動電圧生成部７００及び階調電圧生成部８００などの動作を制御する制御信号を生成して、各ゲート駆動部４００、データ駆動部５００、駆動電圧生成部８００に供給する。

以下、液晶表示装置１の動作について詳細に説明する。
信号制御部６００には、外部のグラフィック制御器（ｇｒａｐｈｉｃ ｃｏｎｔｒｏｌｌｅｒ）からＲＧＢ階調信号Ｒ、Ｇ、Ｂ及びその表示を制御する制御入力信号（ｉｎｐｕｔ ｃｏｎｔｒｏｌ ｓｉｇｎａｌ）、例えば、垂直同期信号（ｖｅｒｔｉｃａｌ ｓｙｎｃｈｒｏｎｉｚｉｎｇ ｓｉｇｎａｌ、Ｖｓｙｎｃ）と水平同期信号（ｈｏｒｉｚｏｎｔａｌ ｓｙｎｃｈｒｏｎｉｚｉｎｇ ｓｉｇｎａｌ、Ｈｓｙｎｃ）、メインクロック（ｍａｉｎ ｃｌｏｃｋ、ＣＬＫ）、データイネーブル信号（ｄａｔａ ｅｎａｂｌｅ ｓｉｇｎａｌ、ＤＥ）などが提供される。信号制御部６００は、制御入力信号に基づいてゲート制御信号、データ制御信号及び電圧選択制御信号（ｖｏｌｔａｇｅ ｓｅｌｅｃｔｉｏｎ ｃｏｎｔｒｏｌ ｓｉｇｎａｌ、ＶＳＣ）を生成し、外部からの階調信号Ｒ、Ｇ、Ｂを液晶表示パネル３００の動作条件に合うように適切に変換した後、ゲート制御信号をゲート駆動部４００及び駆動電圧生成部７００に入力し、データ制御信号と処理した階調信号Ｒ'、Ｇ'、Ｂ'をデータ駆動部５００に入力し、電圧選択制御信号ＶＳＣを階調電圧生成部８００に入力する。

ゲート制御信号は、ゲートオンパルス（ゲート信号のハイ区間）の出力開始を指示する垂直同期開始信号（ｖｅｒｔｉｃａｌ ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ ｓｔａｒｔ ｓｉｇｎａｌ、ＳＴＶ）、ゲートオンパルスの出力時期を制御するゲートクロック信号（ｇａｔｅ ｃｌｏｃｋ、ＣＰＶ）及びゲートオンパルスの幅を限定するゲートオンイネーブル信号（ｇａｔｅ ｏｎ ｅｎａｂｌｅ ｓｉｇｎａｌ、ＯＥ）などを含む。このうちのゲートオンイネーブル信号ＯＥとゲートクロック信号ＣＰＶは、駆動電圧生成部７００に供給される。データ制御信号は、階調信号の入力開始を指示する水平同期開始信号（ｈｏｒｉｚｏｎｔａｌ ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ ｓｔａｒｔ ｓｉｇｎａｌ、ＳＴＨ）とデータ線１４１に当該データ電圧Ｖｄを印加することを指示するロード信号（ｌｏａｄ ｓｉｇｎａｌ、ＬＯＡＤまたはＴＰ）、データ電圧の極性を反転させる反転制御信号ＲＶＳ及びデータクロック信号ＨＣＬＫなどを含む。

まず、階調電圧生成部８００は、電圧選択制御信号ＶＳＣによって決定された電圧値を有する階調電圧をデータ駆動部５００に供給する。
ゲート駆動部４００は、信号制御部６００からのゲート制御信号によってゲートオン電圧Ｖｏｎを順にゲート線１２１に印加して、ゲート線１２１に接続された薄膜トランジスターＴをターンオンさせる。これと同時に、データ駆動部５００は、信号制御部６００から入力されたデータ制御信号に基づいて、階調信号Ｒ'、Ｇ'、Ｂ'に対応する階調電圧生成部８００からのアナログデータ電圧Ｖｄをデータ信号として選択し、ターンオンされた薄膜トランジスターＴに接続されている画素１７０に対応するデータ線１４１に供給する。この時、信号制御部６００は、正極性データ電圧Ｖｄ（＋）が印加される画素１７０には正極性ゲートオン電圧Ｖｏｎ（＋）を供給し、負極性データ電圧Ｖｄ（−）が印加される画素１７０には負極性ゲートオン電圧Ｖｏｎ（−）が供給されるようにゲート駆動部４００を制御する。

データ線１４１に供給されたデータ信号は、ターンオンされた薄膜トランジスターＴを通じて当該画素１７０に印加される。このような方式でひとつのフレーム（ｆｒａｍｅ）の間に全てのゲート線１２１に対して順にゲートオン電圧Ｖｏｎを印加して、全ての画素１７０にデータ信号を印加する。ひとつのフレームが終わって、駆動電圧生成部７００とデータ駆動部５００に反転制御信号ＲＶＳが供給されると、その次のフレームの全てのデータ信号の極性が変わる。

以下、キックバック電圧Ｖｋｂが変化する理由及び本発明で極性によって互いに異なるゲートオン電圧Ｖｏｎを印加する原理を図４〜図７を参照して説明する。
キックバック電圧Ｖｋｂは次のように表現される。

ここで、図４のように、Ｃｇｓはゲート電極とソース電極間の寄生容量、Ｃｌｃは液晶容量、Ｃｓｔは保存容量を示す。
また、液晶容量Ｃｌｃは次のように表現される。

ここで、ε０は真空での液晶の誘電率、εは液晶の誘電率、ｄは画素電極層と共通電極層間の距離、Ａは画素電極層と共通電極層の間に液晶層が重なっている面積を示す。
液晶容量Ｃｌｃは、液晶の配向状態によってその値が変化する。これは液晶の誘電率異方性によるものであって、例えば、ノーマリブラック（ｎｏｒｍａｌｌｙ ｂｌａｃｋ）ＰＶＡモードではブラック状態の液晶誘電率（水平方向誘電率、ε_‖）がホワイト状態の液晶誘電率（垂直方向、ε_⊥）に比べて小さい。したがって、液晶容量Ｃｌｃはホワイト状態がブラック状態より大きく、キックバック電圧Ｖｋｂはホワイト状態がブラック状態より小さい。

図５は、ＰＶＡモード液晶表示装置において単一ゲートオン電圧印加時のシミュレーション結果を示した図面である。表１はシミュレーションに使用されたデータを示したものであり、表２はシミュレーション結果を整理したものである。

表１のように、液晶容量Ｃｌｃは水平方向誘電率ε_‖の影響を受けるブラック状態のものが垂直方向誘電率ε_⊥の影響を受けるホワイト状態のものより低かった。これによってブラック状態でのキックバック電圧Ｖｋｂはホワイト状態より大きくなる。

表２から、正極性データ電圧Ｖｄ（＋）が印加される時より、負極性データ電圧Ｖｄ（−）が印加される時に、キックバック電圧Ｖｋｂが大きいことが分かる。極性によるキックバック電圧Ｖｋｂが異なるため、正極性画素電圧Ｖｐ（＋）と負極性画素電圧Ｖｐ（−）の算術平均値で定義される最適共通電圧Ｖｃｏｍが互いに異なるようになる。一方、実際共通電圧Ｖｃｏｍは、中間階調で実験によって求めることができる。実験によって求めた共通電圧Ｖｃｏｍと正極性での最適共通電圧Ｖｃｏｍとの間には約０．０７Ｖ、負極性での最適共通電圧Ｖｃｏｍとの間には約０．０６Ｖの電圧差が発生する。このような最適共通電圧Ｖｃｏｍと実際共通電圧Ｖｃｏｍとの間の偏差によって、共通電圧Ｖｃｏｍを基準に正極性データ電圧Ｖｄ（＋）の印加時と負極性データの電圧Ｖｄ（−）印加時の画素電圧Ｖｐが相異するようになるためフリッカーと残像が発生する。

このような極性によるキックバック電圧Ｖｋｂの差と、これによる最適共通電圧Ｖｃｏｍの差は、式１では原因を説明できない。その理由はゲート電極とソース電極間のバイアス電圧Ｖｇｓによって変化する寄生容量Ｃｇｓを定数と仮定したためである。
図６は薄膜トランジスターの等価回路図である。寄生容量Ｃｇｓは薄膜トランジスターのゲート電極とソース電極の間に形成される容量であって、ゲート電極とソース電極のオーバーラップによる容量ＣＧＳＯのみを考慮したが、図６のように半導体層と絶縁膜との間の電位障壁による電荷の蓄積Ｃｇｓｉも考慮しなければならない。電荷の蓄積Ｃｇｓｉは、図７のように薄膜トランジスターのバイアス電圧Ｖｇｓに比例する。図７は、画素への充電が完了してデータ電圧Ｖｄと画素電圧Ｖｐが同一になる、つまり、ゲートオン電圧Ｖｏｎがゲートオフ電圧Ｖｏｆｆに変わる前の状態を示したものである。これについては、ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ、ＶＯＬ４３、ＮＯ１、１９９６年１月、３１〜３９頁のＤＹＮＡＭＩＣ ＣＨＡＲＡＴＥＲＩＺＡＴＩＯＮ ＯＦ ａ−Ｓｉ ＴＦＴ−ＬＣＤ ＰＩＸＥＬＳに開示されている。したがって、薄膜トランジスターオフ状態での寄生容量Ｃｇｓより、薄膜トランジスターオン状態での寄生容量Ｃｇｓが、Ｃｇｓ'だけ大きいと言える。これを考慮した薄膜トランジスターンオン状態での電荷Ｑ（ｏｎ）とオフ状態での電荷Ｑ（ｏｆｆ）は次の通りである。

式３にＶｋｂ＝Ｖｄ−Ｖｐを代入し、Ｑ（ｏｎ）＝Ｑ（ｏｆｆ）を利用してキックバック電圧Ｖｋｂを整理すれば式４のようになる。

式４と図７から、負極性キックバック電圧Ｖｋｂ（−）が正極性キックバック電圧Ｖｋｂ（＋）に比べて大きい２つの原因が分かる。第１の原因は、式４のようにキックバック電圧Ｖｋｂは、ゲートオン電圧Ｖｏｎとデータ電圧Ｖｄの差（Ｖｏｎ−Ｖｄ）に比例し、データ電圧Ｖｄは正極性より負極性でさらに小さいという点である。第２の原因は、キックバック電圧Ｖｋｂは寄生容量Ｃｇｓに比例し、寄生容量Ｃｇｓは図７のようにバイアス電圧Ｖｇｓに比例し、バイアス電圧Ｖｇｓは正極性より負極性でさらに大きいという点である。薄膜トランジスターの立場から見ると、バイアス電圧Ｖｇｓはゲートオン電圧Ｖｏｎとデータ電圧Ｖｄの差（Ｖｏｎ−Ｖｄ）と同一であるためである。

このような点から、正極性と負極性でのゲートオン電圧Ｖｏｎを異なるように印加して、ゲートオン電圧Ｖｏｎとデータ電圧Ｖｄの差（Ｖｏｎ−Ｖｄ）を減少させると、極性によるキックバック電圧Ｖｋｂの差を減少できることが分かる。
図８は、本発明の第１実施例によるゲートオン電圧Ｖｏｎの印加を説明するための図面であり、図９は本発明の第１実施例による薄膜トランジスター基板１００の配置図である。

第１実施例では、正極性ゲートオン電圧Ｖｏｎ（＋）を２０Ｖに維持し、負極性ゲートオン電圧Ｖｏｎ（−）を８Ｖとしている。ホワイト状態で正極性データ電圧Ｖｄ（＋）が１２Ｖであり、負極性データ電圧Ｖｄ（−）が０Ｖであると、ゲートオン電圧Ｖｏｎとデータ電圧Ｖｄの差（Ｖｏｎ-Ｖｄ）は極性に関係なく８Ｖで同一になる。これによって、キックバック電圧Ｖｋｂも極性に関係なく１Ｖで一定になり、最適共通電圧Ｖｃｏｍと実際共通電圧Ｖｃｏｍを同一にすることができる。

フレーム反転方式（ｆｒａｍｅ ｉｎｖｅｒｓｉｏｎ）やライン反転方式（ｌｉｎｅ ｉｎｖｅｒｓｉｏｎ）の場合は、フリッカーが発生する問題が生じるため、ドット反転方式（ｄｏｔ ｉｎｖｅｒｓｉｏｎ）が多く採択される。フレーム反転方式では、データ電圧Ｖｄの極性をフレーム単位で変え、ライン反転方式では、ゲート線１２１の単位でデータ電圧Ｖｄの極性を変え、ドット反転方式では隣接した画素が互いに異なる極性を有する。

図９のように、ゲート線１２１の方向に互いに隣接した画素１７０は、互いに異なるゲート線１２１に接続されている。つまり、あるフレームにおいて、正極性ゲートオン電圧Ｖｏｎ（＋）が印加されるゲート線１２１に接続された画素１７０に対してゲート線１２１の方向に隣接した画素１７０は、負極性ゲートオン電圧Ｖｏｎ（−）を印加する他のゲート線１２１に接続されている。正極性ゲートオン電圧Ｖｏｎ（＋）が印加される時、データ駆動部５００はゲート線１２１にジグザグに接続されている画素１７０に該当する正極性データ電圧Ｖｄ（＋）を印加する。負極性ゲートオン電圧Ｖｏｎ（−）が印加される時、データ駆動部５００はゲート線１２１にジグザグに接続されている画素１７０に該当する負極性データ電圧Ｖｄ（−）を印加する。その次のフレームでは画素１７０に印加されるデータ電圧Ｖｄの極性が変わり、ゲートオン電圧Ｖｏｎも変わる。これにより、極性によってゲートオン電圧Ｖｏｎの値が異なるように構成してドット反転方式を実現することができる。

フレーム反転方式とライン反転方式の場合、通常の薄膜トランジスター基板１００の配置をそのまま使用することができる。ただし、ゲート駆動部４００はデータ電圧Ｖｄの極性によってゲートオン電圧Ｖｏｎの値が異なるように印加すればよい。
以上の第１実施例はホワイト状態のみを考慮したものであり、ブラック状態の場合には次のような問題が生じる。第１実施例のように、正極性ゲートオン電圧Ｖｏｎ（＋）は２０Ｖ、負極性ゲートオン電圧Ｖｏｎ（−）は８Ｖを使用し、正極性ブラック電圧として７Ｖを、負極性ブラック電圧として５Ｖを使用する場合、正極性でのバイアス電圧Ｖｇｓは１３Ｖ（２０−７）になり、負極性でのバイアス電圧Ｖｇｓは３Ｖ（８−５）になる。ゲートオン電圧Ｖｏｎとして２０Ｖ単一電圧を使用する場合、負極性でのバイアス電圧Ｖｇｓは１５Ｖ（２０−５）になるので、第１実施例によると、ブラック状態では極性によるキックバック電圧Ｖｋｂの差がさらに大きくなる。また、負極性でのバイアス電圧Ｖｇｓが３Ｖに減少して充電が不良になることがある。

第２実施例ではブラック状態を考慮して負極性ゲートオン電圧Ｖｏｎ（−）を１３Ｖとした。
図１０は、本発明の第２実施例によるゲートオン電圧Ｖｏｎ印加を説明するための図面であり、図１１は本発明の第２実施例によるゲートオン電圧Ｖｏｎ印加時のシミュレーション結果を示した図面である。シミュレーションに使用したデータは表１と同一である。

ホワイト状態でのバイアス電圧Ｖｇｓは、正極性と負極性各々８Ｖ（２０−１２）と１３Ｖ（１３−０）であり、ブラック状態でのバイアス電圧Ｖｇｓは正極性と負極性各々１３Ｖ（２０−７）と８Ｖ（１３−５）である。バイアス電圧Ｖｇｓは最少８Ｖを維持して充電率が良好となり、さらに、バイアス電圧Ｖｇｓはホワイト状態とブラック状態で相互補完（ｔｒａｄｅ−ｏｆｆ）関係を有するようになる。

表３はシミュレーション結果を整理したものである。

単一ゲートオン電圧Ｖｏｎを使用した表２と比較すると、正極性キックバック電圧Ｖｋｂ（＋）は同一である。反面、負極性キックバック電圧Ｖｋｂ（−）を見ると、ホワイト状態では１．４７Ｖから１．０１Ｖに、ブラック状態では１．６３Ｖから０．９６Ｖに各々減少した。ホワイト状態とブラック状態の負極性キックバック電圧Ｖｋｂ（−）の差は０．１６Ｖ（１．６３−１．４７）から０．０５Ｖ（１．０１−０．９６）に減少した。最適共通電圧Ｖｃｏｍはホワイト状態とブラック状態各々４．８９Ｖと４．８５Ｖであって、その差は０．０４Ｖに過ぎず、表２の０．１３Ｖ（４．５６Ｖ−４．４３Ｖ）より著しく減少した。最適共通電圧Ｖｃｏｍと実際共通電圧Ｖｃｏｍである４．８７Ｖとの差は０．０２Ｖであって、表２の０．０６〜０．０７Ｖに比べて非常に小さい値を示す。

このように第２実施例による液晶表示装置は実際共通電圧Ｖｃｏｍと最適共通電圧Ｖｃｏｍの差が小さいため、極性による画素電圧Ｖｐの偏差が減ってフリッカーや残像の発生も減少する。
このように極性によるゲートオン電圧Ｖｏｎの差はバイアス電圧Ｖｇｓの均一化と円滑な充電のための最少バイアス電圧Ｖｇｓを同時に考慮しなければならない。

その他、極性によるゲートオン電圧Ｖｏｎ間の差は、式４のＶｏｎ−Ｖｏｆｆ値を考慮しなければならない。Ｖｏｎ−Ｖｄが同一になるように負極性ゲートオン電圧Ｖｏｎ（−）の値を減少させると、負極性でのＶｏｎ−Ｖｏｆｆ値も減少して、むしろ負極性キックバック電圧Ｖｋｂ（−）が正極性キックバック電圧Ｖｋｂ（＋）より小さくなることがある。

実際共通電圧Ｖｃｏｍは、上記のような事項を考慮して実際の液晶表示装置でゲートオン電圧Ｖｏｎを変化させながら決定する。負極性ゲートオン電圧Ｖｏｎ（−）とゲートオフ電圧Ｖｏｆｆ間の差は、正極性ゲートオン電圧Ｖｏｎ（＋）とゲートオフ電圧Ｖｏｆｆ間の差の５０〜８０％とすることができる。
図１２は本発明の第３実施例によるゲートオン電圧印加を説明するための図面であり、図１３は本発明の第４実施例によるゲートオン電圧印加を説明するための図面である。

図１２のように、ゲートオン電圧Ｖｏｎは時間に従って電圧が減少する階段式電圧分布を有している。正極性ゲートオン電圧Ｖｏｎ（＋）は、Ｖｇ１とＶｇ１より低いＶｇ２の２段階電圧で構成される。負極性ゲートオン電圧Ｖｏｎ（−）はＶｇ３とＶｇ３より低いＶｇ４の２段階電圧で構成される。ここで、Ｖｇ１とＶｇ３は同一の大きさであるが、Ｖｇ４はＶｇ２より小さい。このようにゲートオン電圧Ｖｏｎがいろいろな値を有する場合、電圧差は電圧の平均値を使用して計算することができる。

図１３ではＶｇ３もＶｇ１値より小さい値を有する。一方、Ｖｇ１とＶｇ２との差とＶｇ３とＶｇ４との差における大小は限定されない。
本発明はこれに限定されないが、大型液晶表示装置、高透過率液晶表示装置、ＣＳＤ（ｃｏｌｏｒ ｓｅｑｕｅｎｔｉａｌ ｄｉｓｐｌａｙ）のような１２０Ｈｚ以上の駆動が適用される液晶表示装置に適用できる。

液晶表示装置の大きさが大きくなるほど、共通電圧Ｖｃｏｍのロードが大きくなり位置別に共通電圧Ｖｃｏｍの偏差が増加してフリッカーと残像が発生するようになる。
保存容量Ｃｌｃを減らすと、開口率増加設計が容易になって高透過率液晶表示装置を製造することができる。一方、１２０Ｈｚ以上の駆動ではゲートオンタイムが減少し画素容量が増加して充電率低下が問題になるので、保存容量Ｃｌｃを減少しなければならない。

ＣＳＤはカラーフィルター層２３１をなくし光源部４００で色相を付与する方式である。このために、光源部４００は液晶表示パネル３００に三原色を供給し、ＬＥＤ（ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）から構成することができる。ＣＳＤで光源部４００は三原色をフレーム単位で順に反復的に液晶表示パネル３００に提供する。カラーフィルター層２３１を使用する液晶表示装置での１つのフレームはＣＳＤでは三原色が全て表示される３つのフレームに該当する。したがって、通常の６０Ｈｚ駆動のためにはＣＳＤは１８０Ｈｚの駆動が要求される。高い周波数によってゲートオンタイムが減少し画素容量が増加するため、保存容量Ｃｌｃを減少させなければならない。

本発明を使用すると極性によるキックバック電圧Ｖｋｂが一定になるので、共通電圧Ｖｃｏｍの偏差を補償することができ、保存容量Ｃｌｃを減らすことができる。

本発明の第１実施例による液晶表示装置のブロック図である。 本発明の第１実施例による液晶表示パネルの配置図である。 図２のIII−IIIによる断面図である。 画素の等価回路図である。 単一ゲートオン電圧印加時のシミュレーション結果を示した図面である。 薄膜トランジスターの等価回路図である。 バイアス電圧（Ｖｇｓ）による寄生容量（Ｃｇｓ）の変化を示したグラフである。 本発明の第１実施例によるゲートオン電圧印加を説明するための図面である。 本発明の第１実施例による薄膜トランジスター基板の配置図である。 本発明の第２実施例によるゲートオン電圧印加を説明するための図面である。 本発明の第２実施例によるゲートオン電圧印加時のシミュレーション結果を示した図面である。 本発明の第３実施例によるゲートオン電圧印加を説明するための図面である。 本発明の第４実施例によるゲートオン電圧印加を説明するための図面である。

符号の説明

１ 液晶表示装置
１００ 薄膜トランジスター基板
１１１ 第１絶縁基板
１２１ ゲート線
１２２ ゲート電極
１２３ 共通電極線
１３１ ゲート絶縁膜
１３２ 半導体層
１３３ 抵抗接触層
１３４ 保護膜
１４１ データ線
１４２ ドレーン電極
１４３ ソース電極
１５１ 画素電極層
１５２ 画素電極切開パターン
１６１ 接触口
１７０ 画素
２００ カラーフィルター基板
２１１ 第２絶縁基板
２２１ ブラックマトリックス
２３１ カラーフィルター層
２４１ オーバーコート膜
２５１ 共通電極層
２５２ 共通電極切開パターン
２６０ 液晶層
３００ 液晶表示パネル
４００ ゲート駆動部
５００ データ駆動部
６００ 信号制御部
７００ 駆動電圧生成部
８００ 階調電圧生成部

Claims (14)

1. ゲート線とデータ線の交差によって定義される画素が設けられている液晶表示パネルと、
   階調電圧を生成する階調電圧生成部と、
   ゲートオフ電圧、正極性ゲートオン電圧、前記正極性ゲートオン電圧より低い負極性ゲートオン電圧を生成する駆動電圧生成部と、
   前記ゲート線にゲートオン電圧を印加するゲート駆動部と、
   前記階調電圧生成部から前記階調電圧の印加を受けて前記画素にデータ電圧を印加するデータ駆動部と、
   前記データ駆動部が、前記画素に正極性データ電圧と負極性データ電圧とを交互に印加し、前記正極性データ電圧が印加される画素には前記正極性ゲートオン電圧を印加し、前記負極性データ電圧が印加される画素には前記負極性ゲートオン電圧を印加するように制御する信号制御部と、
   を含むことを特徴とする液晶表示装置。
2. 前記負極性ゲートオン電圧と前記ゲートオフ電圧の電圧差は、前記正極性ゲートオン電圧と前記ゲートオフ電圧の電圧差の５０〜８０％の間であることを特徴とする、請求項１に記載の液晶表示装置。
3. 前記ゲート線の延長方向に互いに隣接した前記画素は互いに異なる前記ゲート線に接続されていることを特徴とする、請求項１に記載の液晶表示装置。
4. 前記信号制御部は、互いに隣接した前記ゲート線に互いに異なるゲートオン電圧が印加されるように前記ゲート駆動部を制御することを特徴とする、請求項３に記載の液晶表示装置。
5. 前記信号制御部は、同一のゲート線に接続された画素に同一の極性のデータ電圧が印加されるように前記データ駆動部を制御することを特徴とする、請求項４に記載の液晶表示装置。
6. 秒当たりフレーム数が１２０以上であることを特徴とする、請求項１に記載の液晶表示装置。
7. 前記第２ゲートオン電圧は時間に従って電圧が減少する階段式電圧分布を有することを特徴とする、請求項１に記載の液晶表示装置。
8. 前記第１ゲートオン電圧は時間に従って電圧が減少する階段式電圧分布を有することを特徴とする、請求項７に記載の液晶表示装置。
9. 前記液晶表示パネルは液晶層をさらに含み、
   前記液晶層は誘電率異方性が負であり初期配列が垂直方向であることを特徴とする、請求項１に記載の液晶表示装置。
10. 前記液晶表示パネルの背面に位置しており、三色光をフレーム単位で前記液晶表示パネルに順次反復的に供給する光源部をさらに含むことを特徴とする、液晶表示装置。
11. 秒当たりフレーム数が１８０回以上であることを特徴とする、請求項１０に記載の液晶表示装置。
12. ゲート線とデータ線の交差によって定義される画素が設けられている液晶表示パネルを含む液晶表示装置の制御方法において、
    正極性データ電圧が印加される前記画素には正極性ゲートオン電圧を印加し、負極性データ電圧が印加される前記画素には前記正極性ゲートオン電圧より低い負極性ゲートオン電圧を印加することを特徴とする液晶表示装置の駆動方法。
13. 前記負極性ゲートオン電圧とゲートオフ電圧の電圧差は、前記正極性ゲートオン電圧と前記ゲートオフ電圧の電圧差の５０〜８０％の間であることを特徴とする、請求項１２に記載の液晶表示装置の駆動方法。
14. 互いに隣接したゲート線に互いに異なるゲートオン電圧を印加し、互いに隣接したデータ線に互いに異なる極性のデータ電圧を印加することを特徴とする、請求項１２に記載の液晶表示装置の駆動方法。

Images