JP2006191118A - 窒化ガリウム半導体素子 - Google Patents

窒化ガリウム半導体素子 Download PDF

Info

Publication number
JP2006191118A
JP2006191118A JP2006001122A JP2006001122A JP2006191118A JP 2006191118 A JP2006191118 A JP 2006191118A JP 2006001122 A JP2006001122 A JP 2006001122A JP 2006001122 A JP2006001122 A JP 2006001122A JP 2006191118 A JP2006191118 A JP 2006191118A
Authority
JP
Japan
Prior art keywords
diode
layer
schottky
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006001122A
Other languages
English (en)
Other versions
JP5240966B2 (ja
Inventor
Tinggang Zhu
チュ チンガン
Bryan S Shelton
エス.シェルトン ブライアン
Marek K Pabisz
ケー.パビス マレック
Mark Gottfried
ゴットフリード マーク
Linlin Liu
リュ リンリン
Milan Pophristic
ポフリスティック ミラン
Michael Murphy
マーフィー マイケル
Richard A Stall
エー.ストール リチャード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Velox Semiconductor Corp
Original Assignee
Velox Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Velox Semiconductor Corp filed Critical Velox Semiconductor Corp
Publication of JP2006191118A publication Critical patent/JP2006191118A/ja
Application granted granted Critical
Publication of JP5240966B2 publication Critical patent/JP5240966B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • H01L29/475Schottky barrier electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Abstract

【課題】高出力の窒化ガリウムショットキー・ダイオード素子を提供する。
【解決手段】1〜6μmの厚さを有するn+型ドープしたGaNダイオードから製造した窒化ガリウムベースの半導体ショットキー・ダイオードをサファイア基板の上に配設する。1μmを超える厚さを有するn−型ドープしたGaNダイオードを、複数の細長形の指にパターン化した前記n+型ドープGaNダイオード上に配設し、金属層をn−型ドープGaN層上に配設し、それとの間にショットキー接合を形成する。細長形の指の層厚、長さおよび幅は、降伏電圧が500Vを超え、電流容量が1アンペアを超え、かつ順方向電圧が3V未満である素子を得るように最適化される。
【選択図】図1B

Description

本発明は窒化ガリウム半導体素子に関し、さらに特には、高出力用途のための逆降伏電圧および電流容量が改善された窒化ガリウム(GaN)ショットキー・ダイオードに関する。
ダイオード整流器は低電圧スイッチング、電源、電力変換器、および関連する用途のために最も広く使用されている素子の1つである。効果的な動作のためには、ダイオードは低いオン状態電圧(0.1〜0.2V以下)、低い逆漏れ電流、高い阻止電圧(20〜30V)、および速いスイッチング速度を有することが望ましい。
最も一般的なダイオードは、ダイオードの動作特性を修正するために制御して不純物元素が導入されたシリコン(Si)基板上に作製されたp−n接合ダイオードである。また、シリコンのp−n接合ダイオードはガリウムヒ素(GaAs)およびシリコン・カーバイド(SiC)などの他の半導体材料のウエハの上に形成することもできる。p−n接合ダイオードの欠点の1つは、順方向の伝導中にダイオードの電力損が大きな電流の流れに対して過度になり得ることである。
別のタイプのダイオードは、p−n接合の代わりに整流金属−半導体障壁領域から形成されるショットキー障壁ダイオードである。金属が半導体に接すると、障壁領域が2つの間の接合部に生まれる。適切に製造された場合、障壁領域が電荷蓄積効果を最小にし、ターンオフ時間を短縮することによってダイオードのスイッチングを改善する。[L.P.Hunger、Physics of Semiconductor Materials、Devices、and Circuits、Semiconductor Devices、1〜10貢(1970)]一般的なショットキー・ダイオードがpn接合ダイオードよりも低いターンオン電圧(半導体のバンド・ギャップに応じて約0.5V以上)を有し、ダイオードのエネルギ損が(スイッチング電源の出力整流器など)システムに著しく影響を及ぼす恐れのある用途ではより好ましい。
電力変換用途で使用する際の窒化ガリウム半導体素子の応用は、そのような素子のための新たな設計および環境要件のほか、先行技術の窒化ガリウムベースの素子によっては満たされなかった製造上および信頼性の考察を生じる。
本発明より以前には、市販の受容可能な高出力窒化ガリウムショットキー・ダイオード素子は存在しなかった。
L.P.Hunger、Physics of Semiconductor Materials、Devices、and Circuits、Semiconductor Devices、1〜10貢(1970) 米国特許出願PACKAGE FOR GALLIUM NITRIDE SEMICONDUCTOR DEVICES 米国特許出願第2003/0062525号 米国特許第34861号 米国特許第4946547号 米国特許第5200022号 米国特許出願第10/935000号
本発明の目的は改善された高出力半導体素子を提供することにある。
本発明の別の目的は窒化ガリウムショットキー・ダイオード半導体素子を提供することにある。
本発明の別の目的は、信頼性を改善しかつ製造コストを低くするために半導体素子構造においてメサ構成を提供することにある。
本発明のさらに別の目的は、サファイア基板およびフリップ・チップ技術を用いて窒化ガリウム半導体素子を製造するための改善された方法を提供することにある。さらなる詳細は本願と同時に出願された、「PACKAGE FOR GALLIUM NITRIDE SEMICONDUCTOR DEVICES」と題する米国特許出願に開示されている。
以下の詳細な説明を含むこの開示からおよび本発明の実施によって、本発明のさらなる目的、利点、および新規な特徴が当業者には明らかとなろう。好適な実施形態を参照して以下に本発明を記載するが、本発明はそれに限定されるものではないことを理解されたい。本願明細書の教示を利用できる当業者であれば、本願明細書において開示および請求され、かつ本発明が有用であり得る本発明の範囲にある他の分野におけるさらなる応用、変形、および実施形態を理解するであろう。
簡単に言うと、一般的には、本発明は厚さが1〜6μmのn+ドープしたGaN層が基板上に配設された窒化ガリウムベースの半導体ダイオードを提供する。厚さが1μmを超えるn−ドープしたGaN層はn+GaN層上に配設され、金属層は前記n−ドープしたGaN層上に配設され、その間にショットキー接合を形成する。
別の態様では、本発明は窒化ガリウム半導体構造が基板上に配設されかつ上面を有するショットキー・ダイオード半導体素子を提供し、この構造は第1の導電型の下部半導体層、下部半導体層の一部の上に配設されかつ複数のメサ構造を形成する第1の導電型の上部半導体層と、上部半導体層の上に配設されかつ複数のメサ構造を形成する第1の金属層、上部半導体層の上に配設されかつ下部半導体層表面から上方に突出する複数のメサ構造の各々の上にショットキー接合を形成する第1の金属層を含む。
さらに特には、下部および上部半導体層の厚さはダイオードが500Vを超える逆降伏電圧および5アンペアを超える電流容量を有するように選択される。
本発明の特徴であると考えられる新規なフィーチャは添付の特許請求の範囲に特に定められている。しかし、本発明自身は、その付加的な目的および利点と共に、その構造および動作の方法の両方に関して、添付図面とともに読めば、以下の具体的な実施形態の記載から最もよく理解されよう。
本発明の上記および他の特徴および利点は、添付図面と共に考察すれば、以下の詳細な説明によってよりよく理解され、より完全に評価されよう。
ここで、例示的態様およびその実施形態を含む本発明の詳細を記載する。図面および以下の説明を参照すると、同様の参照番号は同様のまたは機能的に類似する要素を識別するために用いられ、例示的実施形態の主要な特徴を非常に単純化した図で説明することが意図されている。さらに、図面は実際の実施形態のすべての特徴も図示した要素の関連する寸法も描くことを意図しておらず、原寸大に描かれていない。
図1AはIII族窒化物ベースの材料系またはフェルミ・レベルがその表面状態に固定されない他の材料系から形成された公開された米国特許出願第2003/0062525号に示された先行技術に従って構成されたショットキー・ダイオード100を示す。III族窒化物とは窒素と一般にはアルミニウム(Al)、ガリウム(Ga)、およびインジウム(In)である周期表のIII族内の元素との間で形成される半導体化合物を指す。この用語はAlGaNおよびAlInGaNなどの三元化合物および第三化合物も指す。先行技術のダイオードに好適な材料はGaNおよびAlGaNである。
ダイオード100はサファイア(Al)、シリコン(Si)、または先行技術の好適な基板は4Hポリタイプのシリコン・カーバイドであるシリコン・カーバイド(SiC)であってよい基板101を含む。3C、6H、および15Rポリタイプを含む他のシリコン・カーバイド・ポリタイプが使用されてもよい。AlGa0−xNバファ層(xは0〜1)が基板101の上に含まれており、シリコン・カーバイド基板とダイオード100の残りの部分との間に適した結晶構造転移を提供する。
サファイアよりもIII族窒化物に結晶格子整合が非常に近く、より高い品質のIII族窒化物膜が得られるので、シリコン・カーバイドは先行技術においては好ましいものであった。シリコン・カーバイドは非常に高い熱伝導性も有するので、(サファイア上に形成されたいくつかの素子と同様)シリコン・カーバイド上のIII族窒化物素子の総出力は基板の熱放散によって制限されない。そのような先行技術の素子はダイオードを形成するために側方(すなわちチップの表面に平行)の伝導に依存していた。そのような構造では、シリコン・カーバイド基板は市販の素子を作る素子間分離の容量および低減された寄生容量を可能性のあるSiCに提供する。SiC基板はノースカロライナ州ダラムのCree Research社から市販されており、それを製造する方法は学術文献のほか米国特許第34861号、第4946547号、および第5200022号に記載されている。
ダイオード100は基板101の上にn+型GaN層102を有し、n+型GaN層102上のn−型GaN層103は少なくとも1018/cmの濃度まで不純物で高濃度でドープされており、好適な濃度はこの量の5〜20倍である。n−型GaN層103はより低いドーピング濃度を有しているが、まだn−型であり、5×1014〜5×1017/cmの範囲の不純物濃度を有していることが好ましい。n−型GaN層103は厚さ0.5〜1.0μmであることが好ましく、n+型GaN層102は厚さ0.1〜1.5μmであるが、他の厚さも使用できる。
n−型GaN層103の部分はn−型GaN層までエッチダウンされ、オーミック金属コンタクト105は、n−型GaN層103から電気的に絶縁されるようにn+型GaN層上のエッチングされた領域に含まれる。別の実施形態では、1つまたは複数のオーミック・コンタクトがn+型GaN層102で被覆されていない基板の表面上に含まれてよい。この先行技術の実施形態はn−型である基板に特に適用可能である。ショットキー金属層104はn+型GaN層102と反対側のn−型GaN層103の上に含まれる。
図1BはIII族窒化物ベースの材料系から形成した本発明の第1の実施形態に従って構成したショットキー・ダイオード200の著しく拡大した図を示す。III族窒化物は窒素と通常はアルミニウム(Al)、ガリウム(Ga)、およびインジウム(In)である周期表のIII族の元素の間で形成された半導体化合物を意味する。この用語はAlGaNおよびAlInGaNなどの三元化合物および第三化合物も意味する。新しいダイオードに好適な材料はGaNおよびAlGaNである。
図1Aに示した先行技術と異なり、本発明のダイオード200は、低コストでかつ多数の異なる径で広く使用可能であることから好適にはサファイア(Al)である基板201を利用する。別の場合には、シリコン基板が使用されてよい。
絶縁基板すなわちサファイア基板を半導体素子に使用することは、一般に、市販されている、径に応じて15〜25ミルなどの比較的厚いサファイア基板に依存していた。高い電流が素子を通過するときに、市販の厚いサファイア基板を用いたGaNショットキー・ダイオードに関しては熱蓄積の問題がある。本発明の重要な特徴の1つはダイオード200が比較的薄いサファイア基板201の上に実施されることにある。製造工程後に基板を薄膜化することによって、一般の製造工程を用いることができるが、最終的にパッケージングされた素子はその熱抵抗が実質的に低減されるであろう。
サファイアは窒化物ベースのダイオードには最も一般的な基板である。サファイアには高い熱抵抗があるので、GaNショットキー・ダイオードの用途における高い電流密度の動作には厚い基板は望ましくない。GaNショットキー・ダイオードは。順方向伝導モードにおいて少なくとも1アンペアの電流伝導(対応する400A/cmの電流密度で)を必要とする。典型的には、電流伝導は素子が大きくなると8〜16アンペアまで高くなり得る。順方向の電流伝導中に生じる熱を迅速に放散することができない場合、熱は素子の温度を上昇させる。キャリア移動度などの大半の半導体材料特性は温度の関数であるので、温度上昇は素子性能の著しい劣化を生じさせる。素子性能への熱効果を低減させるためには、熱伝導を改善することが必要である。熱伝導の悪いサファイアの厚さを縮小すれば、GaNショットキー・ダイオードからの熱伝導を改善することができる。素子の熱性能を改善するために、サファイアを薄膜化する実験が行われた。Strasbaugh社のモデル7AA Automatic Wafer Backgrinding Machineのような従来のウエハ研磨システムまたはLogitech社のモデルLP50 Auto Precision Lapping and Polishing Machineなどのダイアモンド・グリット・ラップ研磨システムを用いることによって、15〜25ミルのサファイアウエハを6ミルまでそれぞれ約5分または2時間で薄膜化することができる。厚いGaNエピタキシャル層による応力蓄積が除去され、かつ素子が分離される前にウエハにクラックを生じさせないように確実にするために、いくつかの研磨を行ってもよい。厚いサファイア(15〜17ミル)上のGaNダイオードの熱抵抗は約5.6°C/Wであるが、薄いサファイア(6ミル)上では2°C/W以下である。サファイアの薄膜化によるこのような熱抵抗の大きな低減によって、順方向の伝導モードにおける素子性能は著しく改善される。
サファイアよりもIII族窒化物に結晶格子整合が非常に近く、より高い品質のIII族窒化物膜が得られるので、シリコン・カーバイドは先行技術においては好ましいものであった。シリコン・カーバイドは非常に高い熱伝導性も有するので、(サファイア上に形成されたいくつかの素子と同様)シリコン・カーバイド上のIII族窒化物素子の総出力は基板の熱放散によって制限されない。しかし、薄膜化したサファイア上のGaNショットキー・ダイオードはSiCと実質的に同じ熱特性を有する。
ダイオード200は基板201上にn+型GaN層202を有し、n+型GaN層202上のn−型GaN層203は少なくとも1018/cmの濃度まで不純物で高純度でドープされるが、好適な濃度はこの量の4〜20倍である。n−型GaN層203はドーピング濃度が低いが、依然としてn−型であり、5×1014〜5×1017/cmの不純物濃度を有することが好ましい。図1Aに示した先行技術の比較的薄い相当する層とは対照的に、n+型GaN層202は厚さ1.0〜6.0μmであることが好ましく、n−型GaN層203は厚さ1.0〜12.0μmであることが好ましい。
n−型GaN層203の部分はn+層までエッチダウンされ、n−型GaN層203から電気的に絶縁されるようにオーミック金属コンタクト205がn+型GaN層上のエッチングされた領域に設けられている。別の実施形態では、1つまたは複数のオーミック・コンタクトが、n+型GaN層102で被覆されていない基板の表面上に含まれてよい。この先行技術の実施形態は導電性基板に特に応用可能である。ショットキー金属層204がn+型GaN層202の反対側のn−型GaN層203の上面に付着されている。
図2Aは上記の米国特許出願第2003/0062525号に記載されたような別の実施形態の先行技術で知られているようなGaNダイオードの非常に単純化した断面図である。特に、この図は障壁高さの低減による逆電流の増大という問題に対処するショットキー・ダイオード300の一実施形態を示している。ダイオード300は別の場合には基板の表面に含むことのできる同様の基板101、n+型GaN層102、およびオーミック金属コンタクト105を有する上記実施形態と類似している。ダイオード300はn−型GaN層106も有するが、平坦であるn−型GaN層106の代わりに、n−型GaN層106内にトレンチ108を含んだ二次元の2つのトレンチ構造を有する。このトレンチは平行で、等しく離間されており、隣接するトレンチ108の間にはメサ領域107が残っている。各トレンチ108はその側壁および底面を被覆する絶縁層109を有する。多数の種々の絶縁材料が使用されてよく、好適な材料は窒化シリコン(SiN)である。ショットキー金属層110はトテンチ構造全体の上に含まれており、ショットキー金属110とトレンチの側壁および底面との間に絶縁層109を挟み、メサ領域107を被覆している。このメサ領域はショットキー金属110とn−型GaN層106との間に直接的な接触領域を提供する。別の場合には、各トレンチ108は絶縁体以外の金属で被覆され得る。そのような変形例では、ショットキー金属がトレンチ金属から絶縁かつ/または分離される。
図2Bは図1BのGaNダイオードの非常に単純化した断面図であり、本発明の範囲にあるメサ型の「指」の幅および間隔の範囲を説明するために本発明の3つの規則的なメサ構造のグループを示している。より具体的には、指203の各々の幅は30〜200μmになるように選択され、指203は5〜150μmだけ離間されている。
図3は米国特許出願第2003/0062525号に記載されているような第3の実施形態の先行技術において知られている別のGaNダイオードの非常に単純化した断面図であり、逆電流を低減させるためのトレンチ構造である。上記の図2Aに示したショットキー・ダイオードと同様、トレンチ構造が複数の平行で等しく離間したトレンチに分離しているが、この実施形態では、最上層はAlGaN障壁層111を通り、かつn−型GaN層106を完全に貫通してn+型GaN層102までエッチングされている。同様のメサ領域が隣接するトレンチ間に形成されている。トレンチの側壁および底面は絶縁層109を有し、最上部のショットキー金属層110はトレンチ構造全体を被覆している。このトレンチ構造は上記図2Aに示した実施形態と同様に機能し、逆電流を低減させる。
図4Aおよび4Bは、本発明のGaNダイオードの素子のオーミック領域およびショットキー領域とのコンタクトを形成する代替的設計を提供する素子の上部層の第1および第2の実施形態それぞれの平面図である。
さらに特には、図4Aは1つのダイに実施されたような本発明の窒化ガリウム半導体素子全体の第1の実施形態の拡大平面図であり、ショットキー402、407およびダイ上のコンタクト領域をワイヤボンディングするオーミック408、409を示している。図4Aに示しA−A面で切ったときの図5Aに示した素子の部分断面図を検証すればわかるように、この素子は平坦な領域401が平坦な領域403よりも高くなった2つの高さのメサ構造として構成されている。
図4Aはた線形中央領域420を示しており、これは図4Aに示した素子の描写において垂直に配置され、すべてのメサ構造の指405に共通である。指405は幅が64μmであることが好ましく、中央領域420と垂直に並行して、かつそこから離れて左右両方向に延びている。指405は好適には26μmの距離だけ相互に離間されている。
図4Bは単一のダイ上に実施されたような本発明の窒化ガリウム半導体素子全体の第2の実施形態の拡大平面図であり、ダイ上のオーミックワイヤ・ボンディング・コンタクト領域408、409を示しているが、図4Aで用いたアプローチとは異なるショットキー・コンタクトを作製するアプローチを利用している。
特に、第2の実施形態では、金属パッド410はメサ構造の指の全部にわたって延在し、ショットキー金属と電気的コンタクトを成している。金属パッド410は比較的狭くて短い素子の指を用いるときにより径の大きいワイヤをショットキーのコンタクト領域にワイヤボンディングする能力を向上させる。さらに、図4Aに示したショットキーがワイヤボンディングされたメサ型のパッド領域を図4Bに示した素子の中央から完全に除去することができる。
図5Aは図4AのA−A面で切った本発明のGaNダイオードの詳細な断面図であり、メサ構造をより詳細に示している。
上記図2Bのより単純化した描写に示したように、特に、サファイア基板201、該基板上に被着したGaNの高濃度ドープした(n+)層202、および層202の部分の上に被着したGaNの低濃度でドープした(n−)層203を示している。_年_月_日に出願された、関連の米国特許出願第_____号では、所望のドーピングレベルを正しく得るためにドーピングを修正したGaNショットキー・ダイオードのための、低濃度ドープした上部層の使用が記載されている。
図5Aの代表図に関連して記載される本発明のいくつかの重要な態様があり、その第1はメサ構造の寸法が最適なことである。これらは素子の両主要層のエピ層厚およびドーピングレベルに基づいている。本発明がメサ構造を使用するという事実を考慮すると、少なくとも2つの電導層が存在する。第1の層は逆方向の動作時に電圧低下を処理する低電導性の層であり、他方、第2の層すなわち底部層は高電導性であり、素子の低い動作電圧が可能であるように順方向の電導を処理する。メサ構造を使用するには、電流が素子にどのように広がるかに関する適した設計が要求される。これは一般に、(メサ構造上のボンディング・パッドにボンディングされたワイヤを介して)外部との接続を提供する主要なメサ構造をおよび素子の平坦な領域にわたって電流を輸送するためのメサ構造内の複数の長くて薄い指を設計することによって達成される。指の長さは入念に設計しなければならない。指形メサ構造が狭いと、電流が指のエッジに集中し、導電性が低減される。指形メサ構造が幅広いと、素子のいくつかの領域は電流輸送に役立たず、導電性も低減される。したがって、指形メサ構造の最適な幅および長さが成長するエピ構造の各々について存在する。指形メサ構造が電流集中効果を克服するための指形メサ構造の幅を決定するために、本発明では複雑なモデルを用いた。この最適な幅は最適な長さと同時に決定されるが、これはこの2つの変数が関連しているためである。この最適な幅は移動度、厚さ、および上部および底部の半導体層の空乏領域の幅に左右される。6μmのn−型GaN層で用いられる値について、本発明は最適な幅は50μmをほんの少し超えるものであると決定した。これは指が50μmより著しく狭い場合、電流集中効果が優勢になって抵抗が上昇することを意味する。したがって、この値は最適な素子レイアウト設計用の下限として用いられる。指の長さは異なった方法で最適化される。指がより長い場合、著しい電圧低下が指の長さに沿って生じるため、駆動力は低減されて抵抗は上昇する。これは指を個々の抵抗の網に変えることによってのみモデル化し、最適化することができる。指が単一の場合、最適な長さは1600μmに非常に近いものになる。この値は素子の所望の総面積に応じて僅かに変動するであろう。図4Bで指のアレイを使用する場合、指の長さは50μmほどに短くなり得る。最後に、n+型GaN層のシート抵抗およびオーミック・コンタクトの低効率によって決定される指の離間距離、26μmであるのが最適である。
メサ構造の指および離間距離を設計する際に使用される別の改善法は、オーミック金属がメサ構造の段を覆えるようにすることである。これは基本的にメサ構造のエッジまでオーミック金属を延ばすことによって素子の抵抗を低減させるために行われる。オーミック金属を被着するための領域を整列させることは、オーミック金属はメサ構造を被覆するが、ショットキー金属から依然として数μm(5μmを超える)離れているという事実により、より大きな許容差を有するという事実があるので、素子のロバスト性は増大される。これはオーミック金属とショットキー金属との間で素子が短絡するのを防ぐための適した距離である。メサ構造が非常に高い素子では問題となり得るメサ構造間の素子の領域をすべてオーミック金属によって均一に被覆することも保証される。さらに、エッチングされたメサ構造を金属で被覆して、エッチング面上にアークが生じる可能性が抑えられる。
図5Bは図4Aまたは4BのB−B面で切った本発明の第1の実施形態のGaNダイオードの詳細な断面図であり、図5Aに示した製造工程の同じ段階のオーミック・ボンディング金属コンタクトを示している。
図5Cは図4Aまたは4BのC−C面で切った本発明の第1の実施形態のGaNダイオードの詳細な断面図であり、図5Aおよび5Bに示した製造工程の同じ段階のショットキー・ボンディング金属コンタクトを示している。
図6Aは図4AのA−A面で切った本発明の第1の実施形態のGaNダイオードの詳細な断面図であり、二酸化シリコンまたはポリイミドのパッシベーション層が金属プレート(Al)層の上に塗布された製造工程の次の段階後のメサ構造を示している。この二酸化シリコンは当業界では標準的なスパッタリング、プラズマ強化CVD(PECVD)、またはスピンオンガラスで被着されてよい。ポリイミドは非常に大きな誘電率を有しかつ高電圧で絶縁破壊に抵抗するスピンオンガラスと同様のスピンオン/硬化コーティングである。
図6Bは図4のB−B面で切った本発明の第1の実施形態のGaNダイオードの詳細な断面図であり、図6Aのような製造工程の同じ段階のオーミック・ボンディング金属コンタクトを示している。このパッシベーション層はショットキー金属コンタクトを被覆し、次にパッシベーション層をパターン化して活性オーミック金属、すなわちカソードまでコンタクトボンドパッドを露出させる。
図6Cは図4のC−C面で切った本発明の第1の実施形態のGaNダイオードの詳細な断面図であり、図6Aおよび6Bのような製造工程の同じ段階のショットキー・ボンディング金属コンタクトを示しており、ボンドパッドはアノード用の活性ショットキー金属に開放されている。
図7Aは図4BのA−A面で切った本発明の第2の実施形態のGaNダイオードの詳細な断面図であり、製造工程の次の段階後のメサ構造を示している。この段階では、パッシベーション層は素子に存在する高い電界のアークを防ぐために層構造を完全に被覆している。この保護は長時間にわたって信頼できる素子動作を提供するために必要である。この層はまた、ワイヤボンドが素子上のはっきりと画定された場所に設置され、かつワイヤボンドが素子の動作に干渉しないように、ボンディング・パッド領域を形成することを可能にする。
図7Bは図4BのB−B面で切った本発明の第2の実施形態のGaNダイオードの詳細な断面図であり、図7Aのような製造工程の同じ段階のオーミック・ボンディング金属コンタクトを示している。
図8Aは図4AのA−A面で切った本発明の第1の実施形態のGaNダイオードの詳細な断面図であり、図7Aの工程の次の製造工程の次の段階後のメサ構造を示している。この製造段階はダイのフリップ・チップ構成用の大きな金属パッド領域を提供するためのものである。この場合、ボンディング・パッドよりも少し大きい金属コンタクトを塗布して、本願明細書と同時出願された米国特許出願「PACKAGE FOR GALLIUM NITRIDE SEMICONDUCTOR DEVICES」に記載されたような大きなはんだ接続またはエポキシ接続を可能にする。
図8Bは図4AのB−B面で切った本発明の第1の実施形態のGaNダイオードの詳細な断面図であり、図8Aのような製造工程の同じ段階のショットキー・ボンディング金属コンタクトの被着を示している。
2004年9月7日に出願された関連する米国特許出願第10/935000号では、抵抗性保護リングの使用が記載されている。その出願では、保護リングを作製する2つの方法が記載されている。一方は、ショットキー金属およびオーミック金属が保護リングマスクとして働く自己整合保護リングであり、他方はショットキー金属が事前に存在する保護リングに重なるように被着された保護リングである。この2つの技術を適用することができるが、本発明は自己整合工程を用いるが、二重ショットキー工程のために第1の重なりを達成するために次に第2のショットキー金属を被着することによる第3の変形例を教示する。この2つの金属は順方向電流伝導を提供するが、得られる金属構造のエッジ上には高い逆電圧保護を提供するように異なるものであってよい。この二重ショットキー工程は、自己整合保護リングを用いて与えられた整合許容範囲の増大のほかエッジ終端用の高仕事関数金属の柔軟性が加えられるというあらゆる利点を提供する。
GaNショットキー・ダイオード製造の従来の工程は注入工程から始まって、続いて、その注入領域上に重なり合う領域を有するようにショットキー・コンタクトが適切に整合されなければならない。これは上記のようなエッジ終端の要件である。しかし、GaNショットキー・ダイオードはサファイア基板上に成長させるのが好ましく、また側方の電流伝導を必要とするので、注入された領域とのショットキー・コンタクトの不整合に対する許容性が制限される。
本発明の第2のショットキー金属工程は自己整合注入の利点のすべてを利用する。第2のショットキー・コンタクト・エッジの下側の注入領域は、電界集中効果に起因する高い電界に耐えるためのものである。素子の漏れ電流は第2のショットキー・コンタクトの障壁高さが大きくなるにしたがって指数関数的に低減するので、このアプローチは素子性能に対する別の実質的な利点を有する。しかし、障壁高さの増大は、GaNショットキー素子の動作においては望ましくないフィーチャである順方向のより高い電圧低下も生じさせる。(障壁高さの低い)Ni金属を第1のショットキー金属として用い、高い仕事関数(より高い障壁高さを形成することを意味する)を有するPtを第2のショットキー金属として用いることによって、大半の漏れ電流は電界が集中する金属エッジにおいて発生するので、漏れ電流は低減される。順方向の伝導モードでは、電流伝導はNiショットキー・コンタクトの中央を通り、順方向電圧はショットキー・コンタクト全体がPtである場合の順方向電圧よりも低い。したがって、この二重ショットキー金属アプローチは、素子の逆方向特性を犠牲にすることなく、素子の順方向の性能を改善すると考えられる。
本発明の別の態様は図5A〜5Cに示したショットキー・ダイオード金属層204に関連する。素子抵抗を低減させるために、Ti、Al、Agなどの低仕事関数金属がショットキー金属積層体204の上部に使用される。素子が周囲温度の上昇を経験するときに、低仕事関数金属がn−型GaN層表面と接触する場合、この素子の性能は劣化するかもしれない。この問題を解決し、起こり得る劣化からn−型GaN層を保護するために、2つの方法が提唱される。つまり、僅かに大きさの違う2つの別個の金属の被着工程を用いるか、またはショットキー金属積層体の下に誘電体を用いる工程である。
図9Aは図9Aの層が同時に付着され、故に同じ大きさである本発明のGaNダイオードのショットキー・コンタクト部分の拡大断面図である。
図9Bは本発明のGaNダイオードのショットキー・コンタクト部分の拡大断面図であり、高仕事関数金属の最初のショットキー・コンタクトよりも僅かに大きく被着された低仕事関数金属(この場合はAl)を示している。上記のように、図9Aおよび9Bのコンタクト構成は素子性能を劣化させるかもしれない。
図9Cは本発明のGaNダイオードのショットキー・コンタクト部分の拡大断面図である。この場合、保護リングがまずn−型GaN層の表面上に選択的に設けられる。この点では、低仕事関数金属はn−型GaN層に触れないので、素子性能の改善が可能となる。
図9Dは本発明GaNダイオードのショットキー・コンタクト部分の拡大図である。この場合、損傷または汚染から活性素子表面を保護するために、パッシベーション層がまずn−型GaN層およびn+型GaN層の表面上に選択的に設けられる。これは一般にフィールド・プレート設計と呼ばれる。この点では、低仕事関数金属はn−型GaN層に触れないので、素子性能の改善が可能となる。
NiおよびPtなどの高仕事関数金属が、GaNショットキー・ダイオードではショットキー・コンタクト金属として好ましいが、Au、Co、Pd、Mo、Cr、Rh,Re、PtSi、およびNiSiなどの他の高仕事関数金属および珪化物が使用されてもよい。(4アンペアを超える)高い電流を順方向の伝導モードで伝導するには、ある最大の厚さのショットキー金属が必要である。しかし、NiおよびPtは高耐熱金属であるので、NiまたはPtの厚い層を電子ビーム蒸着法によって被着することは実用的ではない。単純で効果的な解決法は、複数の金属積層体を用いることであり、まずショットキー金属(Niが好ましい)を、次に障壁金属(PtまたはAuが好ましい)を、最後に高伝導性金属(Alが好ましい)を被着させることを含む。Alは以下の利点を有するので、この高伝導性金属の即座の選択である:1)Alの電気抵抗は非常に低い、2)Alはパッケージ要件に適合する、および3)Alの被着は容易で費用効果が高い。この多数の金属積層体アプローチの唯一の欠点は、上記金属が同時に被着される場合、ダイオード性能が温度上昇とともに劣化するということである。GaNショットキーは性能が永久的に劣化することなく温度が上昇(175℃〜300℃もの高さ)する下で動作しなくてはならないので、これは素子動作の重大な欠陥モードを引き起こす。実際、図5AのGaNの上部に形成されたショットキー金属積層体は、大きさが僅かに異なる2段階の被着で形成され得る。多数の金属積層体の好適な実施形態では、Ni/Auが第1の金属積層体として2000Å/10000Åの厚さで被着され、Ni/Ti/Alが第2の積層体として2000Å/500Å/32000Åの厚さで被着される。NiまたはTiの代わりにPtが使用されてもよいが、より厚い層のPtを被着することはさらに困難であるので好ましくない。
図9Dは本発明のGaNダイオードのショットキー・コンタクト部分の拡大断面図である。この場合、パッシベーション層をまずn−型GaNメサ構造およびn+GaN表面の上に完全に被着する。次に、n−型GaNメサ構造およびn+GaN表面とのコンタクトとして開口部を設け、オーミック・コンタクト層およびショットキー・コンタクト層が上記のようにして被着される。また図9Cのように、低仕事関数金属はn−型GaN層に触れないので、素子性能の改善が可能となる。
多数のショットキー金属積層体を被着する前の二酸化シリコン、窒化シリコン、または酸化アルミなどの誘電体膜の使用を図9Dに示している。この場合、第1のショットキー金属層だけがn−型GaN層表面と接する。Alはある厚さの誘電体の層によってGaN表面から分離される。実験結果は、300℃の周囲温度の下で試験を行ってもGaNショットキー素子性能は劣化しないことを示している。このアプローチにより、われわれはこの単純で費用効果の高い多数の金属積層体をショットキー・コンタクトとして適用することができる。この誘電体層の使用はショットキー・ダイオード用のフィールド・プレートとして考慮され、単独で、または保護リングと共に使用するときに素子性能を改善することもできる。この誘電体層の厚さを変えることによって、ショットキー金属のエッジ上の高い電界を低減することができる。
本発明のさらに別の態様は、GaNショットキー・ダイオードの上部層として別の材料を使用することに関する。
大半の窒化物ベースのショットキー・ダイオードはGaNベースの素子である。このような素子では、ショットキー金属コンタクトはGaN構造のあるGaN表面に形成され、オーミック金属コンタクトはGaN素子の別の層に形成される。典型的には、ショットキー・コンタクトは低濃度ドープのn−型層に形成され、オーミック・コンタクトは高濃度ドープのn+GaN層に形成される。
本発明はショットキー・コンタクトが形成されるGaN上部層の代わりか、またはそれに加えてAlGaN上部層を有するショットキー・ダイオードを提供する。本開示で用いられるように、「AlGaN半導体層」という用語は化学式AlGa(1−x)Nによる化合物半導体材料を意味する。この式でxは0〜1であり、0および1を含む。このAlGaN層はドープされなくてよいか、または1×1014〜2×1016/cmのドーピング濃度でn−型にドープされてよい。
金属−ドープ半導体接合の整流特性は、接触する金属層および半導体ボディの個々の仕事関数の差および半導体の表面状態に基づく差に基づいた接触電位差から生じる。素子が逆方向にバイアスされると、少量の漏れ電流が逆方向に流れる。この逆バイアス電圧が十分に高くなると、高い電界の集中が大きくなり、素子に雪崩崩壊が起こるかもしれない。
ダイオード構造にAlGaN層を利用すれば、GaNダイオードと比べて高い降伏電圧になると想定することができる。AlGaNの正確な降伏電圧は、GaN材料について算出したように、イオン化係数の式を用いて算出することができる。T.P.Chowにより示唆された良好な近似は、臨界電界がバンド・ギャップの二乗に従って大きくなるということである。この近似およびベガードの法則を用いて、定められたAl濃度に対する臨界電界を推定することができる。
cr AlGaN=(E AlGaN/Ecr GaN
現在、AlGaNショットキー・ダイオードは側方導電素子である。この発明では、AlGaN構造はメサ構造の上に存在する。メサ構造では、少なくとも1つの下部コンタクト面を半導体ボディ内に定めかつメサ構造がさらなる表面から上方に突出する少なくとも1つのメサ構造を定めるために金属コンタクトを形成する前に、半導体層の少なくとも1つの領域をパターン化し、エッチングしてよい。典型的には、この下面はオーミック・コンタクトの場所であるが、上面はショットキー・コンタクトの場所である。
上記要素の各々または2つ以上の要素は共に、上記タイプとは異なる他のタイプの構成に有用な用途があってもよいことが理解されよう。
窒化ガリウム半導体素子として具現化したように本発明を説明および記載してきたが、本発明の精神から決して逸脱することなく種々の変形および構造的変更がなされてよいので、本発明は記載の詳細に限定されるものではない。
これ以上分析しなくても、上記説明は本発明の趣旨を十分に明白にしているので、現在の知識を用いれば、先行技術の観点で、この発明の一般的および特定の態様の基本的特徴を適性に構成するフィーチャを省くことなく本発明を種々の用途に容易に適合することができ、そのような適合は添付の特許請求の範囲に同等の範囲での意味内に理解されるべきであり、理解されることを意図している。
先行技術で知られたGaNダイオードの第1の実施形態を示す非常に単純化した断面図である。 本発明のGaNダイオードを示す非常に単純化した断面図である。 先行技術で知られたGaNダイオードの第2の実施形態を示す非常に単純化した断面図である。 図1BのGaNダイオードを示す非常に単純化した断面図であり、メサ構造を示している、 先行技術で知られたGaNダイオードの第3の実施形態を示す非常に単純化した断面図である。 本発明の第1の実施形態のGaNダイオードを示す平面図である。 本発明の第2の実施形態のGaNダイオードを示す平面図である。 図4Aまたは4BのA−A面で切った本発明のGaNダイオードの詳細な断面図であり、素子の製造工程のある段階のメサ構造を示す。 図4Aまたは4BのB−B面で切った本発明の第1の実施形態のGaNダイオードの詳細な断面図であり、図5Aに示した製造工程の同じ段階のオーミック・ボンディング金属コンタクトを示す。^ 図4Aまたは4BのC−C面で切った本発明の第1の実施形態のGaNダイオードの詳細な断面図であり、図5Aおよび5Bに示した製造工程の同じ段階のショットキー・ボンディング金属コンタクトを示している。 図4AのA−A面で切った本発明の第1の実施形態のGaNダイオードの詳細な断面図であり、二酸化シリコンまたはポリイミドのパッシベーション層が金属プレート(Al)層の上に塗布された製造工程の次の段階後のメサ構造を示す。 図4のB−B面で切った本発明の第1の実施形態のGaNダイオードの詳細な断面図であり、図6Aのような製造工程の同じ段階のオーミック・ボンディング金属コンタクトを示している。このパッシベーション層はショットキー金属コンタクトを被覆し、次にパッシベーション層をパターン化して活性オーミック金属までコンタクトを露出させる。 図4のC−C面で切った本発明の第1の実施形態のGaNダイオードの詳細な断面図であり、図6Aおよび6Bのような製造工程の同じ段階のショットキー・ボンディング金属コンタクトを示す。 図4BのA−A面で切った本発明の第2の実施形態のGaNダイオードの詳細な断面図であり、製造工程の次の段階後のメサ構造を示す。 図4BのB−B面で切った本発明の第2の実施形態のGaNダイオードの詳細な断面図であり、図7Aのような製造工程の同じ段階のオーミック・ボンディング金属コンタクトを示す。 図4AのA−A面で切った本発明の第1の実施形態のGaNダイオードの詳細な断面図であり、図7Aの工程の次の製造工程の次の段階後のメサ構造を示す。 図4AのB−B面で切った本発明の第1の実施形態のGaNダイオードの詳細な断面図であり、図8Aのような製造工程の同じ段階のショットキー・ボンディング金属コンタクトの被着を示す。 本発明のGaNダイオードのショットキー・コンタクト部分を示す拡大断面図である。 本発明のGaNダイオードのショットキー・コンタクト部分を示す拡大断面図である。 本発明のGaNダイオードのショットキー・コンタクト部分を示す拡大断面図である。 本発明の別の実施形態のGaNダイオードのショットキー・コンタクト部分を示す拡大断面図である。

Claims (28)

  1. 窒化ガリウムベースの半導体ダイオードであって、
    基板と、
    前記基板の上に配設された1〜6μmの厚さを有するn+型ドープGaN層と、
    前記n+型ドープGaN層上に配設された1μmを超える厚さを有するn−型ドープGaN層と、
    前記n−型ドープGaN層の上に配設され、かつそれとのショットキー接合を形成する金属層とを含んだ窒化ガリウムベースの半導体ダイオード。
  2. 前記金属層はNi、Pt、Au、Co、Pd、Mo、Cr、Rh、Re、PtSo、およびNiSiから成るグループから選択された金属の1つを含む請求項1に記載のダイオード。
  3. 前記n+型ドープGaN層は少なくとも1018/cmの濃度まで不純物でドープされた請求項1に記載のダイオード。
  4. 前記n−型ドープGaN層は5×1014〜5×1017/cmの範囲の濃度まで不純物でドープされた請求項1に記載のダイオード。
  5. 前記n+型層の一部の上に配設されかつ前記素子のコンタクト・ボンディング面を形成するように、前記n+型GaN層上にオーミック・コンタクトをなす金属層をさらに含む請求項1に記載のダイオード。
  6. 前記n−型ドープ層は共通の中央領域から両反対方向に直角に延びる一続きの平行の細長い指領域内にパターン化された請求項1に記載のダイオード。
  7. 得られるダイオードが少なくとも4アンペアの電流容量で、2V未満の順方向電圧を有するように、前記指領域の各々の幅は少なくとも30μmで、200μm未満であり、指間の間隔は5〜150μmであり、指の長さは50〜9600μmである降伏電圧が少なくとも200Vであるが500V未満の請求項6に記載のダイオード。
  8. 得られるダイオードが少なくとも1アンペアの電流容量で、3V未満の順方向電圧を有するように、前記指領域の各々の幅は少なくとも30μmで、200μm未満であり、指間の間隔は5〜150μmであり、指の長さは50〜9600μmである、降伏電圧が500Vを超える請求項6に記載のダイオード。
  9. 得られるダイオードが500Vを超える降伏電圧および1アンペアを超える電流容量を有するように、前記指領域の各々の長さは約1600μmである請求項6に記載のダイオード。
  10. 得られるダイオードが200Vを超えかつ500V未満の降伏電圧および4アンペアを超える電流容量を有するように、前記指領域の各々の長さは約1600μmである請求項6に記載のダイオード。
  11. 得られるダイオードが4アンペアを超える電流容量で、2V未満の順方向電圧を有するように、前記指領域の各々の幅は約50μmで、指間の間隔は約26μmである降伏電圧が少なくとも200Vであるが500V未満の請求項6に記載のダイオード。
  12. 得られるダイオードが1アンペアを超える電流容量で、3V未満の順方向電圧を有するように、前記指領域の各々の幅は少なくとも50μmで、指間の間隔は約26μmである降伏電圧が少なくとも500Vである請求項6に記載のダイオード。
  13. 前記n−型層と前記金属層との間に被着されたAlGaN層をさらに含む請求項1に記載のダイオード。
  14. 素子の大きな低い抵抗のコンタクト・ボンディング面を形成するように、前記金属層の上に被着されかつ前記指領域の各々の上に延びるアルミニウム・コンタクト層をさらに含む請求項6に記載のダイオード。
  15. 前記基板はサファイアである請求項1に記載のダイオード。
  16. 前記基板はシリコンである請求項1に記載のダイオード。
  17. アルミニウム・コンタクト層とn−型ドープGaN層との間の接触を防ぐために、前記n−型ドープGaN層の上のパターン化した誘電体層をさらに含む請求項14に記載のダイオード。
  18. その活性面をダイ設置面に向けた状態で前記ダイオードをパッケージングできるように、前記金属層は前記素子の一端子用のフリップ・チップ結合面を形成する請求項5に記載のダイオード。
  19. その活性面をダイ設置面に向けた状態で前記ダイオードをパッケージングできるように、前記アルミニウム・コンタクト層は前記素子の一端子用のフリップ・チップ結合面を形成する請求項14に記載のダイオード。
  20. ショットキー・ダイオード半導体素子であって、
    基板と、
    前記基板上に配設されかつ上面を有する窒化ガリウム半導体構造であり、前記構造は第1の導電型の下部半導体層と、前記下部半導体層の一部の上に配設されかつ複数のメサ構造を形成する第1の導電型の上部半導体層と、前記上部半導体層の上に配設されかつ下部コンタクト面から上方に突出する前記複数のメサ構造の各々の上にショットキー接合を形成する第1の金属層を含み、
    前記複数のメサ構造の各々は前記上部層の一部を含みかつ前記下部コンタクト面の一部によって前記複数のメサ構造の隣接するメサ構造から離間された窒化ガリウム半導体構造を含み、
    前記下部および上部半導体層の厚さは、前記ダイオードが500Vを超える逆降伏電圧および少なくとも1アンペアの電流容量を有するように選択されるショットキー・ダイオード半導体素子。
  21. ショットキー・ダイオード半導体素子であって、
    基板と、
    前記基板上に配設されかつ上面を有する窒化ガリウム半導体構造であり、前記構造は第1導電型の下部半導体層と、前記下部半導体層の一部の上に配設されかつ複数のメサ構造を形成する第1導電型の上部半導体層と、前記上部半導体層の上に配設されかつ下部コンタクト面から上方に突出する前記複数のメサ構造の各々の上にショットキー接合を形成する第1の金属層を含み、
    前記複数のメサ構造の各々は前記上部層の一部を含みかつ前記下部コンタクト面の一部によって前記複数のメサ構造の隣接するメサ構造から離間された窒化ガリウム半導体構造を含み、
    前記下部および上部半導体層の厚さは、少なくとも4アンペアの電流容量で前記ダイオードが200Vを超え、500V未満の逆降伏電圧を有するように選択されるショットキー・ダイオード半導体素子。
  22. ショットキー・ダイオード半導体素子であって、
    基板と、
    前記基板上に配設されかつ上面を有する窒化ガリウム半導体構造であり、前記構造は下部半導体層と、前記下部半導体層の一部の上に配設されかつ複数のメサ構造を形成する上部半導体層とを含み、前記下部半導体層および前記上部半導体層は同じ導電型であり、かつ前記下部半導体層は前記上部半導体層よりも高濃度でドープされた窒化ガリウム半導体構造と、
    前記上部半導体層の上に配設されかつ下部コンタクト面から上方に突出する前記複数のメサ構造の各々の上にショットキー接合を形成する第1の金属層であり、前記複数のメサ構造の各々は前記上部層の一部を含みかつ前記下部コンタクト面の一部によって前記複数のメサ構造のうち隣接するメサ構造から離間された上部コンタクト面を定める第1の金属層と、
    前記第1の金属層の上に配設されかつ前記メサ構造上のショットキー素子の各々と電気的接触を形成する第2の金属層とを含み、
    前記下部および上部半導体層の厚さは、前記ダイオードが500Vを超える逆降伏電圧および少なくとも1アンペアの電流容量を有するように選択されるショットキー・ダイオード半導体素子。
  23. ショットキー・ダイオード半導体素子であって、
    基板と、
    前記基板上に配設されかつ上面を有する窒化ガリウム半導体構造であり、前記構造は下部半導体層と、前記下部半導体層の一部の上に配設されかつ複数のメサ構造を形成する上部半導体層とを含み、前記下部半導体層および前記上部半導体層は同じ導電型であり、かつ前記下部半導体層は前記上部半導体層よりも高濃度でドープされた窒化ガリウム半導体構造と、
    前記上部半導体層の上に配設されかつ前記下部コンタクト面から上方に突出する複数のメサ構造の各々の上にショットキー接合を形成する第1の金属層であり、前記複数のメサ構造の各々は前記上部層の一部を含みかつ前記下部コンタクト面の一部によって前記複数のメサ構造の隣接するメサ構造から離間された上部コンタクト面を定める第1の金属層と、
    前記第1の金属層の上に配設されかつ前記メサ構造上のショットキー素子の各々と電気的接触を形成する第2の金属層とを含み、
    前記下部および上部半導体層の厚さは、少なくとも4アンペアの電流容量で、前記ダイオードが200Vを超え、500V未満を超える逆降伏電圧を有するように選択されるショットキー・ダイオード半導体素子。
  24. ガリウムベースの半導体ダイオードを製造する方法であって、
    基板を提供する工程と、
    前記基板の上に1〜6μmの厚さを有するn+型ドープGaN層を形成する工程と、
    前記基板上に1μmを超える厚さを有するn+型ドープGaN層を形成する工程と、
    前記n−型ドープGaN層の上にそれとのショットキー接合を形成するように金属層を形成する工程とを含んだ方法。
  25. 前記n+GaN層とのオーミック・コンタクトを形成するように、かつ前記素子のコンタクト・ボンディングを形成するように、前記n+層の少なくとも一部の上に金属層を被着する工程をさらに含む請求項24に記載の方法。
  26. 共通の中央領域から両反対方向に直角に延びる一続きの平行の細長い指領域内に前記n−型ドープ層をパターン化する工程をさらに含み、得られるダイオードが、500Vを超える降伏電圧で、少なくとも1アンペアの電流容量で、3V未満の順方向電圧を有するように、各指領域の幅は約50μmであり、かつ5〜150μmの間隔である請求項24に記載の方法。
  27. 共通の中央領域から両反対方向に直角に延びる一続きの平行の細長い指領域内に前記n−型ドープ層をパターン化する工程をさらに含み、得られるダイオードが、200〜500Vの降伏電圧で、少なくとも4アンペアの電流容量で、2V未満の順方向電圧を有するように、各指領域の幅は約50μmであり、かつ5〜150μmの間隔である請求項24に記載の方法。
  28. 素子の熱放散のために前記基板の熱抵抗を低減するように、前記基板を10ミル未満の厚さまで薄膜化する工程をさらに含む請求項24に記載の方法。
JP2006001122A 2005-01-06 2006-01-06 窒化ガリウム半導体素子 Expired - Fee Related JP5240966B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/030,554 US7436039B2 (en) 2005-01-06 2005-01-06 Gallium nitride semiconductor device
US11/030,554 2005-01-06

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012158334A Division JP2012195618A (ja) 2005-01-06 2012-07-17 窒化ガリウム半導体素子

Publications (2)

Publication Number Publication Date
JP2006191118A true JP2006191118A (ja) 2006-07-20
JP5240966B2 JP5240966B2 (ja) 2013-07-17

Family

ID=36216289

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006001122A Expired - Fee Related JP5240966B2 (ja) 2005-01-06 2006-01-06 窒化ガリウム半導体素子
JP2012158334A Pending JP2012195618A (ja) 2005-01-06 2012-07-17 窒化ガリウム半導体素子

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012158334A Pending JP2012195618A (ja) 2005-01-06 2012-07-17 窒化ガリウム半導体素子

Country Status (5)

Country Link
US (3) US7436039B2 (ja)
EP (2) EP2302687A3 (ja)
JP (2) JP5240966B2 (ja)
CN (2) CN1870301B (ja)
TW (2) TWI395320B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008117979A (ja) * 2006-11-06 2008-05-22 Sumitomo Electric Ind Ltd ショットキバリアダイオード
JP2008177527A (ja) * 2006-12-19 2008-07-31 Matsushita Electric Ind Co Ltd 窒化物半導体装置
JP5799175B2 (ja) * 2012-09-28 2015-10-21 株式会社日立製作所 ショットキーバリアダイオードおよびその製造方法

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786533B2 (en) * 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US6635544B2 (en) 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US6989555B2 (en) * 2004-04-21 2006-01-24 Lumileds Lighting U.S., Llc Strain-controlled III-nitride light emitting device
US7417266B1 (en) 2004-06-10 2008-08-26 Qspeed Semiconductor Inc. MOSFET having a JFET embedded as a body diode
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
US7394158B2 (en) 2004-10-21 2008-07-01 Siliconix Technology C.V. Solderable top metal for SiC device
US9419092B2 (en) * 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
US8368165B2 (en) * 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
US8026568B2 (en) * 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
JP5362187B2 (ja) * 2006-03-30 2013-12-11 日本碍子株式会社 半導体素子
CN101506989B (zh) * 2006-07-31 2014-02-19 威世-硅尼克斯 用于SiC肖特基二极管的钼势垒金属及制造工艺
US8093621B2 (en) 2008-12-23 2012-01-10 Power Integrations, Inc. VTS insulated gate bipolar transistor
US7679104B2 (en) * 2006-11-09 2010-03-16 The Furukawa Electric Co., Ltd. Vertical type semiconductor device and manufacturing method of the device
DE102007007159B4 (de) * 2007-02-09 2009-09-03 Technische Universität Darmstadt Gunn-Diode
US8653583B2 (en) * 2007-02-16 2014-02-18 Power Integrations, Inc. Sensing FET integrated with a high-voltage transistor
US7557406B2 (en) * 2007-02-16 2009-07-07 Power Integrations, Inc. Segmented pillar layout for a high-voltage vertical transistor
US7859037B2 (en) 2007-02-16 2010-12-28 Power Integrations, Inc. Checkerboarded high-voltage vertical transistor layout
US8138583B2 (en) 2007-02-16 2012-03-20 Cree, Inc. Diode having reduced on-resistance and associated method of manufacture
US7595523B2 (en) * 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
US7964912B2 (en) 2008-09-18 2011-06-21 Power Integrations, Inc. High-voltage vertical transistor with a varied width silicon pillar
JP5608322B2 (ja) 2008-10-21 2014-10-15 パナソニック株式会社 双方向スイッチ
US8198650B2 (en) * 2008-12-08 2012-06-12 General Electric Company Semiconductor devices and systems
US7871882B2 (en) 2008-12-20 2011-01-18 Power Integrations, Inc. Method of fabricating a deep trench insulated gate bipolar transistor
US20100155831A1 (en) * 2008-12-20 2010-06-24 Power Integrations, Inc. Deep trench insulated gate bipolar transistor
US7842974B2 (en) * 2009-02-18 2010-11-30 Alpha & Omega Semiconductor, Inc. Gallium nitride heterojunction schottky diode
TW201103150A (en) * 2009-07-10 2011-01-16 Tekcore Co Ltd Group III-nitride semiconductor Schottky diode and its fabrication method
US8372738B2 (en) * 2009-10-30 2013-02-12 Alpha & Omega Semiconductor, Inc. Method for manufacturing a gallium nitride based semiconductor device with improved termination scheme
JP5457292B2 (ja) 2010-07-12 2014-04-02 パナソニック株式会社 窒化物半導体装置
KR101154709B1 (ko) * 2010-07-28 2012-06-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
US8772901B2 (en) * 2011-11-11 2014-07-08 Alpha And Omega Semiconductor Incorporated Termination structure for gallium nitride schottky diode
US8633094B2 (en) 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US8940620B2 (en) 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
US8653600B2 (en) 2012-06-01 2014-02-18 Power Integrations, Inc. High-voltage monolithic schottky device structure
US9812338B2 (en) 2013-03-14 2017-11-07 Cree, Inc. Encapsulation of advanced devices using novel PECVD and ALD schemes
US9991399B2 (en) * 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
US9324645B2 (en) 2013-05-23 2016-04-26 Avogy, Inc. Method and system for co-packaging vertical gallium nitride power devices
CN103367463B (zh) * 2013-07-23 2015-12-09 中国工程物理研究院电子工程研究所 一种太赫兹横向肖特基二极管及其制作方法
JP5678341B2 (ja) * 2013-08-23 2015-03-04 株式会社レーザーシステム ショットキーバリアダイオード、ショットキーバリアダイオードの製造方法、電力伝送システムおよび電源線用無線接続コネクタ
TWI493617B (zh) * 2013-10-07 2015-07-21 Nat Univ Tsing Hua 部分隔離矽基板之三族氮化物半導體裝置之製作方法
US9324809B2 (en) 2013-11-18 2016-04-26 Avogy, Inc. Method and system for interleaved boost converter with co-packaged gallium nitride power devices
US9543396B2 (en) 2013-12-13 2017-01-10 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped regions
US10325988B2 (en) 2013-12-13 2019-06-18 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped field plates
US9893174B2 (en) 2014-05-21 2018-02-13 Arizona Board Of Regents On Behalf Of Arizona State University III-nitride based N polar vertical tunnel transistor
TWI550921B (zh) 2014-07-17 2016-09-21 嘉晶電子股份有限公司 氮化物半導體結構
US10381508B2 (en) 2014-11-19 2019-08-13 National Sun Yat-Sen University Light emitting element with an enhanced electroluminescence effect
TWI560905B (en) * 2014-11-19 2016-12-01 Univ Nat Sun Yat Sen A light emitting element and manufacturing method thereof
CN106024623B (zh) * 2016-06-29 2019-03-01 江苏能华微电子科技发展有限公司 一种氮化镓肖特基二极管及其制作方法
DE102019100130B4 (de) * 2018-04-10 2021-11-04 Infineon Technologies Ag Ein halbleiterbauelement und ein verfahren zum bilden eines halbleiterbauelements
CN109346405B (zh) * 2018-11-23 2021-12-03 江苏新广联科技股份有限公司 一种GaN基SBD倒装芯片的制备方法
CN110676307B (zh) * 2019-10-12 2022-12-20 中国电子科技集团公司第十三研究所 肖特基二极管的制备方法
WO2022009328A1 (ja) * 2020-07-08 2022-01-13 三菱電機株式会社 半導体装置及び半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003026021A2 (en) * 2001-07-23 2003-03-27 Cree, Inc. Gallium nitride based diodes with low forward voltage and low reverse current operation
WO2003094240A1 (en) * 2002-04-30 2003-11-13 Cree, Inc. High voltage switching devices and process for forming same
JP2004031896A (ja) * 2002-04-30 2004-01-29 Furukawa Electric Co Ltd:The GaN系半導体装置およびIII−V族窒化物半導体装置

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL167277C (nl) * 1970-08-29 1981-11-16 Philips Nv Halfgeleiderinrichting met een plaatvorming half- geleiderlichaam met over althans een deel van de dikte van het halfgeleiderlichaam afgeschuinde randen, dat is voorzien van een metalen elektrode die een gelijkrichtende overgang vormt met het halfgeleider- lichaam en werkwijze ter vervaardiging van de halfgeleiderinrichting.
FR2517883A1 (fr) 1981-12-09 1983-06-10 Thomson Csf Dispositif semi-conducteur a faible capacite parasite muni de connexions externes prises au moyen de poutres
US4543595A (en) * 1982-05-20 1985-09-24 Fairchild Camera And Instrument Corporation Bipolar memory cell
GB2137412B (en) 1983-03-15 1987-03-04 Standard Telephones Cables Ltd Semiconductor device
US4866005A (en) * 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4946547A (en) * 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
JPH03257870A (ja) * 1990-03-07 1991-11-18 Shindengen Electric Mfg Co Ltd ショットキバリアダイオード
US5200022A (en) * 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
WO1992016966A1 (en) * 1991-03-18 1992-10-01 Boston University A method for the preparation and doping of highly insulating monocrystalline gallium nitride thin films
US5221413A (en) 1991-04-24 1993-06-22 At&T Bell Laboratories Method for making low defect density semiconductor heterostructure and devices made thereby
US5602418A (en) 1992-08-07 1997-02-11 Asahi Kasei Kogyo Kabushiki Kaisha Nitride based semiconductor device and manufacture thereof
EP1450415A3 (en) 1993-04-28 2005-05-04 Nichia Corporation Gallium nitride-based III-V group compound semiconductor device
EP0690517B1 (en) * 1994-05-30 2003-10-01 Canon Kabushiki Kaisha Rechargeable lithium battery
WO1996041906A1 (en) 1995-06-13 1996-12-27 Advanced Technology Materials, Inc. Bulk single crystal gallium nitride and method of making same
JP2863780B2 (ja) * 1995-08-10 1999-03-03 日本電気株式会社 多層金属ショットキー性電極
US5874747A (en) * 1996-02-05 1999-02-23 Advanced Technology Materials, Inc. High brightness electroluminescent device emitting in the green to ultraviolet spectrum and method of making the same
US5612567A (en) * 1996-05-13 1997-03-18 North Carolina State University Schottky barrier rectifiers and methods of forming same
US5741724A (en) * 1996-12-27 1998-04-21 Motorola Method of growing gallium nitride on a spinel substrate
JP3491492B2 (ja) * 1997-04-09 2004-01-26 松下電器産業株式会社 窒化ガリウム結晶の製造方法
US5785606A (en) * 1997-05-02 1998-07-28 Marquez; Ruben L. Method of playing multiple hand card game
US6239033B1 (en) * 1998-05-28 2001-05-29 Sony Corporation Manufacturing method of semiconductor device
DE19723176C1 (de) * 1997-06-03 1998-08-27 Daimler Benz Ag Leistungshalbleiter-Bauelement und Verfahren zu dessen Herstellung
KR20010021494A (ko) * 1997-07-03 2001-03-15 추후제출 에피택셜 증착에 의한 프리 스탠딩 기판의 제조를 위한열적 부정합 보정
JP3505357B2 (ja) 1997-07-16 2004-03-08 株式会社東芝 窒化ガリウム系半導体素子およびその製造方法
JP3500281B2 (ja) 1997-11-05 2004-02-23 株式会社東芝 窒化ガリウム系半導体素子およびその製造方法
JP3036495B2 (ja) * 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
US6608327B1 (en) 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
JP2948205B1 (ja) * 1998-05-25 1999-09-13 花王株式会社 二次電池用負極の製造方法
US6331450B1 (en) 1998-12-22 2001-12-18 Toyoda Gosei Co., Ltd. Method of manufacturing semiconductor device using group III nitride compound
US6389051B1 (en) * 1999-04-09 2002-05-14 Xerox Corporation Structure and method for asymmetric waveguide nitride laser diode
JP4412827B2 (ja) 1999-08-20 2010-02-10 シャープ株式会社 窒化物半導体厚膜基板
KR100500344B1 (ko) * 1999-10-22 2005-07-12 산요덴키가부시키가이샤 리튬 전지용 전극 및 리튬 2차전지
KR100487458B1 (ko) * 1999-10-22 2005-05-06 산요덴키가부시키가이샤 리튬 2차 전지용 전극의 제조 방법
US6184570B1 (en) 1999-10-28 2001-02-06 Ericsson Inc. Integrated circuit dies including thermal stress reducing grooves and microelectronic packages utilizing the same
WO2001043174A2 (en) 1999-12-13 2001-06-14 North Carolina State University Fabrication of gallium nitride layers on textured silicon substrates
US6380108B1 (en) 1999-12-21 2002-04-30 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on weak posts, and gallium nitride semiconductor structures fabricated thereby
US6573537B1 (en) 1999-12-22 2003-06-03 Lumileds Lighting, U.S., Llc Highly reflective ohmic contacts to III-nitride flip-chip LEDs
US6586781B2 (en) 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
KR100348269B1 (ko) 2000-03-22 2002-08-09 엘지전자 주식회사 루데니움 산화물을 이용한 쇼트키 콘택 방법
US6344665B1 (en) 2000-06-23 2002-02-05 Arima Optoelectronics Corp. Electrode structure of compound semiconductor device
US20020015833A1 (en) * 2000-06-29 2002-02-07 Naotomi Takahashi Manufacturing method of electrodeposited copper foil and electrodeposited copper foil
JP4022708B2 (ja) * 2000-06-29 2007-12-19 日本電気株式会社 半導体装置
JP2003101036A (ja) 2001-09-25 2003-04-04 Sanyo Electric Co Ltd ショットキーバリアダイオードおよびその製造方法
DE10101081B4 (de) * 2001-01-11 2007-06-06 Infineon Technologies Ag Schottky-Diode
JP2002305309A (ja) 2001-02-01 2002-10-18 Hitachi Ltd 半導体装置およびその製造方法
US6611002B2 (en) * 2001-02-23 2003-08-26 Nitronex Corporation Gallium nitride material devices and methods including backside vias
JP3863802B2 (ja) * 2001-04-27 2006-12-27 新日本製鐵株式会社 強磁性体の材質診断方法及びバルクハウゼンノイズの電圧パルス幅の測定システム
US6437374B1 (en) 2001-05-07 2002-08-20 Xerox Corporation Semiconductor device and method of forming a semiconductor device
TW492202B (en) 2001-06-05 2002-06-21 South Epitaxy Corp Structure of III-V light emitting diode (LED) arranged in flip chip configuration having structure for preventing electrostatic discharge
US6524900B2 (en) 2001-07-25 2003-02-25 Abb Research, Ltd Method concerning a junction barrier Schottky diode, such a diode and use thereof
US20050179106A1 (en) * 2001-07-27 2005-08-18 Sanyo Electric Company, Ltd. Schottky barrier diode
JP4064085B2 (ja) 2001-10-18 2008-03-19 三菱電機株式会社 半導体装置及びその製造方法
JP2003142501A (ja) * 2001-10-31 2003-05-16 Furukawa Electric Co Ltd:The GaN系電界効果トランジスタ及びその製造方法
US6768146B2 (en) * 2001-11-27 2004-07-27 The Furukawa Electric Co., Ltd. III-V nitride semiconductor device, and protection element and power conversion apparatus using the same
JP4177048B2 (ja) * 2001-11-27 2008-11-05 古河電気工業株式会社 電力変換装置及びそれに用いるGaN系半導体装置
US6855970B2 (en) * 2002-03-25 2005-02-15 Kabushiki Kaisha Toshiba High-breakdown-voltage semiconductor device
US6624444B1 (en) 2002-03-28 2003-09-23 Intel Corporation Electrical-optical package with capacitor DC shunts and associated methods
US7323402B2 (en) 2002-07-11 2008-01-29 International Rectifier Corporation Trench Schottky barrier diode with differential oxide thickness
JP3790500B2 (ja) * 2002-07-16 2006-06-28 ユーディナデバイス株式会社 電界効果トランジスタ及びその製造方法
US20040021152A1 (en) * 2002-08-05 2004-02-05 Chanh Nguyen Ga/A1GaN Heterostructure Field Effect Transistor with dielectric recessed gate
FR2844099B1 (fr) 2002-09-03 2005-09-02 Commissariat Energie Atomique Dispositif semiconducteur de puissance quasi-vertical sur substrat composite
US7115896B2 (en) * 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
US7026665B1 (en) * 2003-09-19 2006-04-11 Rf Micro Devices, Inc. High voltage GaN-based transistor structure
JP2005129696A (ja) * 2003-10-23 2005-05-19 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7084475B2 (en) * 2004-02-17 2006-08-01 Velox Semiconductor Corporation Lateral conduction Schottky diode with plural mesas
US7253015B2 (en) 2004-02-17 2007-08-07 Velox Semiconductor Corporation Low doped layer for nitride-based semiconductor device
US7229866B2 (en) 2004-03-15 2007-06-12 Velox Semiconductor Corporation Non-activated guard ring for semiconductor devices
US7547928B2 (en) * 2004-06-30 2009-06-16 Interuniversitair Microelektronica Centrum (Imec) AlGaN/GaN high electron mobility transistor devices
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US7116567B2 (en) * 2005-01-05 2006-10-03 Velox Semiconductor Corporation GaN semiconductor based voltage conversion device
US20060151868A1 (en) 2005-01-10 2006-07-13 Zhu Tinggang Package for gallium nitride semiconductor devices
US7429534B2 (en) * 2005-02-22 2008-09-30 Sensor Electronic Technology, Inc. Etching a nitride-based heterostructure
US7615774B2 (en) * 2005-04-29 2009-11-10 Cree.Inc. Aluminum free group III-nitride based high electron mobility transistors
US7696598B2 (en) * 2005-12-27 2010-04-13 Qspeed Semiconductor Inc. Ultrafast recovery diode
JP5351519B2 (ja) * 2005-12-27 2013-11-27 パワー・インテグレーションズ・インコーポレーテッド 高速回復整流器構造体の装置および方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003026021A2 (en) * 2001-07-23 2003-03-27 Cree, Inc. Gallium nitride based diodes with low forward voltage and low reverse current operation
WO2003094240A1 (en) * 2002-04-30 2003-11-13 Cree, Inc. High voltage switching devices and process for forming same
JP2004031896A (ja) * 2002-04-30 2004-01-29 Furukawa Electric Co Ltd:The GaN系半導体装置およびIII−V族窒化物半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN7012000846; T.G.Zhu, D.J.H.Lambert, B.S.Shelton, M.M.Wong, U.Chowdhury, R.D.Dupuis: 'High-voltage mesa-structure GaN Schottky rectifiers processed by dry and wet etching' Applied Physics Letters Vol.77, No.18, 2000, pp.2918-2920 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008117979A (ja) * 2006-11-06 2008-05-22 Sumitomo Electric Ind Ltd ショットキバリアダイオード
JP2008177527A (ja) * 2006-12-19 2008-07-31 Matsushita Electric Ind Co Ltd 窒化物半導体装置
JP5799175B2 (ja) * 2012-09-28 2015-10-21 株式会社日立製作所 ショットキーバリアダイオードおよびその製造方法

Also Published As

Publication number Publication date
EP2302687A3 (en) 2011-05-04
US20090035925A1 (en) 2009-02-05
US20110101371A1 (en) 2011-05-05
JP5240966B2 (ja) 2013-07-17
US7863172B2 (en) 2011-01-04
CN102751335A (zh) 2012-10-24
EP1679748A3 (en) 2008-05-28
US7436039B2 (en) 2008-10-14
CN1870301A (zh) 2006-11-29
TW201338134A (zh) 2013-09-16
EP1679748A2 (en) 2006-07-12
CN1870301B (zh) 2012-08-08
TW200636975A (en) 2006-10-16
JP2012195618A (ja) 2012-10-11
US20060145283A1 (en) 2006-07-06
TWI395320B (zh) 2013-05-01
EP2302687A2 (en) 2011-03-30

Similar Documents

Publication Publication Date Title
JP5240966B2 (ja) 窒化ガリウム半導体素子
US10333006B2 (en) Termination structure for gallium nitride Schottky diode including junction barriar diodes
US8927402B2 (en) Method for forming termination structure for gallium nitride Schottky diode
JP5645304B2 (ja) ダイオード
US9236434B2 (en) Semiconductor device and manufacturing method thereof
WO2012160757A1 (ja) ショットキーダイオード
CN114430861A (zh) 半导体装置
JP5682102B2 (ja) 逆耐圧を有する縦型窒化ガリウム半導体装置
EP4084064A1 (en) Semiconductor device
JP4925596B2 (ja) 窒化物半導体装置
JP7313197B2 (ja) 半導体装置
JP5566798B2 (ja) 半導体整流素子
JP2018110257A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
KR20170012861A (ko) 브릿지 다이오드 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120314

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120614

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20121102

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20121102

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121116

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130108

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130128

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130327

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130401

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees