JP5678341B2 - ショットキーバリアダイオード、ショットキーバリアダイオードの製造方法、電力伝送システムおよび電源線用無線接続コネクタ - Google Patents

Description

この発明は、ショットキーバリアダイオード、ショットキーバリアダイオードの製造方法、電力伝送システム、電源線用無線接続コネクタおよびショットキーゲート電界効果トランジスタに関する。この発明は、より詳細には、例えば、整流用ダイオードに用いて好適なショットキーバリアダイオード、このショットキーバリアダイオードの製造方法、このショットキーバリアダイオードを整流用ダイオードに用いた電力伝送システムおよび電源線用無線接続コネクタならびにショットキーゲート電界効果トランジスタに関する。

マイクロ波電力伝送やマイクロ波エネルギーハーベスティングでの受電回路では、マイクロ波を直流に変換する整流用ダイオードの性能が高周波（ＲＦ）／直流（ＤＣ）変換効率を大きく左右する（例えば、非特許文献１〜３参照。）。ここで、整流用ダイオードの性能とは、順方向導通状態での抵抗（オン抵抗）が低いこと、オン電圧（順方向立ち上がり電圧Ｖ_F ）が低いこと、逆方向遮断状態での容量（オフ容量）が低いこと、逆方向で高耐圧であること、である。

従来より、マイクロ波整流回路の整流用ダイオードとしては、拡散容量が存在しないことから、ショットキーバリアダイオードが多く用いられている。このショットキーバリアダイオードの真性部分（活性層）はエピタキシャル層により構成されるが、最大使用電圧が決まれば、それを超えない範囲でオン抵抗、オフ容量が低いエピタキシャル層の構造、具体的にはドナー濃度および厚さが一意に決まる。オン抵抗、オフ容量はダイオードの面積で変わるが、その積である時定数は面積によらない性能指標となる。この性能指標の向上のためには、キャリア移動度が高く、かつ破壊電界が高いことが重要である。キャリア移動度が高く、破壊電界も高いという要請から、ショットキーバリアダイオードの真性部分を構成する半導体は、窒化ガリウム（ＧａＮ）に代表されるＧａＮ系半導体などのワイドバンドギャップ半導体が適している。

従来、ＧａＮ系半導体を用いたショットキーバリアダイオード（ＧａＮ系ショットキーバリアダイオード）のアノード電極としては、もっぱらニッケル（Ｎｉ）／金（Ａｕ）電極が用いられていた（例えば、非特許文献４参照。）。

一方、ＧａＮ系ショットキーバリアダイオードのアノード電極として窒化チタン（ＴｉＮ）層を用いることが報告されている（非特許文献５参照。）。また、ＡｌＧａＮ／ＧａＮヘテロ接合電界効果トランジスタ（ＨＦＥＴ）において、ＡｌＧａＮ層上にＴｉＮ層からなるゲート電極を形成し、ショットキー接触させることが知られている（例えば、特許文献１参照。）。

特開２０１３−３８１８０号公報

K. Takahashi, J-P Ao, Y. Ikawa, C-Y Hu, H. Kawai, N. Shinohara, N. Niwa, and Y. Ohno : GaN Schottky Diodes for Microwave Power Rectification, Japanese Journal of Applied Physics, Vol.48, No.4, 04C095, 2009 Energy Harvesting Handbook,NTS(2012),43-51 K.Hayashino,et al.,IMWS-IWPT 2012,Kyoto,Japan(2012) K.Fukui,et al.,IMWS-IWPT 2012,Kyoto,Japan(2012) J-P Ao, A. Suzuki, K. Sawada, S. Shinkai, Y. Naoi, Y. Ohno : Schottky contacts of refractory metal nitrides on gallium nitride using reactive sputtering, Vacuum 84(2010)1439-1443 大野泰夫「共振器結合による無線インタコネクション技術」、電子情報通信学会誌 Vol.94,No.12 pp.1046-1049,2011 Kenji Harauchi, Yuichi Iwasaki, Mami Abe, Jin-Ping Ao, Naoki Shinohara, Hiroshi Tonomura and Yasuo Ohno,"Power Transmission through Insulating Plate Using Open-Ring Resonator Coupling and GaN Schottky Diode," IMWS-IWPT 2011, May 12-13, 2011−Uji(Kyoto),Japan,IWPT2-2(2011)

しかしながら、アノード電極にＮｉ／Ａｕ電極を用いたＧａＮ系ショットキーバリアダイオードのオン電圧は１．１６Ｖと高いことが報告されている（非特許文献４参照。）。このため、このＧａＮ系ショットキーバリアダイオードを整流用ダイオードに用いた受電回路では、ＲＦ／ＤＣ変換効率が低かった。

一方、非特許文献５では、ＧａＮ系ショットキーバリアダイオードのアノード電極としてＴｉＮ層を用いることによりショットキー障壁高さを０．７５〜０．７９ｅＶに減少させることができることが報告されており、オン電圧の低減の可能性が示唆されていると言える。しかしながら、本発明者が独自に得た知見によれば、非特許文献５あるいは特許文献１において、アノード電極あるいはゲート電極の抵抗低減を目的としてＴｉＮ層上にＡｕをメッキするために大気中に取り出した場合は、酸化によりＴｉＮ層の表面が変性してしまう結果、Ａｕを均一にメッキすることが困難であるだけでなく、ＴｉＮ層にピンホールなどの穴が形成された場合にはこの穴を通ってＡｕがＴｉＮ層とＧａＮ層との界面に到達する結果、ショットキー接触特性が劣化してしまうという問題がある。

そこで、この発明が解決しようとする課題は、アノード電極としてＮｉ／Ａｕ電極を用いた従来のＧａＮ系ショットキーバリアダイオードに比べてオン電圧が例えば約１／２程度と十分に低く、しかも同等の低オン抵抗および高耐圧が得られ、さらに、Ａｕなどの抵抗低減用金属をメッキする際にも均一にメッキすることができ、ＴｉＮ層にピンホールなどの穴が形成されてもショットキー接触特性が劣化しない高性能のショットキーバリアダイオードを実現することができるショットキーバリアダイオードおよびその製造方法を提供することである。

この発明が解決しようとする他の課題は、上記の優れたショットキーバリアダイオードを整流用ダイオードとして用いた高性能の電力伝送システムおよび電源線用無線接続コネクタを提供することである。

この発明が解決しようとするさらに他の課題は、ゲート電極としてＮｉ／Ａｕ電極を用いた従来のＧａＮ系ショットキーゲート電界効果トランジスタに比べてしきい値電圧が例えば約１／２程度と十分に低く、さらに、Ａｕなどの抵抗低減用金属をメッキする際にも均一にメッキすることができ、ＴｉＮ層にピンホールなどの穴が形成されてもショットキー接触特性が損なわれることがない高性能のショットキーゲート電界効果トランジスタを実現することができるショットキーゲート電界効果トランジスタを提供することである。

前記課題および他の課題は、添付図面を参照した本明細書の記述によって明らかとなるであろう。

前記課題を解決するために、この発明は、
ＧａＮ系半導体層と、
前記ＧａＮ系半導体層上に前記ＧａＮ系半導体層とショットキー接触して設けられたアノード電極とを有し、
前記アノード電極が、
前記ＧａＮ系半導体層上に前記ＧａＮ系半導体層と接触して設けられたＴｉＮ層と、
前記ＴｉＮ層上に前記ＴｉＮ層と接触して設けられた、前記ＧａＮ系半導体層とショットキー接触可能な金属からなる密着層と、
前記密着層上に前記密着層と接触して設けられた抵抗低減用金属層とを有することを特徴とするショットキーバリアダイオードである。

ここで、ＧａＮ系半導体層は、例えば、ＧａＮ、ＧａＩｎＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮなどからなる。ＧａＮ系半導体層は、一層からなる単層構造であっても、互いに異なる二層以上の層が積層された多層構造であってもよい。ＧａＮ系半導体層のうち少なくともＴｉＮ層が接触する部分は典型的にはｎ型である。密着層は、具体的には、例えば、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）およびイリジウム（Ｉｒ）からなる群より選ばれた少なくとも一種類の金属（単体金属または合金）からなるが、これらに限定されるものではない。密着層は、好適には、抵抗低減用金属層およびＴｉＮ層に対する密着性が良好な金属、例えばＮｉからなる。密着層は、一層からなる単層構造であっても、互いに異なる二層以上の層が積層された多層構造であってもよい。抵抗低減用金属層は、密着層を構成する金属よりも抵抗率が小さい金属からなる。抵抗低減用金属層は、具体的には、例えば、金（Ａｕ）、銀（Ａｇ）または銅（Ｃｕ）からなるが、これらに限定されるものではない。抵抗低減用金属層は、一層からなる単層構造であっても、互いに異なる二層以上の層が積層された多層構造であってもよい。密着層を構成する金属と抵抗低減用金属層を構成する金属との好適な組み合わせの一例を挙げると、密着層を構成する金属がＮｉ、抵抗低減用金属層を構成する金属がＡｕである。密着層に接触して設けられた抵抗低減用金属層により、アノード電極全体の抵抗の低減を図ることができる。また、仮に何らかの原因でＴｉＮ層にピンホールなどの穴が形成されても、ＴｉＮ層に接触して設けられた密着層はＧａＮ系半導体層とショットキー接触可能な金属からなるため、この密着層を構成する金属がＴｉＮ層に形成された穴を通ってＧａＮ系半導体層に達しても、ＴｉＮ層のショットキー接触特性は損なわれない。ＴｉＮ層、密着層および抵抗低減用金属層の厚さは特に限定されず、必要に応じて選ばれる。また、これらのＴｉＮ層、密着層および抵抗低減用金属層の形成方法も特に限定されず、必要に応じて選ばれる。ショットキーバリアダイオードのアノード電極およびカソード電極は、ＧａＮ系半導体層の片側に設けてもよいし、ＧａＮ系半導体層の両面にそれぞれ設けてもよい。

ところで、従来、マイクロ波整流回路の整流用ダイオードとして多く用いられているショットキーバリアダイオードは、低周波大電力用の用途ほどには流す電流が大きくないので縦型では無く、集積回路のように同一面にアノード電極およびカソード電極が形成される横型である。また、特に、破壊電界の高いＧａＮ系ショットキーバリアダイオードは、ＧａＮの成長が可能な良好なｎ型基板ができないため異種基板上に作製されることから、横型にならざるを得ない。また、寄生容量が問題となるため、このＧａＮ系ショットキーバリアダイオードは絶縁基板上に作られることが多い。

図４５に、整流用ダイオードとして用いられている従来のフィンガー型（あるいはストライプ型）ＧａＮ系ショットキーバリアダイオードの一例を示す（例えば、非特許文献１参照。）。図４５に示すように、このフィンガー型ＧａＮ系ショットキーバリアダイオードにおいては、絶縁基板２０１上にアクセス層２０２が積層され、その上にフィンガー形状の活性層２０３が積層されている。この活性層２０３上にフィンガー形状のアノード電極２０４がショットキー接触している。活性層２０３の両側の部分のアクセス層２０２上にフィンガー形状のカソード電極２０５がオーミック接触している。図４６に、アノード電極２０４およびカソード電極２０５のパターンの一例を示す。

図４５に示す従来のフィンガー型ＧａＮ系ショットキーバリアダイオードにおいては、アノード電極２０４近傍の、整流特性に重要な役割を果たす活性層２０３とは別に、カソード電極２０５から活性層２０３までのアクセス領域、すなわちアクセス層２０２が存在し、その抵抗がオン抵抗を増加させるという問題がある。オン抵抗に寄与する抵抗のうち活性層２０３の部分の抵抗は、使用する周波数や耐圧との関係で自由に決めることはできないが、オン抵抗の低減を図るためにはアクセス層２０２の抵抗はできるだけ小さくすることが望ましい。また、耐圧を上げるためには、寄生容量を低く保つ必要から、フィールドプレートなどの、容量が増えるような高耐圧化構造は使えない。

そこで、本発明者らは、アノード電極およびカソード電極が同一面に存在する横型構造でも、オン抵抗の低減を図ることができ、しかもフィールドプレート構造を用いなくとも高耐圧化を図ることができ、周波数特性が良好なＧａＮ系ショットキーバリアダイオードを案出した。すなわち、詳細については後述するが、このＧａＮ系ショットキーバリアダイオードは、ＧａＮ系半導体層の片側にアノード電極およびカソード電極を有し、アノード電極は複数に分割され、分割された各アノード電極は金属配線により相互に接続され、分割された各アノード電極は前記カソード電極により囲まれ、分割された各アノード電極は縦横比が５以下の形状を有する。典型的には、ＧａＮ系半導体層は、第１のｎ型ＧａＮ系半導体層と、第１のｎ型ＧａＮ系半導体層上に積層された第２のｎ型ＧａＮ系半導体層とを有し、第１のｎ型ＧａＮ系半導体層のシート抵抗は第２のｎ型ＧａＮ系半導体層のシート抵抗よりも低く、第２のｎ型ＧａＮ系半導体層上に分割された各アノード電極が設けられる。第１のｎ型ＧａＮ系半導体層および第２のｎ型ＧａＮ系半導体層の不純物濃度、厚さ、平面形状などは必要に応じて選ばれる。

この場合、典型的には、分割された各アノード電極を囲むカソード電極は一体に形成される。分割された各アノード電極の平面形状は必要に応じて選ばれるが、典型的にはドット状の形状を有し、円形や正方形などである。典型的には、カソード電極は、分割された各アノード電極を少なくとも一部、好適にはほぼ全部あるいは全部を囲むように設けられる。分割された各アノード電極の配置は特に限定されないが、例えば、分割された各アノード電極をマトリクス状に縦横に配置してもよいし、一列に配置してもよい。

アノード電極とＧａＮ系半導体層との界面付近では種々の理由により耐圧が低下しやすいことから、耐圧の向上を図るために、例えばＧａＮ系半導体層がｎ型である場合には、好適には、このｎ型ＧａＮ系半導体層上にアノード電極に対して自己整合的に負電荷層が設けられる。負電荷層は、例えば、ｐ型不純物のドーピング層である。あるいは、次のようにすることにより、ｐ型不純物のドーピングによらず、自発分極またはピエゾ効果により負電荷層を形成することができる。例えば、ｎ型ＧａＮ系半導体層をＧａ極性を有するｃ面ｎ型六方晶ＧａＮ層により構成し、このｃ面ｎ型六方晶ＧａＮ層上にアノード電極に対して自己整合的にＩｎＧａＮ層を設ける。あるいは、ｎ型ＧａＮ系半導体層を窒素（Ｎ）極性を有するｃ面ｎ型六方晶ＧａＮ層により構成し、このｃ面ｎ型六方晶ＧａＮ層上にアノード電極に対して自己整合的にＡｌＧａＮ層を設ける。

ショットキーバリアダイオードを構成するＧａＮ系半導体層はまた、例えば、第３のＧａＮ系半導体層と、第３のＧａＮ系半導体層上に積層された第４のＧａＮ系半導体層とを有することもあり、この場合、第３のＧａＮ系半導体層と第４のＧａＮ系半導体層とのヘテロ界面の近傍の第３のＧａＮ系半導体層に２次元電子ガスが形成され、分割された各アノード電極は第３のＧａＮ系半導体層および第４のＧａＮ系半導体層に設けられた穴に埋め込まれる。第３のＧａＮ系半導体層および第４のＧａＮ系半導体層を構成するＧａＮ系半導体は、第３のＧａＮ系半導体層と第４のＧａＮ系半導体層とによりヘテロ接合が形成され、第３のＧａＮ系半導体層と第４のＧａＮ系半導体層とのヘテロ界面の近傍の第３のＧａＮ系半導体層に２次元電子ガスが形成される限り、特に限定されず、必要に応じて選ばれる。例えば、典型的な一例を挙げると、第３のＧａＮ系半導体層はｉ型ＧａＮ層またはｎ型ＧａＮ層、第４のＧａＮ系半導体層はＡｌＧａＮ層であるが、これに限定されるものではない。

また、この発明は、
ＧａＮ系半導体層上に、ＴｉＮ層、前記ＧａＮ系半導体層とショットキー接触可能な金属からなる密着層および抵抗低減用金属層を途中で大気に晒すことなく順次形成する工程を有することを特徴とするショットキーバリアダイオードの製造方法である。

ここで、ＴｉＮ層、密着層および抵抗低減用金属層の形成方法は基本的にはどのようなものであってもよく、必要に応じて選ばれる。これらのＴｉＮ層、密着層および抵抗低減用金属層は、典型的には、同一装置内において真空中で連続して形成される。好適には、ＴｉＮ層は窒素を含むガス中でＴｉを反応性スパッタリングすることにより形成し、密着層および抵抗低減用金属層はスパッタリング法により形成する。このショットキーバリアダイオードの製造方法の発明においては、その性質に反しない限り、前記のショットキーバリアダイオードの発明に関連して説明したことが成立する。

また、この発明は、
マイクロ波を送信する送電回路とマイクロ波を受信する受電回路とを有し、
前記受電回路はマイクロ波を直流に変換する整流用ダイオードを有し、
前記整流用ダイオードが、
ＧａＮ系半導体層と、
前記ＧａＮ系半導体層上に前記ＧａＮ系半導体層とショットキー接触して設けられたアノード電極とを有し、
前記アノード電極が、
前記ＧａＮ系半導体層上に前記ＧａＮ系半導体層と接触して設けられたＴｉＮ層と、
前記ＴｉＮ層上に前記ＴｉＮ層と接触して設けられた、前記ＧａＮ系半導体層とショットキー接触可能な金属からなる密着層と、
前記密着層上に前記密着層と接触して設けられた抵抗低減用金属層とを有するショットキーバリアダイオードであることを特徴とする電力伝送システムである。

この電力伝送システムの適用範囲は特に限定されず、例えば、電力が必要な各種機器、建造物（戸建て住宅、マンション、ビル、駅舎など）、移動体（自動車、自動二輪車、自転車、電車、列車、船舶、航空機など）に電力伝送を行うものを含む。

また、この発明は、
マイクロ波を送信する送電回路とマイクロ波を受信する受電回路とを有し、
前記受電回路はマイクロ波を直流に変換する整流用ダイオードを有し、
前記整流用ダイオードが、
ＧａＮ系半導体層と、
前記ＧａＮ系半導体層上に前記ＧａＮ系半導体層とショットキー接触して設けられたアノード電極とを有し、
前記アノード電極が、
前記ＧａＮ系半導体層上に前記ＧａＮ系半導体層と接触して設けられたＴｉＮ層と、
前記ＴｉＮ層上に前記ＴｉＮ層と接触して設けられた、前記ＧａＮ系半導体層とショットキー接触可能な金属からなる密着層と、
前記密着層上に前記密着層と接触して設けられた抵抗低減用金属層とを有するショットキーバリアダイオードであることを特徴とする電源線用無線接続コネクタである。

この電源線用無線接続コネクタの適用範囲は特に限定されず、例えば、電力が必要な機器、建造物（戸建て住宅、マンション、ビル、駅舎など）、移動体（自動車、自動二輪車、自転車、電車、列車、船舶、航空機など）に電源を供給するものを含む。

前記の電力伝送システムおよび電源線用無線接続コネクタの発明においては、その性質に反しない限り、前記のショットキーバリアダイオードの発明に関連して説明したことが成立する。

また、この発明は、
ＧａＮ系半導体層と、
前記ＧａＮ系半導体層上に前記ＧａＮ系半導体層とショットキー接触して設けられたゲート電極とを有し、
前記ゲート電極が、
前記ＧａＮ系半導体層上に前記ＧａＮ系半導体層と接触して設けられたＴｉＮ層と、
前記ＴｉＮ層上に前記ＴｉＮ層と接触して設けられた、前記ＧａＮ系半導体層とショットキー接触可能な金属からなる密着層と、
前記密着層上に前記密着層と接触して設けられた抵抗低減用金属層とを有することを特徴とするショットキーゲート電界効果トランジスタである。

このショットキーゲート電界効果トランジスタの発明においては、その性質に反しない限り、上記のショットキーバリアダイオードの発明に関連して説明したことが成立する。

この発明によれば、アノード電極としてＮｉ／Ａｕ電極を用いた従来のＧａＮ系ショットキーバリアダイオードに比べてオン電圧が例えば約１／２程度と十分に低く、しかも同等の低オン抵抗および高耐圧が得られ、さらに、Ａｕなどの抵抗低減用金属をメッキする際にも均一にメッキすることができ、ＴｉＮ層にピンホールなどの穴が形成されてもショットキー接触特性が劣化しない高性能のショットキーバリアダイオードを実現することができる。また、特に、アノード電極が複数に分割され、分割された各アノード電極は金属配線で相互に接続され、分割された各アノード電極は縦横比が５以下の形状を有する場合には、アノード電極およびカソード電極が同一面に存在する横型構造でも、オン抵抗の低減を図ることができ、しかもフィールドプレート構造を用いなくとも高耐圧化を図ることができ、周波数特性が良好なショットキーバリアダイオードを実現することができる。そして、この優れたショットキーバリアダイオードをマイクロ波整流回路の整流用ダイオードに用いることにより、高性能の電力伝送システムおよび電源線用無線接続コネクタを実現することができる。また、ゲート電極としてＮｉ／Ａｕ電極を用いた従来のＧａＮ系ショットキーゲート電界効果トランジスタに比べてしきい値電圧が例えば約１／２程度と十分に低く、さらに、Ａｕなどの抵抗低減用金属をメッキする際にも均一にメッキすることができ、ＴｉＮ層にピンホールなどの穴が形成されてもショットキー接触特性が劣化しない高性能のショットキーゲート電界効果トランジスタを実現することができる。

この発明の第１の実施の形態によるＧａＮ系ショットキーバリアダイオードを示す断面図である。 この発明の第１の実施の形態によるＧａＮ系ショットキーバリアダイオードのアノード電極の具体的な構成例を示す断面図である。 この発明の第１の実施の形態によるＧａＮ系ショットキーバリアダイオードのアノード電極の他の具体的な構成例を示す断面図である。 この発明の実施例１によるＧａＮ系ショットキーバリアダイオードを示す断面図である。 この発明の実施例１によるＧａＮ系ショットキーバリアダイオードの製造方法を示す断面図である。 この発明の実施例１によるＧａＮ系ショットキーバリアダイオードの製造方法を示す断面図である。 この発明の実施例１によるＧａＮ系ショットキーバリアダイオードの製造方法を示す断面図である。 この発明の実施例１、２により製造された試料１、３のＧａＮ系ショットキーバリアダイオードおよび比較例１、２により製造された試料２、４のＧａＮ系ショットキーバリアダイオードのショットキー障壁高さおよび理想因子の測定結果を示すグラフである。 この発明の実施例３により製造された試料５のＧａＮ系ショットキーバリアダイオードおよび比較例３により製造された試料６のＧａＮ系ショットキーバリアダイオードの電流−電圧特性の測定結果を示すグラフである。 この発明の実施例４により製造された試料７のＧａＮ系ショットキーバリアダイオードおよび比較例４により製造された試料８のＧａＮ系ショットキーバリアダイオードの電流−電圧特性の測定結果を示すグラフである。 この発明の実施例３により製造された試料５のＧａＮ系ショットキーバリアダイオードおよび比較例３により製造された試料６のＧａＮ系ショットキーバリアダイオードの逆方向電流−電圧特性の測定結果を示すグラフである。 この発明の実施例４により製造された試料７のＧａＮ系ショットキーバリアダイオードおよび比較例４により製造された試料８のＧａＮ系ショットキーバリアダイオードの逆方向電流−電圧特性の測定結果を示すグラフである。 本発明者が検討を行った円形のアノード電極およびその周りを囲むカソード電極を示す平面図である。 図１３に示すアノード電極およびカソード電極を用いた場合の最小パターン寸法とアクセス抵抗との関係を示す略線図である。 図１３に示すアノード電極およびカソード電極を用いた場合の最小パターン寸法とコンタクト抵抗との関係を示す略線図である。 本発明者がアノード電極の形状の検討に用いたモデルを示す平面図である。 図１６に示すアノード電極を用いた場合のアノード電極の縦横比と規格化抵抗との関係を示す略線図である。 この発明の第２の実施の形態によるマルチドット型ＧａＮ系ショットキーバリアダイオードを示す平面図である。 図１８のＸ−Ｘ’線に沿っての断面図である。 この発明の第２の実施の形態によるマルチドット型ＧａＮ系ショットキーバリアダイオードの各ダイオード部における抵抗分布を示す略線図である。 アノード電極をマルチドット型に構成することにより得られる効果を検証するために行ったＧａＮ系ショットキーバリアダイオードの小信号特性の測定結果を示すグラフである。 アノード電極をマルチドット型に構成することにより得られる効果を検証するために行ったＧａＮ系ショットキーバリアダイオードの小信号特性の測定結果を示すグラフである。 アノード電極をマルチドット型に構成することにより得られる効果を検証するために行ったＧａＮ系ショットキーバリアダイオードの小信号特性の測定結果を示すグラフである。 この発明の第３の実施の形態によるマルチドット型ＧａＮ系ショットキーバリアダイオードを示す平面図および断面図である。 この発明の第４の実施の形態によるマルチドット型ＧａＮ系ショットキーバリアダイオードを示す断面図である。 この発明の第５の実施の形態によるマルチドット型ＧａＮ系ショットキーバリアダイオードを示す断面図である。 この発明の第６の実施の形態によるマイクロ波電力伝送システムの構成を示す略線図である。 この発明の第６の実施の形態によるマイクロ波電力伝送システムにおいて用いられるオープンリング共振器を示す略線図である。 この発明の第６の実施の形態によるマイクロ波電力伝送システムにおいて用いられるオープンリング共振器を示す略線図である。 この発明の第６の実施の形態によるマイクロ波電力伝送システムにおいて用いられるオープンリング共振器の特性を示す略線図である。 この発明の第６の実施の形態によるマイクロ波電力伝送システムの具体例を示す略線図である。 図３１に示すマイクロ波電力伝送システムの回路構成の一例を示す略線図である。 この発明の第７の実施の形態による電源線用無線接続コネクタを示す略線図である。 この発明の第７の実施の形態による電源線用無線接続コネクタの受電回路のマイクロ波整流回路の具体的な構成例を示す略線図である。 この発明の第７の実施の形態による電源線用無線接続コネクタの受電回路のマイクロ波整流回路の他の具体的な構成例を示す略線図である。 図３４および図３５に示すマイクロ波整流回路の特性比較実験で用いたマイクロ波整流回路の構成を示す略線図である。 図３６に示すマイクロ波整流回路の、スタブ調整を行わなかったときのＲＦ／ＤＣ変換効率および出力電圧の負荷抵抗依存性を示すグラフである。 図３６に示すマイクロ波整流回路の、スタブ調整により反射ゼロとしたときのＲＦ／ＤＣ変換効率および出力電圧の負荷抵抗依存性を示すグラフである。 この発明の第８の実施の形態によるマルチドット型ＧａＮ系ショットキーバリアダイオードを示す平面図および断面図である。 この発明の第８の実施の形態によるマルチドット型ＧａＮ系ショットキーバリアダイオードに関して本発明者がアノード電極の形状の検討に用いたモデルを示す断面図である。 この発明の第８の実施の形態によるマルチドット型ＧａＮ系ショットキーバリアダイオードにおける最小パターン寸法とアクセス抵抗との関係を示す略線図である。 この発明の第８の実施の形態によるマルチドット型ＧａＮ系ショットキーバリアダイオードにおけるアノード電極の縦横比と規格化抵抗との関係を示す略線図である。 この発明の第８の実施の形態によるマルチドット型ショットキーバリアダイオードにおいてボンディングパッドを設ける方法を説明するための断面図である。 この発明の第９の実施の形態によるＧａＮ系ショットキーゲート電界効果トランジスタを示す断面図である。 従来のフィンガー型ＧａＮ系ショットキーバリアダイオードを示す略線図である。 図４５に示す従来のフィンガー型ＧａＮ系ショットキーバリアダイオードのアノード電極およびカソード電極のパターンの一例を示す平面図である。

以下、発明を実施するための形態（以下、「実施の形態」という）について図面を参照しながら説明する。

〈第１の実施の形態〉
［ＧａＮ系ショットキーバリアダイオード］
第１の実施の形態によるＧａＮ系ショットキーバリアダイオードを図１に示す。

図１に示すように、このＧａＮ系ショットキーバリアダイオードにおいては、絶縁基板１１上にアクセス層１２および活性層１３が順次積層されている。必要に応じて、絶縁基板１１上に、絶縁基板１１とアクセス層１２および活性層１３との間の格子定数の相違による歪みの影響を緩和するためのバッファ層が積層され、その上にアクセス層１２および活性層１３が順次積層される。アクセス層１２の上部および活性層１３はメサ形状を有する。活性層１３の平面形状は特に限定されないが、例えば、円形、多角形（正方形など）、楕円あるいはそれらを変形した形状である。活性層１３上に所定の平面形状を有するアノード電極１４が設けられ、活性層１３とショットキー接触している。活性層１３の外部のアクセス層１２上に活性層１３を囲むようにカソード電極１５が設けられ、アクセス層１２とオーミック接触している。

絶縁基板１１は、特に限定されず、必要に応じて選ぶことができるが、例えば、サファイア基板、半絶縁性ＳｉＣ基板、半絶縁性ＧａＡｓ基板などである。

バッファ層は、絶縁基板１１、アクセス層１２および活性層１３の種類に応じて適宜選択されるが、例えば、低温ＡｌＮバッファ層や低温ＧａＮバッファ層などである。

アクセス層１２および活性層１３は、ｎ型ＧａＮ系半導体（ＧａＮ、ＧａＩｎＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮなど）からなる。より具体的には、アクセス層１２は、アクセス抵抗の低減を図るため、好適には、ドナー濃度が十分に高い低抵抗のｎ⁺ 型ＧａＮ系半導体、例えばｎ⁺ 型ＧａＮからなる。活性層１３は、アノード電極１４がショットキー接触することができるものであり、典型的にはｎ型ＧａＮ系半導体、例えばｎ型ＧａＮからなり、そのドナー濃度は所望のダイオード特性によって決まる。活性層１３の大きさ（最大寸法）は必要に応じて選ばれるが、例えば１μｍ以上１００μｍ以下である。アクセス層１２および活性層１３の厚さは必要に応じて選ばれる。

アノード電極１４は、活性層１３上にこの活性層１３と接触して設けられたＴｉＮ層と、このＴｉＮ層上にこのＴｉＮ層と接触して設けられた、活性層１３とショットキー接触可能な金属、具体的には、例えばＮｉ、Ｐｄ、ＰｔおよびＩｒからなる群より選ばれた少なくとも一種類の金属からなる密着層と、この密着層上にこの密着層と接触して設けられた、この密着層を構成する金属よりも抵抗率が小さい金属からなる抵抗低減用金属層とからなる。ＴｉＮ層の厚さは、例えば、１原子層の厚さ以上１００ｎｍ以下、典型的には５ｎｍ以上２０ｎｍ以下である。密着層の厚さは、例えば、１ｎｍ以上１００ｎｍ以下、典型的には１ｎｍ以上２０ｎｍ以下である。抵抗低減用金属層の厚さは、アノード電極１４全体の抵抗が十分に小さくなるように選ばれ、具体的には、例えば、０．３μｍ以上３μｍ以下、典型的には０．５μｍ以上２μｍ以下である。図２にこのアノード電極１４の具体的な構成例を示す。図２に示すように、このアノード電極１４は、下から順にＴｉＮ層１４ａ、密着層１４ｂ、抵抗低減用金属層１４ｃおよび抵抗低減用金属層１４ｄからなる。図３にこのアノード電極１４の他の具体的な構成例を示す。図３に示すように、このアノード電極１４は、下から順にＴｉＮ層１４ａ、密着層１４ｂ、抵抗低減用金属層１４ｃおよび抵抗低減用金属層１４ｄからなるが、ＴｉＮ層１４ａ、密着層１４ｂ、抵抗低減用金属層１４ｃは翼状に形成され、その上に抵抗低減用金属層１４ｄが形成されている結果、全体としてＴ型形状を有する。アノード電極１４の大きさ（最大寸法）は特に限定されず、必要に応じて選ばれるが、例えば、１μｍ以上１００μｍ以下である。

カソード電極１５は、アクセス層１２とオーミック接触することができるオーミック金属からなる。オーミック金属は、アクセス層１２を構成するＧａＮ系半導体に応じて、従来公知のものの中から適宜選ばれる。カソード電極１５は、アノード電極１４を囲むように設けられる。

［ＧａＮ系ショットキーバリアダイオードの製造方法］
このＧａＮ系ショットキーバリアダイオードの製造方法について説明する。
まず、所定の成長基板上にアクセス層１２および活性層１３を順次エピタキシャル成長させる。成長基板はアクセス層１２および活性層１３を構成するＧａＮ系半導体に応じて選ばれ、絶縁基板１１そのものを用いてもよい。エピタキシャル成長方法としては、例えば、有機金属化学気相成長（ＭＯＣＶＤ）法や分子線エピタキシー（ＭＢＥ）法などを用いることができる。成長温度は、アクセス層１２および活性層１３を構成するＧａＮ系半導体に応じて適宜選ばれる。

次に、リソグラフィーにより、活性層１３上に、所定部分が開口したレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとしてドライエッチングすることにより活性層１３およびアクセス層１２の上部をメサ形状にパターニングする。この後、レジストパターンを除去する。

次に、再びリソグラフィーにより、活性層１３およびこの活性層１３の外周部のアクセス層１２上に、活性層１３の外周部上の部分が開口したレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとしてドライエッチングすることによりアクセス層１２をパターニングし、アイソレーション（素子分離）を行う。この後、レジストパターンを除去する。

次に、リソグラフィーにより、カソード電極１５の形成部に対応する部分が開口した所定形状のレジストパターンを形成した後、スパッタリング法などにより全面にオーミック金属を堆積させる。次に、リフトオフ法により、レジストパターンをその上に堆積したオーミック金属膜とともに除去する。こうして、アクセス層１２に接触して、オーミック金属からなるカソード電極１５が形成される。この後、必要に応じて、アニールを行うことによりカソード電極１５のオーミック接触特性を改善する。

次に、リソグラフィーにより、活性層１３の中央部に対応する部分が開口した所定の平面形状を有するレジストパターンを形成した後、ＴｉＮ、密着層形成用の金属および抵抗低減用金属層形成用の金属を途中で大気に晒すことなく順次、全面に堆積させる。この場合、例えば、ＴｉＮは窒素を含むガス中でのＴｉの反応性スパッタリングにより堆積させ、その後、同一のスパッタリング装置の真空チャンバー内で密着層形成用の金属および抵抗低減用金属層形成用の金属を順次スパッタリングにより堆積させる。次に、レジストパターンを、その上に堆積したＴｉＮ層、密着層および抵抗低減用金属層とともに除去する。必要に応じて、抵抗低減用金属層上にさらに、電気メッキなどにより厚く抵抗低減用金属層を形成する。これによって、活性層１３上に、ＴｉＮ層、密着層および抵抗低減用金属層からなるアノード電極１４が形成される。

以上により、図１に示す、目的とするＧａＮ系ショットキーバリアダイオードが製造される。

〈実施例１〉
図４に示す構造を有するＧａＮ系ショットキーバリアダイオードを製造した。図４に示すように、この実施例１によるＧａＮ系ショットキーバリアダイオード（試料１）においては、ｃ面サファイア基板２１上に低温ＡｌＮバッファ層２２を介して、アクセス層としてのｎ⁺ 型ＧａＮ層２３および活性層としてのｎ型ＧａＮ層２４が順次積層されている。ｎ⁺ 型ＧａＮ層２３の厚さは３μｍ、シート抵抗は約２５Ω／□である。ｎ型ＧａＮ層２４の厚さは０．４μｍ、不純物濃度は３×１０¹⁷ｃｍ^-3である。ｎ⁺ 型ＧａＮ層２３の上部およびｎ型ＧａＮ層２４はメサ形状を有する。ｎ型ＧａＮ層２４の平面形状は円形である。ｎ型ＧａＮ層２４上に、下から順に厚さ１０ｎｍのＴｉＮ層、厚さ５ｎｍのＮｉ層および厚さ５ｎｍのＡｕ層からなるＴｉＮ／Ｎｉ／Ａｕ層２５が積層され、その上に厚さ１μｍのＡｕ層２６が積層されており、これらのＴｉＮ／Ｎｉ／Ａｕ層２５およびＡｕ層２６によりＴ型形状アノード電極が構成されている。このアノード電極の平面形状は円形であり、ｎ型ＧａＮ層２４との接触部の直径は５０μｍである。ｎ型ＧａＮ層２４の外部のｎ⁺ 型ＧａＮ層２３上に、ｎ型ＧａＮ層２４を囲むように、下から順に厚さ５０ｎｍのＴｉ層、厚さ２００ｎｍのＡｌ層、厚さ４０ｎｍのＴｉ層および厚さ４０ｎｍのＡｕ層からなるカソード電極２７が設けられ、ｎ⁺ 型ＧａＮ層２３とオーミック接触している。カソード電極２７上には、下から順に厚さ３０ｎｍのＴｉ層および厚さ７０ｎｍのＡｕ層からなるカソード電極カバー層２８が設けられている。カソード電極カバー層２８上には、ＴｉＮ／Ｎｉ／Ａｕ層２５およびＡｕ層２６が順次積層されている。

この実施例１によるＧａＮ系ショットキーバリアダイオード（試料１）の製造方法を図５〜図７に示す。

図５Ａに示すように、ｃ面サファイア基板２１上に、ＭＯＣＶＤ法により、まず低温ＡｌＮバッファ層２２を成長させてから、ｎ⁺ 型ＧａＮ層２３およびｎ型ＧａＮ層２４を順次成長させた。

次に、図５Ｂに示すように、リソグラフィーにより、ｎ型ＧａＮ層２４上に、所定部分が開口したレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして、ＳｉＣｌ₄ ガスを用いた誘導結合プラズマ（ＩＣＰ）エッチングによりドライエッチングを行い、メサ形成を行った。このエッチングにおいては、ｎ型ＧａＮ層２４をエッチングした後、ｎ⁺ 型ＧａＮ層２３が深さ０．２μｍエッチングされるまでオーバーエッチングを行った。この後、レジストパターンを除去した。

次に、図５Ｃに示すように、リソグラフィーにより、ｎ型ＧａＮ層２４上に、所定部分が開口したレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして、ＳｉＣｌ₄ ガスを用いたＩＣＰエッチングによりドライエッチングを行い、アイソレーションを行った。このエッチングは、ｃ面サファイア基板２１が露出するまで行った。この後、レジストパターンを除去した。

次に、図６Ａに示すように、リソグラフィーにより、ｎ型ＧａＮ層２４およびｎ⁺ 型ＧａＮ層２３上に所定部分が開口したレジストパターン（図示せず）を形成し、スパッタリング法により厚さ５０ｎｍのＴｉ層、厚さ２００ｎｍのＡｌ層、厚さ４０ｎｍのＴｉ層および厚さ４０ｎｍのＡｕ層を順次形成した後、レジストパターンをその上に形成されたＴｉ層、Ａｌ層、Ｔｉ層およびＡｕ層とともに除去した（リフトオフ）。こうして、Ｔｉ層、Ａｌ層、Ｔｉ層およびＡｕ層からなるカソード電極２７を形成した。この後、カソード電極２７をｎ⁺ 型ＧａＮ層２３に良好にオーミック接触させるために、Ｎ₂ ガス雰囲気中において８５０℃で１分間アニールを行った。

次に、図６Ｂに示すように、リソグラフィーにより、カソード電極２７に対応する部分が開口したレジストパターン（図示せず）を形成し、スパッタリング法により厚さ３０ｎｍのＴｉ層および厚さ７０ｎｍのＡｕ層を順次形成した後、レジストパターンをその上に形成されたＴｉ層およびＡｕ層とともに除去した（リフトオフ）。こうして、Ｔｉ層およびＡｕ層からなるカソード電極カバー層２８を形成した。

次に、図６Ｃに示すように、リソグラフィーにより、ｎ型ＧａＮ層２４のアノード電極形成部およびカソード電極カバー層２８に対応する部分が開口したレジストパターン２９を形成した。

次に、アルゴン（Ａｒ）と窒素（Ｎ₂ ）とからなる混合ガス（Ａｒの流量は１５ｓｃｃｍ、Ｎ₂ の流量は３ｓｃｃｍ）雰囲気中で反応性スパッタリングにより厚さ１０ｎｍのＴｉＮ層を全面に形成した後、引き続いて同一のスパッタリング装置の真空チャンバー内で厚さ５ｎｍのＮｉ層および厚さ５ｎｍのＡｕ層を全面に順次形成する。こうして、図７Ａに示すように、レジストパターン２９の表面およびレジストパターン２９の開口部のｎ型ＧａＮ層２４の表面およびカソード電極カバー層２８の表面の全面にＴｉＮ層、Ｎｉ層およびＡｕ層からなるＴｉＮ／Ｎｉ／Ａｕ層２５を形成した。

次に、図７Ｂに示すように、リソグラフィーにより、アノード電極形成部およびカソード電極カバー層２８に対応する部分が開口したレジストパターン３０を形成した。

次に、厚さ１μｍのＡｕ層２６を電気メッキで堆積させた。Ａｕ層２６は、ＴｉＮ／Ｎｉ／Ａｕ層２５の最上層のＡｕ層およびカソード電極カバー層２８の最上層のＡｕ層を下地金属としてその上にのみ選択的に堆積する。

この後、レジストパターン３０を除去し、さらにレジストパターン２９をその上に形成されたＴｉＮ／Ｎｉ／Ａｕ層２５とともに除去する（リフトオフ）。こうして、図７Ｃに示すように、ｎ型ＧａＮ層２４上にＴｉＮ／Ｎｉ／Ａｕ層２５およびその上のＡｕ層２６からなるＴ型形状のアノード電極が形成されるとともに、カソード電極カバー層２８上にＴｉＮ／Ｎｉ／Ａｕ層２５およびＡｕ層２６が形成された。

この後、Ｎ₂ 雰囲気中で３００℃、１０分間のポストアニールを行った。

以上により、図４に示す、目的とするＧａＮ系ショットキーバリアダイオードが製造された。

〈実施例２〉
実施例２によるＧａＮ系ショットキーバリアダイオード（試料３）は、ｎ型ＧａＮ層２４の厚さが１．０μｍ、不純物濃度が１×１０¹⁷ｃｍ^-3であることを除いて、実施例１によるＧａＮ系ショットキーバリアダイオード（試料１）と同様な構造を有し、製造方法も実施例１と同様である。

〈実施例３〉
実施例３によるＧａＮ系ショットキーバリアダイオード（試料５）は、アノード電極が２μｍ×５０μｍのサイズのフィンガー型であることを除いて、実施例１によるＧａＮ系ショットキーバリアダイオード（試料１）と同様な構造を有し、製造方法も実施例１と同様である。

〈実施例４〉
実施例４によるＧａＮ系ショットキーバリアダイオード（試料７）は、アノード電極が２μｍ×５０μｍのサイズのフィンガー型であることを除いて、実施例２によるＧａＮ系ショットキーバリアダイオード（試料３）と同様な構造を有し、製造方法は実施例１と同様である。

〈比較例１〉
比較例１によるＧａＮ系ショットキーバリアダイオード（試料２）は、ＴｉＮ／Ｎｉ／Ａｕ層２５の代わりに厚さ１０ｎｍのＮｉ層およびその上の厚さ１０ｎｍのＡｕ層からなるＮｉ／Ａｕ層を用いたことを除いて、実施例１によるＧａＮ系ショットキーバリアダイオード（試料１）と同様な構造を有し、製造方法は実施例１と同様である。

〈比較例２〉
比較例２によるＧａＮ系ショットキーバリアダイオード（試料４）は、ｎ型ＧａＮ層２４の厚さが１．０μｍ、不純物濃度が１×１０¹⁷ｃｍ^-3であり、ＴｉＮ／Ｎｉ／Ａｕ層２５の代わりに厚さ１０ｎｍのＮｉ層およびその上の厚さ１０ｎｍのＡｕ層からなるＮｉ／Ａｕ層を用いたことを除いて、実施例１によるＧａＮ系ショットキーバリアダイオード（試料１）と同様な構造を有し、製造方法も実施例１と同様である。

〈比較例３〉
比較例３によるＧａＮ系ショットキーバリアダイオード（試料６）は、アノード電極が２μｍ×５０μｍのサイズのフィンガー型であることを除いて、比較例１によるＧａＮ系ショットキーバリアダイオード（試料２）と同様な構造を有し、製造方法は実施例１と同様である。

〈比較例４〉
比較例４によるＧａＮ系ショットキーバリアダイオード（試料８）は、アノード電極が２μｍ×５０μｍのサイズのフィンガー型であることを除いて、比較例２によるＧａＮ系ショットキーバリアダイオード（試料４）と同様な構造を有し、製造方法は実施例１と同様である。

図８に実施例１（試料１）、実施例２（試料３）、比較例１（試料２）および比較例２（試料４）のＧａＮ系ショットキーバリアダイオードの電流−電圧特性の測定結果から得られたショットキー障壁高さφ_b および理想因子ｎを示す。図８に示すように、アノード電極にＴｉＮ／Ｎｉ／Ａｕ層２５を用いた試料１、３のショットキー障壁高さφ_b および理想因子ｎはそれぞれ約０．５ｅＶおよび１．１である。これに対し、アノード電極にＮｉ／Ａｕ層を用いた試料２、４のショットキー障壁高さφ_b および理想因子ｎはそれぞれ約０．９ｅＶおよび１．１４〜１．３０である。試料１、３のショットキー障壁高さは試料２、４のショットキー障壁高さに比べて約１／２と低いことが判る。加えて、試料１、３のショットキー障壁高さφ_b および理想因子ｎの均一性は、試料２、４のショットキー障壁高さφ_b および理想因子ｎに比べて極めて良好であることが判る。また、試料１〜４について容量（Ｃ）−電圧（Ｖ）測定を行った結果、試料１、３のショットキー障壁高さφ_b は約０．４２ｅＶ、試料２、４のショットキー障壁高さφ_b は１．１２ｅＶであった。このことからも、試料１、３のショットキー障壁高さφ_b が低いことが確認された。

図９は、アノード電極が２μｍ×５０μｍのサイズのフィンガー型の形状を有する試料５、６のＧａＮ系ショットキーバリアダイオードの電流−電圧特性の測定結果を示す。また、図１０は、アノード電極が２μｍ×５０μｍのサイズのフィンガー型の形状を有する試料７、８のＧａＮ系ショットキーバリアダイオードの電流−電圧特性の測定結果を示す。図９および図１０より、アノード電極にＴｉＮ／Ｎｉ／Ａｕ層２５を用いた試料５、７のオン電圧（順方向立ち上がり電圧Ｖ_F ）は０．５Ｖ、アノード電極にＮｉ／Ａｕ層を用いた試料６、８のオン電圧は１．２Ｖであり、試料６、８に比べて試料５、７の方がオン電圧が１／２以下と大幅に減少していることが判る。また、ｎ型ＧａＮ層２４の不純物濃度が３×１０¹⁷ｃｍ^-3の試料５、６のオン抵抗は１５．０Ω、ｎ型ＧａＮ層２４の不純物濃度が１×１０¹⁷ｃｍ^-3の試料７、８のオン抵抗は２７．３Ωであり、この結果から、オン抵抗に関してはアノード電極にＴｉＮ／Ｎｉ／Ａｕ層２５を用いた場合もＮｉ／Ａｕ層を用いた場合も差がなかった。図１１は試料５、６のＧａＮ系ショットキーバリアダイオードの逆方向電流−電圧特性の測定結果を示す。また、図１２は試料７、８のＧａＮ系ショットキーバリアダイオードの逆方向電流−電圧特性の測定結果を示す。図１１および図１２に示すように、試料５、６では約４０Ｖの破壊電圧が得られているが、試料７、８では１００Ｖ以上の破壊電圧が得られている。これらの結果から、破壊電圧はアノード電極にＴｉＮ／Ｎｉ／Ａｕ層２５を用いるかＮｉ／Ａｕ層を用いるかによって変わらないが、オン電圧についてはアノード電極にＴｉＮ／Ｎｉ／Ａｕ層２５を用いたものはアノード電極にＮｉ／Ａｕ層を用いたものに比べて約１／２と低いことが判る。

以上のように、この第１の実施の形態によるＧａＮ系ショットキーバリアダイオードによれば、アノード電極１４が、活性層１３と接触して設けられたＴｉＮ層と、このＴｉＮ層上にこのＴｉＮ層と接触して設けられた、ｎ型ＧａＮ層１４とショットキー接触可能な金属、具体的には、例えばＮｉ、Ｐｄ、ＰｔおよびＩｒからなる群より選ばれた少なくとも一種類の金属からなる密着層と、この密着層と接触して設けられた抵抗低減用金属層とを有することにより、アノード電極としてＮｉ／Ａｕ電極を用いた従来のＧａＮ系ショットキーバリアダイオードに比べて、オン電圧が例えば約１／２程度と十分に低く、しかも同等の低オン抵抗および高耐圧を得ることができる。さらに、このＧａＮ系ショットキーバリアダイオードによれば、抵抗低減用金属層はＴｉＮ層と接触せず、密着層と接触して形成されるため、抵抗低減用金属層としてＡｕなどをメッキする際にも均一にメッキすることができる。また、ＴｉＮ層にピンホールなどの穴が形成されても、ＴｉＮ層と接触しているものはｎ型ＧａＮ層１４とショットキー接触可能な金属からなる密着層であるため、たとえこの密着層を構成する金属がＴｉＮ層に形成された穴を通ってＴｉＮ層とｎ型ＧａＮ層１４との界面に到達してもショットキー接触特性が劣化しない。さらに、抵抗低減用金属層は密着層上に形成されるため、この密着層により、抵抗低減用金属層を構成する金属がＴｉＮ層に到達するのを防止することができ、ひいてはこの抵抗低減用金属層を構成する金属がＴｉＮ層に形成された穴を通ってＴｉＮ層とｎ型ＧａＮ層１４との界面に到達するのを防止することができる。このＧａＮ系ショットキーバリアダイオードは、マイクロ波整流回路の整流素子として用いて好適なものであり、それによりＲＦ／ＤＣ変換効率の向上を図ることができる。

〈第２の実施の形態〉
［マルチドット型ＧａＮ系ショットキーバリアダイオード］
第２の実施の形態においては、ＧａＮ系半導体層の片側に第１の実施の形態と同様な構成のアノード電極およびカソード電極を有し、アノード電極は複数に分割され、分割された各アノード電極は金属配線により相互に接続され、分割された各アノード電極はカソード電極により囲まれ、分割された各アノード電極は縦横比が５以下の形状を有するマルチドット型ＧａＮ系ショットキーバリアダイオードについて説明する。このような特徴的構成は、以下の検討に基づいて導かれたものである。

既に述べたように、マイクロ波の整流用ダイオードは、逆方向耐圧、オン抵抗、オフ容量が重要な性能指標である。逆方向耐圧が指定されれば、単純な１次元ポテンシャル分布理論でドナー濃度、半導体層の厚さが決まり、アノード電極単位面積あたりのオン抵抗、オフ容量は決定する。但し、以上はダイオード活性部の話であり、実際には活性層とカソード電極との間のアクセス層による抵抗（アクセス抵抗）が加わる。アクセス抵抗はできるだけ小さいことが望ましい。

絶縁基板上にダイオードを構成する半導体層を形成し、アノード電極およびカソード電極を表面から取り出すタイプのダイオードでは、アノード電極を最上面に置き、カソード電極は、低抵抗のアクセス層を横側に引き出し、アノード電極から離れた位置でこのアクセス層にコンタクトさせる。この場合、アクセス層のうち横に引き出す部分の抵抗は寄生抵抗となる。

本発明者は、絶縁基板上のダイオードのアクセス部での寄生抵抗増大を抑制するためには、アノード電極を複数に分割することにより全体としてアノード電極の周囲長を増やすこと、および、同心円状の電極間で内側電極が小さい場合の広がり抵抗による抵抗の低減を利用することが有効であると考えた。

今、ダイオードの電気的仕様から決められたアノード電極の面積をＳとする。このアノード電極の周囲に距離ｂを置いてカソード電極がこのアノード電極を囲むように置かれ、その間をシート抵抗ｒ_S のｎ⁺ 層で接続した場合のアクセス抵抗を計算する。

図１３に示すように、アノード電極Ａが円形であり、その周りを取り囲むようにカソード電極Ｂが形成された構造のアクセス抵抗を計算すると

となる。ただし、ａはアノード電極Ａの半径、ｂはアノード電極Ａとカソード電極Ｂとの間の距離（アノード−カソード間距離）である。

アクセス抵抗低減のためには、図４５に示すように、フィンガー型のアノード電極がよく用いられる。フィンガー型では、アクセス抵抗を減らすためにフィンガー幅を製造技術上あるいはデバイス動作上の最小線幅を用いて周囲長を大きく取るようにする。フィンガー型のもともとの目的は、アノード電極端から離れた活性層へのアクセス抵抗の低減であるが、製造技術上の目合わせ（アライメント）工程の関係でアノード電極とカソード電極との間の距離がアノード電極内部のアクセス部の距離より数倍大きくなるので、以下ではアノード電極、カソード電極間のアクセス層の抵抗で議論する。

フィンガー数はマスク設計で任意に変えられるが、通常はアノード電極を正方形と仮定して、それをストライプ状に分割する。そこで、１フィンガー長Ｌは

とする。線幅を２ａとするとフィンガー数ｎは

となる。伝導度Ｇ_F は

となる。ここで、フィンガー端部では広がり抵抗も考慮している。

一方、同じ面積のアノード電極を多数の円形に分割する場合は、アノード電極の半径をａとして分割数ｎはｎ＝Ｓ／πａ² であり、伝導度Ｇ_D は

となる。いずれも、２ａがアノード電極の最小パターン寸法（フィンガー型では太さ、ドット型では直径）であり、ｂはアノード−カソード間距離で、代表的にはａ＝１μｍ、ｂ＝４μｍ程度である。

図１４は、最小パターン寸法２ａを元に分割数を計算し、フィンガー型およびドット型のアクセス抵抗を比較した図である。アノード電極の総面積は１０⁴ μｍ² 、アノード−カソード間距離ｂは４μｍ一定、シート抵抗ｒ_S は２５Ωとしている。また、比較のために、図１４にはｂ＝０．０４μｍとした場合も載せている。ドット型はいずれの場合も円形であるが、フィンガー型では総面積を正方形とした場合の１辺の長さをフィンガー長とし、分割数を変えて幅を変えている。

図１４から判るように、最小パターン寸法が小さくなれば、分割数が増え、アノード電極の周囲長が増大し、アクセス抵抗は周囲長に逆比例するのでその分低下する。アノード−カソード間距離ｂが最小パターン寸法より十分小さい場合は、広がり抵抗効果は無いので、分割数に逆比例して減少する。ドット型の場合は分割数は最小パターン寸法の２乗に逆比例して増えるので、周囲長はストライプ型の横のエッジに縦のエッジが加わり、それだけで周囲長が２倍程度になり、アクセス抵抗も半分程度になる。さらに、アノード−カソード間距離ｂが４μｍの場合、最小パターン寸法がその大きさを切るとドット型の抵抗減少率は大きくなり、最小パターン寸法が２μｍでは１／４となる。このように、ドット型を採用すると、とりわけ最小パターン寸法が小さいところで従来法のフィンガー型より大幅に低いアクセス抵抗を実現することができる。

さらに、コンタクト抵抗についても同様な効果がある。ショットキーバリアダイオードで問題となるコンタクト抵抗は、低抵抗オーミック抵抗であるカソード電極のコンタクト抵抗である。このコンタクト抵抗の値をｒ_C ［Ωｍｍ］とする。このコンタクト抵抗ｒ_C はカソード電極の周囲長に逆比例するが、アノード−カソード間距離が最小パターン寸法より大きい場合は、カソード電極の幅はアノード電極の幅より大きくなるので、低抵抗化が起こる。

フィンガー型のコンタクト伝導度は

となる。

一方、ドット型の場合は、アノード電極の半径をａとして分割数ｎはｎ＝Ｓ／πａ² であり、伝導度は

となる。コンタクト抵抗ｒ_C を０．２Ωｍｍとした場合の分割に応じた最小パターン寸法とコンタクト抵抗との関係を図１５に示す。図１５より、アクセス抵抗と同様に、アノード−カソード間距離に対し、最小パターン寸法が小さい場合には、ドット型は従来法のフィンガー型より急速にコンタクト抵抗が下がることが判る。

アクセス抵抗を下げるためにフィンガータイプのダイオードが報告されているが、通常はアノード−カソード間は目合わせマージンが必要なためフィンガー幅やドット径などのパターン寸法よりは大きくなり、このような場合はアノード電極を細かく分割し、広がり抵抗の効果を利用することでアクセス抵抗とコンタクト抵抗共に大幅に低減できる。

広がり抵抗を利用するためには、アノード電極をできるだけ細かく分割することが重要で、そのためには、縦横とも最小パターン寸法の正方形や円形が望ましい。図１６に示すように、アノード電極Ａが、陸上トラックのように長方形部およびその両端の半円形部からなる形状を有すると仮定する。ここで、アノード電極Ａの半円形部の半径をａ、アノード−カソード間距離をｂ、長方形部の長さをｄとする。今、アノード電極の最も離れた２点間の距離とその２点を結ぶ直線に垂直な方向で最も太い幅の比をアノード電極の縦横比と定義する。図１６に示す形状を有するアノード電極Ａの縦横比は（２ａ＋ｄ）／２ａになる。アノード電極Ａの半円形部の半径を１μｍとし、アノード電極Ａが縦横比無限大の完全なフィンガー型である場合のアクセス抵抗に対するアクセス抵抗の比、すなわち規格化抵抗を上記の半円形部に広がり抵抗を仮定し、アノード−カソード間距離ｂを変えて計算した結果を図１７に示す。図１７において、縦横比１はアノード電極Ａが真円の形状を有する場合であり、この場合の規格化抵抗は、図１４におけるフィンガー型に対する円形の場合の抵抗比に対応する。図１７に示すように、アノード−カソード間距離ｂ＝０であっても分割による周囲長の増大で抵抗は低減するが、縦横比が１よりも大きければ分割数が減るので周囲長の増大の効果は減り、抵抗減少の効果も減少する。図１７から判るように、ｂ＝０の場合には、縦横比１の真円では５０％抵抗が低減するのに対し、縦横比５では減少量は１５％となる。図１７で仮定した半円形部の半径１μｍはフィンガー太さで２μｍであり、これが最小パターン寸法に対応するとすれば、ｂは通常２〜４μｍである。その場合の規格化抵抗も図１７に示した。ｂ＝４μｍの場合、縦横比１の真円で８０％の抵抗低減が縦横比５では４０％の抵抗低減に減少する。このことから、アノード電極の形状が真円である場合に近い効果を得るためには、アノード電極の縦横比はほぼ５以下であることが必要であることが判る。

第２の実施の形態によるマルチドット型ＧａＮ系ショットキーバリアダイオードを図１８および図１９に示す。ここで、図１８は平面図、図１９は図１８のＸ−Ｘ’線に沿っての断面図である。

図１８および図１９に示すように、このマルチドット型ＧａＮ系ショットキーバリアダイオードにおいては、絶縁基板１１上にアクセス層１２および活性層１３が順次積層されている。アクセス層１２の上部および活性層１３はメサ形状を有し、この構造がマトリクス状に縦横に複数設けられている。各活性層１３の平面形状は特に限定されないが、例えば、円形、多角形（正方形など）、楕円あるいはそれらを変形した形状である。図１８においては、各活性層１３の平面形状が円形である場合が示されている。各活性層１３上に所定の平面形状を有するドット状のアノード電極１４が設けられ、各活性層１３にショットキー接触している。ここで、各アノード電極１４は、本来は一つのアノード電極が複数に分割されたものである。分割された各アノード電極１４の平面形状は特に限定されないが、例えば、円形、多角形（正方形など）、楕円あるいはそれらを変形した形状である。図１８においては、各アノード電極１４の平面形状が円形である場合が示されている。各アノード電極１４は、第１の実施の形態と同様な構成を有している。各活性層１３の外周部から側面および各活性層１３の間の部分のアクセス層１２上に延在してカソード電極１５が設けられ、アクセス層１２とオーミック接触している。カソード電極１５は、各アノード電極１４を含む大きさの開口１５ａを有し、平面的に見て各アノード電極１４を囲むように設けられている。図示は省略するが、活性層１３の境界は開口１５ａの内側でも外側でも構わない。各アノード電極１４間は金属配線であるエアブリッジ配線１６により接続されている。一列の各アノード電極１４間を接続する各エアブリッジ配線１６はその一端で互いに接続されていて全体としてくし形をなし、したがって全てのアノード電極１４間はエアブリッジ配線１６により互いに接続されている。エアブリッジ配線１６は、例えば金メッキからなる。

既に述べたように、この場合、分割された各アノード電極１４は縦横比が５以下の形状を有する。各アノード電極１４の大きさ（最大寸法）は特に限定されず、必要に応じて選ばれるが、例えば、１μｍ以上１０μｍ以下である。

このマルチドット型ＧａＮ系ショットキーバリアダイオードの上記以外の構成は、第１の実施の形態によるＧａＮ系ショットキーバリアダイオードと同様である。

図２０にこのマルチドット型ＧａＮ系ショットキーバリアダイオードの各ダイオード部における抵抗分布を示す。図２０に示すように、抵抗は、活性層１３の真性部の抵抗Ｒ_INT 、アクセス層１２のアクセス抵抗Ｒ₁ およびアクセス層１２とカソード電極１５との間のコンタクト抵抗ｒ_C （単位Ωｍｍ）からなる。アクセス層１２は一般的には高ドナー濃度で低抵抗に形成されるが、余り厚くすることは成長技術的にも難しく、またこの上に形成されるアノード電極１４やカソード電極１５のボンディングパッド（図示せず）をエッチングなどで分断する必要があるので、厚さはせいぜい数μｍである。そこで、その抵抗はシート抵抗ｒ_S （単位Ω）で与えられるとする。

［マルチドット型ＧａＮ系ショットキーバリアダイオードの製造方法］
このマルチドット型ＧａＮ系ショットキーバリアダイオードの製造方法について説明する。

まず、所定の成長基板上にアクセス層１２および活性層１３を順次エピタキシャル成長させる。成長基板はアクセス層１２および活性層１３を構成するＧａＮ系半導体に応じて選ばれ、絶縁基板１１そのものを用いてもよい。エピタキシャル成長方法としては、例えば、ＭＯＣＶＤ法やＭＢＥ法などを用いることができる。成長温度は、アクセス層１２および活性層１３を構成するＧａＮ系半導体に応じて適宜選ばれる。

次に、リソグラフィーにより、活性層１３上に、所定部分が開口したレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとしてドライエッチングすることにより活性層１３およびアクセス層１２の上部を所定の形状にパターニングする。この後、レジストパターンを除去する。

次に、リソグラフィーにより、所定部分が開口したレジストパターンを形成した後、スパッタリング法などにより全面にオーミック金属を堆積させる。次に、リフトオフ法により、レジストパターンをその上に堆積したオーミック金属膜とともに除去する。こうして、アクセス層１２に接触してオーミック金属からなるカソード電極１５が形成される。この後、必要に応じて、アニールを行うことによりカソード電極１５のオーミック接触特性を改善する。

次に、リソグラフィーにより、活性層１３の中央部に対応する部分が開口した所定の平面形状を有するレジストパターンを形成した後、全面にＴｉＮ、密着層形成用の金属および抵抗低減用金属層形成用の金属を順次、スパッタリング法などにより全面に堆積させる。次に、レジストパターンをその上に堆積したＴｉＮ層、密着層および抵抗低減用金属層とともに除去する。こうして、活性層１３上にＴｉＮ層、密着層および抵抗低減用金属層からなるドット形状のアノード電極１４が形成される。

次に、従来公知の方法により、一列の各ダイオード部のアノード電極１４間を接続するように金属配線であるエアブリッジ配線１６を形成する。

以上により、図１８および図１９に示す、目的とするマルチドット型ＧａＮ系ショットキーバリアダイオードが製造される。

ここで、アノード電極をマルチドット型に構成することにより得られる効果を検証するために行ったマルチドット型ＧａＮ系ショットキーバリアダイオードの小信号特性の測定結果について説明する。

このために、マルチドット型ＧａＮ系ショットキーバリアダイオードのドット型のアノード電極１４のサイズを２μｍ×２μｍ、３μｍ×３μｍ、４μｍ×４μｍの三水準に変えたアノード電極評価用デバイスを作製した。加えて、２μｍ×５０μｍのサイズのフィンガー型のアノード電極１４を用いたＧａＮ系ショットキーバリアダイオードからなるアノード電極評価用デバイスを作製した。そして、これらのアノード電極評価用デバイスの２．４５ＧＨｚでの小信号特性を測定した。その結果を図２１および図２２に示す。ここで、図２１は順方向での伝導度、図２２は逆方向でのリアクタンスから求めた容量値である。

伝導度のピーク値の逆数がオン抵抗Ｒ_ONに対応すると考えられる。そこで、伝導度のピーク値Ｇ_max およびＣ_ave （印加電圧０〜２０Ｖの範囲の容量の平均値）をダイオード面積に対してプロットした。その結果を図２３に示す。アノード面積としては、マスク設計上の面積を用いた。また、ドット型のアノード電極評価用デバイスは４つのドットで構成されるので、アノード面積は４倍している。例えば、一つのアノード電極１４の面積が２μｍ×２μｍ＝４μｍ² とすると、アノード面積は４×４μｍ² ＝１６μｍ² とした。

図２３から、容量Ｃ_ave はほぼアノード面積に比例していることが判る。一方、Ｇ_max は、ドット型ではほぼアノード面積と比例の関係があるが、フィンガー型はその延長とは異なる抵抗値を持つ。ドット型、フィンガー型のいずれでも、オン抵抗はアノード面積に比例する真性部分とアクセス部分とに分けられるが、ドット型の方がＧ_max が高く（オン抵抗Ｒ_ONは低く）、容量が小さいことが判る。

容量Ｃ_ave はほぼアノード面積に比例すると述べたが、ドットが小さいと若干高くなる傾向が見られる。これはＴ型形状のアノード電極のひさし部分による寄生容量のためである。その結果、今回の実験では、時定数τ（＝Ｒ_ONＣ_ave ）はアノード電極のサイズが２μｍ×２μｍのものが０．４１ｐｓであるのに対し、３μｍ×３μｍのものでは０．３６ｐｓ、４μｍ×４μｍのものでは０．３５ｐｓと、小さければ良いという結果ではないものの、いずれもフィンガー型の０．４６ｐｓに対して小さく、優れていることが確認された。

この第２の実施の形態によるマルチドット型ＧａＮ系ショットキーバリアダイオードによれば、第１の実施の形態と同様な利点に加えて、次のような利点を得ることができる。すなわち、このマルチドット型ＧａＮ系ショットキーバリアダイオードでは、分割された各アノード電極１４はエアブリッジ配線１６により相互に接続され、各アノード電極１４はカソード電極１５により囲まれ、各アノード電極１４の縦横比が５以下であることにより、アクセス抵抗Ｒ₁ の大幅な低減を図ることができる。このため、オン抵抗Ｒ_ONの低減を図ることができ、良好な周波数特性を得ることができる。また、このマルチドット型ＧａＮ系ショットキーバリアダイオードは、フィールドプレート構造を用いなくとも高耐圧化を図ることができる。また、各アノード電極１４の面積を小さくしても、時定数τを小さくすることができ、かつ、優れた高周波特性を維持することができる。

〈第３の実施の形態〉
［マルチドット型ＧａＮ系ショットキーバリアダイオード］
第３の実施の形態によるマルチドット型ＧａＮ系ショットキーバリアダイオードを図２４ＡおよびＢに示す。ここで、図２４Ａは平面図、図２４Ｂは図２４ＡのＸ−Ｘ’線に沿っての断面図である。

図１４ＡおよびＢに示すように、このマルチドット型ＧａＮ系ショットキーバリアダイオードにおいては、絶縁基板１１上にアクセス層１２および活性層１３が順次積層されている。アクセス層１２の上部および活性層１３はメサ形状を有し、この構造が一列に複数設けられており、各ドット型ＧａＮ系ショットキーバリアダイオードのアノード電極１４間が金属配線であるエアブリッジ配線１６により接続されている。エアブリッジ配線１６は、例えば金メッキからなる。また、各ドット型ＧａＮ系ショットキーバリアダイオードのカソード電極１５は一体に形成され、全体として細長い長方形の形状を有する。さらに、このカソード電極１５の長辺に沿ってカソード金属配線１７がこのカソード電極１５に電気的に接続されている。このカソード金属配線１７により、ドット型ＧａＮ系ショットキーバリアダイオードを並列接続することによる抵抗の増大を防止することができる。カソード金属配線１７は、例えば金メッキからなる。

この第３の実施の形態によれば、第１および第２の実施の形態と同様な利点に加えて、カソード電極１５にカソード金属配線１７が接続されているため、カソード電極１５のシート抵抗による抵抗の増大を防止することができるという利点を得ることができる。

〈第４の実施の形態〉
［マルチドット型ＧａＮ系ショットキーバリアダイオード］
マルチドット型ＧａＮ系ショットキーバリアダイオードの真性部分での耐圧、オン抵抗、オフ容量は、使用する周波数や最大電圧を決めれば半導体の持つ物性値、すなわち破壊電界強度とキャリア移動度とで決まってしまう。しかしながら、実際の破壊は、各アノード電極１４の端部の電極金属と半導体表面とが接するところでの電界で決まることが多い。なぜなら、この部分は加工ダメージや汚染の影響を受け、その周囲が正に帯電すれば逆バイアス時に電子を引きつけて電子濃度を高め、空乏層の拡大を制約するために、電界が上昇するからである。一般に半導体表面は不純物汚染などにより状態が制御できず、正に帯電したり負に帯電した状態になる。さらに表面にできる表面準位はデバイスの動作によって正に帯電したり負に帯電したりする。そのため、耐圧はアノード電極１４のエッジで決まり、単純な１次元ポテンシャル分布理論で求められるドナー濃度で決まる耐圧が得られるとは限らない。

図２５Ａに表面電荷が無い理想状態での空乏層３１の形状を示す。もし、図２５Ｂに示すように、表面に半導体中のドナー以外に正の電荷、例えば表面準位３２が存在すれば、空乏層３１の幅は狭まり、電界強度が強くなり破壊電圧が低下する。そこで、この第４の実施の形態においては、これを防止するために、アノード電極１４の外側の部分の活性層１３の表面に積極的に負電荷を置く。すなわち、図２５Ｃに示すように、活性層１３の表面付近に負電荷層３３を形成する。これにより、初めから活性層１３の表面では空乏層３１が広がるため、汚染などにより発生する正電荷がこの負電荷を上回らない限り空乏層３１は広く電界は低い。結果としてアノード電極１４のエッジ表面での破壊電圧の低下を防ぐことができる。また、この負電荷層３３はアノード電極１４の直下には置かないので、オン抵抗の増大はほとんど無い。

負電荷層３３を形成するためには、例えば、活性層１３の表面にｐ型層を形成する。例えば、活性層１３の表面に例えば３×１０¹⁸ｃｍ^-3のＭｇドープＧａＮ層（例えば、厚さ１０ｎｍ）を成長させる。ＭｇドープＧａＮ層のＭｇの面密度は３×１０¹²ｃｍ^-2である。このＭｇドープＧａＮ層を、アノード電極１４の形成用のフォトレジストパターンをマスクに用いて、例えばＳｉＣｌ₄ を用いたＩＣＰエッチングによりエッチング除去し、さらにその開口部にアノード電極１４を形成する。こうすることで、アノード電極１４の周囲にアノード電極１４に対してセルフアライン（自己整合）的にＭｇドープＧａＮ層からなる負電荷層３３を形成することができる。

負電荷層３３は、次のような方法によっても形成することができる。すなわち、六方晶ＧａＮでは、ヘテロ接合を用いるだけで自発分極やピエゾ効果で固定電荷が発生する。例えば、活性層１３としてＧａ極性を持つｃ面ｎ型六方晶ＧａＮ層を用い、その表面にＩｎＧａＮ層を形成し、このＩｎＧａＮ層をアノード電極１４の形成用のフォトレジストパターンをマスクに用いてエッチング除去し、さらにその開口部にアノード電極１４を形成する。こうすることで、アノード電極１４の周囲にアノード電極１４に対してセルフアライン（自己整合）的にＧａＮ／ＩｎＧａＮヘテロ接合を形成することができ、このＧａＮ／ＩｎＧａＮヘテロ接合により負電荷層３３を形成することができる。例えば、Ｉｎ組成が１０％で厚さが１０ｎｍのＩｎＧａＮ層を用いることにより自発分極で負の電荷が発生し、負電荷層３３を形成することができる。あるいは、活性層１３として窒素（Ｎ）極性を持つｃ面ｎ型六方晶ＧａＮ層を用い、その表面にＡｌＧａＮ層を形成し、このＡｌＧａＮ層をアノード電極１４の形成用のフォトレジストパターンをマスクに用いてエッチング除去し、さらにその開口部にアノード電極１４を形成する。こうすることで、アノード電極１４の周囲にアノード電極１４に対してセルフアライン（自己整合）的にＧａＮ／ＡｌＧａＮヘテロ接合を形成することができ、このＧａＮ／ＡｌＧａＮヘテロ接合により負電荷層３３を形成することができる。例えば、Ａｌ組成が５％で厚さが１０ｎｍのＡｌＧａＮ層を用いることにより自発分極で負の電荷が発生し、負電荷層３３を形成することができる。

負電荷層３３は正電荷のホールを誘起するため、ｐ型のチャネルを形成する可能性がある。そのため、負電荷層３３の他端を図２４Ｂに示すようにカソード電極１５とオーバーラップさせた場合は、負電荷層３３がアノード電極１４とカソード電極１５との間のリークパスとなるが、通常はホールの移動度が極めて低いためその抵抗は高く、また負電荷層２０のアクセプタ濃度などを適切に制御することにより、回路動作に支障の無い抵抗値にすることが可能である。また、負電荷層３３に電流を流して表面の電位降下を起こさせることにより、より確実にアノード電極１４端での電界集中を抑えることができるという効果もある。

この第４の実施の形態によれば、第１および第２の実施の形態と同様な利点に加えて、アノード電極１４のエッジ表面での破壊電圧の低下を防止することができるため、耐圧のより一層の向上を図ることができるという利点を得ることができる。

〈第５の実施の形態〉
［マルチドット型ＧａＮ系ショットキーバリアダイオード］
第５の実施の形態によるマルチドット型ＧａＮ系ショットキーバリアダイオードの一つのダイオード部の構造を図２６に示す。

図２６に示すように、このマルチドット型ＧａＮ系ショットキーバリアダイオードにおいては、絶縁基板１１上に、Ｇａ極性面を有するＧａＮ層４１およびＡｌＧａＮ層４２が順次積層されている。ここで、ＧａＮ層４１は好適にはｉ型または低ドナー濃度のｎ型、ＡｌＧａＮ層４２は好適にはｎ型である。ＡｌＧａＮ層４２にはＧａＮ層４１の上部に達する深さの開口部４３が設けられ、この開口部４３の内部にアノード電極１４が埋め込まれている。アノード電極１４の外側の部分のＡｌＧａＮ層４２上にカソード電極１５がオーミック接触している。

Ｇａ極性面を有するＧａＮ層４１上にＡｌＧａＮ層４２を形成するとその中に固定の正電荷が発生するので、このＡｌＧａＮ層４２とＧａＮ層４１とのヘテロ界面近傍のＧａＮ層４１中に２次元電子ガス（２ＤＥＧ）４４が形成される。この２次元電子ガス４４は不純物散乱を受けないので、高キャリア移動度でオン抵抗の低抵抗化に利用できる。この場合、アノード電極１４と２次元電子ガス４４とがショットキー接触し、アノード電極１４と２次元電子ガス４４との界面にショットキー接合が線状に形成される。

このマルチドット型ＧａＮ系ショットキーバリアダイオードの上記以外のことについては、第２の実施の形態によるマルチドット型ＧａＮ系ショットキーバリアダイオードと同様である。

この第５の実施の形態によれば、ＨＥＭＴ（高移動度トランジスタ）構造のマルチドット型ＧａＮ系ショットキーバリアダイオードにおいて、第１および第２の実施の形態と同様な利点を得ることができる。

〈第６の実施の形態〉
［マイクロ波電力伝送システム］
第６の実施の形態においては、マイクロ波電力伝送システムについて説明する。

図２７はこのマイクロ波電力伝送システムを示す。図２７に示すように、このマイクロ波電力伝送システムは、直流をマイクロ波に変換するＤＣ／ＲＦ変換を行う送電回路５１およびマイクロ波を直流に変換するＲＦ／ＤＣ変換を行う受電回路５２を有する。送電回路５１は、直流をマイクロ波に変換するＦ級増幅器５３を有する。Ｆ級増幅器５３としては、例えば、ＡｌＧａＮ／ＧａＮ ＨＦＥＴが用いられる。受電回路５２は、整流用ダイオード５４を含むマイクロ波整流回路を有する。この場合、整流用ダイオード５４としては、例えば、第１〜第５の実施の形態のいずれかによるＧａＮ系ショットキーバリアダイオードが用いられる。また、ＡｌＧａＮ／ＧａＮ ＨＦＥＴとしては、第１の実施の形態によるＧａＮ系ショットキーバリアダイオードのアノード電極１４と同様にＴｉＮ層、密着層および抵抗低減用金属層からなるゲート電極を用いたものを用いることができる。

送電回路５１のアンテナ５４からＤＣ／ＲＦ変換により得られたマイクロ波５５が送信される。このマイクロ波５５は受電回路５２のアンテナ５６で受信され、ＲＦ／ＤＣ変換により直流に変換される。こうして、送電回路５１から受電回路５２にマイクロ波電力伝送が行われる。

アンテナ５４、５６としては、例えば、オープンリング共振器を用いることができる（例えば、非特許文献６参照。）。図２８Ａに示すように、λ／２（λは波長）の長さの線路を有する半波長共振器６１は、ダイポールアンテナとして用いることができる。図２８Ｂに示すように、この半波長共振器６１をリング状に構成して両端部を互いに接近させることにより、オープンリング共振器を得ることができる。このオープンリング共振器のリング部の直径はＤ＝λ／２πである。このオープンリング共振器では、両端部が互いに接近しているため、放射を抑えることができる。

このオープンリング共振器に対するマイクロ波による共振器結合について説明する。
マイクロ波の伝送媒体の誘電率ε_r が１（空気を想定）および１０の場合を考える。
オープンリング共振器が受信する周波数ｆに対する直径Ｄは次の通りである。

ｆ（ＧＨｚ） λ（ｍｍ） Ｄ（ｍｍ）
ε_r ＝１ ε_r ＝１０
１ ３００ ４７．７ １５．１
２．４５ １２２ １９．５ ６．２
１０ ３０ ４．８ １．５１
６０ ５ ０．８０ ０．２５
１００ ３ ０．４８ ０．１５

図２９に示すように、二つのオープンリング共振器７１、７２を互いに接近させる。そして、これらのオープンリング共振器７１、７２間の共鳴によりエネルギー交換、言い換えると電力伝送を行う。

図３０は、オープンリング共振器７１、７２の共振器間距離と共振周波数および結合係数との関係を示す。図３０に示すように、共振器間距離が大きいときの共振周波数はｆ₀ であるが、共振器間距離が小さくなると共振周波数はｆ₁ 、ｆ₂ の二つに分離する。この場合、結合係数はｋ＝２×（ｆ₂ −ｆ₁ ）／（ｆ₂ ＋ｆ₁ ）である。オープンリング共振器７１、７２はバンドパスフィルターを形成する。

図３１は、マイクロ波電力伝送システムの具体例を示す。このマイクロ波電力伝送システムは、携帯電子機器８１とこの携帯電子機器８１をセットして電力伝送を行う充電器８２とからなる。携帯電子機器８１は受電回路５２を有し、充電器８２は送電回路５１を有する。携帯電子機器８１を充電器８２にセットすることによりその送電回路５１から携帯電子機器８１の受電回路５２に例えば周波数２．４５ＧＨｚのマイクロ波５５が送信されて携帯電子機器８１に内蔵された充電電池に充電が行われる。携帯電子機器８１は、特に限定されないが、例えば、携帯電話（スマートフォンを含む）、タブレット端末、ノート型パーソナルコンピュータなどである。

このマイクロ波電力伝送システムの電力伝送用の回路の一例を図３２に示す（例えば、非特許文献７参照。）。図３２に示すように、充電器８２の送電回路５１は、高周波電源８３およびこの高周波電源８３に接続されたオープンリング共振器７１を有する。携帯電子機器８１は、マイクロ波整流回路８４およびこのマイクロ波整流回路８４に接続されたオープンリング共振器７２を有する。マイクロ波整流回路８４は、整流用ダイオード８５を有する。整流用ダイオード８５としては、例えば、第１〜第５の実施の形態のいずれかによるＧａＮ系ショットキーバリアダイオードが用いられる。整流用ダイオード８５は、λ／４線路８６を介して平滑用キャパシタ８７に接続されている。λ／４線路８６は、例えば、長さ１６．１ｍｍの５０Ωマイクロストリップラインチップである。平滑用キャパシタ８７の容量は例えば１００ｐＦである。平滑用キャパシタ８７に並列に負荷抵抗８８が接続されている。この負荷抵抗８８を通る電流をｉ_DC、負荷抵抗８８の抵抗値をＲ_LOADとすると、ＤＣ出力電圧Ｖ_DCはｉ_DC×Ｒ_LOADとなる。

この第６の実施の形態によれば、受電回路５２のマイクロ波整流回路の整流用ダイオードとして、第１〜第５の実施の形態のいずれかによる高性能のＧａＮ系ショットキーバリアダイオードを用いていることにより、高性能のマイクロ波電力伝送システムを実現することができる。

〈第７の実施の形態〉
［電源線用無線接続コネクタ］
第７の実施の形態による電源線用無線接続コネクタを図３３に示す。図３３に示すように、この電源線用無線接続コネクタは、直流電源９１に接続される送電回路９２と、直流電源を必要とする機器９３に接続される受電回路９４とにより構成される。送電回路９２においては、直流電源９１から発振回路９５に直流電源が供給され、発振回路９５の出力が増幅回路９６で増幅され、増幅回路９６に接続されたオープンリング共振器９７から電力がマイクロ波として伝送される。受電回路９４においては、送電回路９２のオープンリング共振器９７から伝送されたマイクロ波がオープンリング共振器９８で受信され、マイクロ波整流回路９９で整流されて直流電圧が出力され、機器９３に供給される。

図３４および図３５はマイクロ波整流回路９９の具体的な構成例を示す。図３４はシングルシャント（ＳＳ）型レクテナ回路であり、例えば第１〜第５の実施の形態のいずれかによるＧａＮ系ショットキーバリアダイオード１００、λ／４線路１０１および平滑用キャパシタ１０２により構成される。図３５はデュアルダイオード（ＤＤ）型レクテナ回路であり、例えば第１〜第５の実施の形態のいずれかによるＧａＮ系ショットキーバリアダイオード１００、１０３および平滑用キャパシタ１０２により構成される。図示は省略するが、図３４に示すＳＳ型レクテナ回路および図３５に示すＤＤ型レクテナ回路の出力側には、図３２と同様に負荷抵抗が接続される。ここで、図３５に示すＤＤ型レクテナ回路の最も大きな利点は、ＧａＮ系ショットキーバリアダイオード１００、１０３の一方に印加される電圧に対して他方が保護ダイオードとして働くことである。図３４に示すＳＳ型レクテナ回路において過電圧保護を図るには保護ダイオードの追加が必要となるが、寄生容量の低減の要請からこの保護ダイオードの追加は好ましくない。これに対し、図３５に示すＤＤ型レクテナ回路では、ＧａＮ系ショットキーバリアダイオード１００、１０３が保護ダイオードとして機能するため、保護ダイオードの追加が不要であり、寄生容量の増加は発生しない。図３５に示すＤＤ型レクテナ回路のもう一つの利点は、後述のように、図３５に示すＤＤ型レクテナ回路に比べて出力電圧が２倍になることである。

上述のＳＳ型レクテナ回路をプリント基板上に実現する場合を考えると、例えば５．８ＧＨｚの周波数を用いれば、誘電率１０のプリント基板（例えば、ポリテトラフルオロエチレン製）上でλ／４線路１０１は長さ５ｍｍ程度であり、オープンリング共振器９８の直径Ｄは３．５ｍｍ程度である。このため、例えば１ｍｍ角程度のＧａＮ系ショットキーバリアダイオード１００および平滑用キャパシタ１０２と組み合わせて、１ｃｍ角程度の小型のプリント基板上にＳＳ型レクテナ回路を実現することができる。また、上述のＤＤ型レクテナ回路をプリント基板上に実現する場合には、ＧａＮ系ショットキーバリアダイオード１０３を用いることによりλ／４線路１０１が不要となるので、ＤＤ型レクテナ回路より小型化が可能である。

一方、送電回路９２では、例えばＡｌＧａＮ／ＧａＮ ＨＦＥＴからなるＦ級増幅器を用いることにより８０％以上の高効率を実現することができ、この送電回路９２もトランジスタチップとλ／４以下のスタブ数本で構成することができ、やはり１ｃｍ角程度に収まる。電力はプラスチック板を通して送電できるので、送電側、受電側共に、完全にプラスチック膜などで覆うことができ、防水、防塵のコネクタを実現することができる。

ここで、図３４に示すＳＳ型レクテナ回路と図３５に示すＤＤ型レクテナ回路との等価性について説明する。本発明者らは、図３４に示すＳＳ型レクテナ回路と図３５に示すＤＤ型レクテナ回路とが一定の変換則の下で等価であることを見出した。すなわち、図３５に示すＤＤ型レクテナ回路において、ＧａＮ系ショットキーバリアダイオード１００、１０３として、図３４に示すＳＳ型レクテナ回路におけるＧａＮ系ショットキーバリアダイオード１００のサイズを半分としたもの２個を用い、かつ負荷抵抗を４倍にしたものでは、出力電圧が２倍になり、ＲＦ／ＤＣ変換効率や入力反射効率は全く同じであることを見出した。ただし、入力マイクロ波は正弦波とする。この変換則を実証した結果について説明する。

そのために、図３６Ａに示すＳＳ型レクテナ回路および図３６Ｂに示すＤＤ型レクテナ回路をプリント基板上に作製した。ＧａＮ系ショットキーバリアダイオード１００、１０３としては、サファイア基板上のＧａＮ系ショットキーバリアダイオードで、活性層は不純物濃度１×１０¹⁷ｃｍ^-3、厚さ１μｍのｎ型ＧａＮ層、アノード電極はフィンガーＮｉ／Ａｕ電極で、フィンガーサイズは２μｍ×５０μｍである。フィンガー数は、ＳＳ型レクテナ回路のＧａＮ系ショットキーバリアダイオード１００では８本、ＤＤ型レクテナ回路のＧａＮ系ショットキーバリアダイオード１００、１０３では４本を用いた。図３６ＡおよびＢに示すように、入力側に高周波遮断フィルター（ＬＰＦ）１０４を設け、２本のスタブ１０５、１０６により反射の調整を行う。実験では、ネットワークアナライザ（Agilent E8364B) の信号を増幅器（Mini-Circuits ZHL-16W-43-S+)で増幅し、方向性結合器（Agilent 772D) を通してレクテナ回路にキャパシタ１０７を介して入力する。方向性結合器で反射波を取り出し、ネットワークアナライザでモニタして、プリント基板上のスタブ１０５、１０６を動かして反射の調整を行う。負荷抵抗１０８としては、ＵＳＢモジュラソース（Agilent U2722A) をプログラム制御する電子負荷を用いた。マイクロ波電力はパワーメータ（Agilent E4419B) で測定した。

測定結果について説明する。入力電力を２５０ｍＷ（２４ｄＢｍ）とし、負荷抵抗１０８を変化させた場合の特性を図３７に示す。ここでは、スタブ１０５、１０６による反射調整を全く行っていない。両回路の比較のために、ＤＤ型レクテナ回路の負荷抵抗１０８の抵抗値は１／４、出力電圧は１／２にしてプロットしている。図３７の横軸および右側の縦軸の括弧内の数値はＤＤ型レクテナ回路用である（図３８においても同様。）。図３７から明らかなように、両者は必ずしも一致しているとは言えない。そこで、負荷抵抗１０８を、ＳＳ型レクテナ回路で１００Ω、ＤＤ型レクテナ回路で４００Ωとした場合に反射がゼロとなるようにスタブ１０５、１０６を用いて調整を行った。その結果、図３８に示すように、両者の特性は変換則に従い、良く一致した。実装時のボンディングワイヤの影響は必ずしも一致していないが、反射調整でその影響がキャンセルされたものと考えられる。以上のように、ＳＳ型レクテナ回路とＤＤ型レクテナ回路とは、上記の変換則を用いることで全く同じ特性となることが、実験的に確認できた。

第７の実施の形態によれば、従来の一般的なコネクタのように機械的な結合が不要でしかも高効率に電源を供給することができる新規の電源線用無線接続コネクタを実現することができる。

〈第８の実施の形態〉
［マルチドット型ＧａＮ系ショットキーバリアダイオード］
第８の実施の形態によるマルチドット型ＧａＮ系ショットキーバリアダイオードを図３９ＡおよびＢに示す。ここで、図３９Ａはアノード電極１４の配列方向に平行な断面図、図３９Ｂは図３９ＡのＸ−Ｘ’線に沿っての断面図である。

図３９ＡおよびＢに示すように、このマルチドット型ＧａＮ系ショットキーバリアダイオードにおいては、アクセス層１２の一方の面に活性層１３が積層されている。活性層１３はドット状のメサ形状を有し、この活性層１３が一列に複数設けられている。各活性層１３の平面形状は特に限定されないが、例えば、円形、多角形（正方形など）、楕円あるいはそれらを変形した形状である。各活性層１３上に所定の平面形状を有するドット状のアノード電極１４が設けられ、各活性層１３にショットキー接触している。ここで、各アノード電極１４は、本来は一つのアノード電極が複数に分割されたものである。分割された各アノード電極１４の平面形状は特に限定されないが、例えば、円形、多角形（正方形など）、楕円あるいはそれらを変形した形状である。各アノード電極１４は、第１の実施の形態と同様な構成を有する。各アノード電極１４間は金属配線であるエアブリッジ配線１６により接続されている。エアブリッジ配線１６は、例えば金メッキからなる。アクセス層１２の他方の面にカソード電極１５が設けられ、アクセス層１２にオーミック接触している。この場合、カソード電極１５は全面電極である。必要に応じて、アクセス層１２が導電性半導体基板（例えば、ＳｉＣ基板、ｎ型ＧａＡｓ基板、ｎ型ＩｎＰ基板など）上に積層され、この導電性半導体基板の裏面にカソード電極１５が設けられてもよい。この場合、アクセス層１２と導電性半導体基板との全体をアクセス層として考えることができる。

アクセス層１２は、各活性層１３の直下の個別アクセス層１２ａと各活性層１３に共通の共通アクセス層１２ｂとからなる。

第２の実施の形態と同様に、この場合、分割された各アノード電極１４は縦横比が５以下の形状を有する。各アノード電極１４の大きさ（最大寸法）は特に限定されず、必要に応じて選ばれるが、例えば、１μｍ以上１０μｍ以下である。

アクセス層１２および活性層１３を構成するＧａＮ系半導体については第１の実施の形態と同様である。

このマルチドット型ＧａＮ系ショットキーバリアダイオードの上記以外のことについては、第２の実施の形態によるマルチドット型ＧａＮ系ショットキーバリアダイオードと同様である。

［マルチドット型ＧａＮ系ショットキーバリアダイオードの製造方法］
このマルチドット型ＧａＮ系ショットキーバリアダイオードの製造方法について説明する。

まず、所定の成長基板上にアクセス層１２および活性層１３を順次エピタキシャル成長させる。成長基板はアクセス層１２および活性層１３を構成するＧａＮ系半導体に応じて適宜選ばれる。エピタキシャル成長方法としては、例えば、ＭＯＣＶＤ法やＭＢＥ法などを用いることができる。成長温度は、アクセス層１２および活性層１３を構成するＧａＮ系半導体に応じて適宜選ばれる。

次に、リソグラフィーにより、活性層１３上に所定部分が開口したレジストパターン（図示せず）を形成した後、このレジストパターンをマスクとしてドライエッチングすることにより活性層１３を所定の形状にパターニングする。この後、レジストパターンを除去する。

次に、アクセス層１２から成長基板を除去する。このためには、例えば、成長基板を裏面側から研磨したり、レーザ剥離法などによりアクセス層１２から成長基板を剥離したりする。また、成長基板をアクセス層１２と同種の高濃度ｎ型半導体からなる基板とした場合には基板の除去工程は無くても構わない。

次に、成長基板の除去により露出したアクセス層１２の裏面の全面にスパッタリング法などによりオーミック金属を堆積させてカソード電極１５を形成する。この後、必要に応じて、アニールを行うことによりカソード電極１５のオーミック接触特性を改善する。

次に、活性層１３をリソグラフィーおよび塩素ガスなどを用いたプラズマエッチングによりエッチングし、所定の形状にパターニングする。

次に、リソグラフィーにより、活性層１３の中央部に対応する部分が開口した所定の平面形状を有するレジストパターンを形成した後、スパッタリング法などにより全面にＴｉＮ層、密着層形成用の金属および抵抗低減用金属層形成用の金属を順次堆積させる。次に、レジストパターンをその上に堆積したＴｉＮ層、密着層および抵抗低減用金属層とともに除去する。こうして、活性層１３上にＴｉＮ層、密着層および抵抗低減用金属層からなるドット形状のアノード電極１４が形成される。

次に、従来公知の方法により、一列の各ダイオード部のアノード電極１４間を接続するように金属配線であるエアブリッジ配線１６を形成する。

以上により、図３９ＡおよびＢに示すような目的とするマルチドット型ＧａＮ系ショットキーバリアダイオードが製造される。

次に、このマルチドット型ＧａＮ系ショットキーバリアダイオードにおけるアクセス抵抗の低減について３次元的な広がり抵抗を考慮して考察する。このマルチドット型ＧａＮ系ショットキーバリアダイオードの実際の断面構造は図４０Ａに示す通りであるが、アクセス抵抗の計算のために図４０Ｂに示すモデルを考える。アクセス抵抗部が活性層１３の下部の半球状の部分であると考えると、図１３に示したアノード−カソード間距離ｂに相当する距離は互いに隣接する活性層１３間の距離（あるいは互いに隣接するアノード電極１４間の距離）の半分と考えることができる。図４０Ｂに示すように、アクセス抵抗は、半径ａの半球から半径ａ＋ｂの半球までの部分の抵抗と近似して計算する。これに対して、アノード電極１４の平面形状がフィンガー型である場合は、半径ａの半円柱から半径ａ＋ｂの半円柱までの部分の抵抗と近似して計算する。

アノード電極１４の平面形状がフィンガー型である場合のフィンガー長をＬとすると、円柱座標を用いてアクセス抵抗は次式のように求められる。

一方、アノード電極１４の平面形状がドット状である場合は、球座標を用いてアクセス抵抗を計算すると

となる。

アノード電極１４の総面積を同じとして、アノード電極を円形に分割する場合とフィンガー状に分割する場合とを比較する。

アノード電極１４の総面積をＳとし、アノード電極を半径ａの円形に分割する場合、ドット型では

となる。

フィンガー型では、アノード電極を長さ

で幅２ａのストライプ状に分割するとすると、分割数は

となる。

上記の式を用いて行った計算結果を図４１に示す。ここでは、アノード電極１４の総面積Ｓを１００００μｍ² とし、アクセス部の比抵抗をＧａＮなどで実現可能な最小抵抗の１０ｍΩｃｍとした。カソード電極１５は、第２の実施の形態によるマルチドット型ショットキーバリアダイオードと異なり、アクセス層１２の下面（アクセス層１２が導電性半導体基板上に設けられる場合には導電性半導体基板の裏面）に設けられているが、仮想的に表面の活性層１３とアクセス層１２との境界からａ＋ｂの深さにあり、それより遠い部分は有限の抵抗のｎ型層でつながっていると考えられる。

図４１から判るように、フィンガー型に比べてドット型は常に抵抗が小さく、最小パターン寸法が２μｍの場合、ドット間距離が８μｍ（ｂ＝４μｍ）の場合で５７％、４０μｍで４０％程度と小さくなる。

また、ドットの形状を長円形の縦横比で規定した場合の長いフィンガーに比べた単位アノード面積あたりの抵抗（規格化抵抗）で比較した図を図４２に示す。図４２から判るように、ｂ、すなわちアノード電極１４間距離の半分を大きくすると、真円での抵抗は大きく下がるが、その効果は縦横比５でほぼ半減する。このことから、この場合も、縦横比は５以下であることが望ましいことが判る。

次に、このマルチドット型ショットキーバリアダイオードにボンディングパッドを設ける方法としては、例えば次のような方法がある。一つの方法では、エアーブリッジ配線１６の上にさらにパッシベーション層を設け、その上にボンディングパッドを設ける。もう一つの方法では、図４３に示すように、マルチドット型ショットキーバリアダイオードのエアーブリッジ配線１６側をパッケージ基板１１１に載せ、カソード電極１５上にボンディングパッドを設ける。

この第８の実施の形態によるマルチドット型ＧａＮ系ショットキーバリアダイオードによれば、第１および第２の実施の形態と同様な利点を得ることができる。

〈第９の実施の形態〉
［ＧａＮ系ショットキーゲート電界効果トランジスタ］
第９の実施の形態においては、ＧａＮ系ショットキーゲート電界効果トランジスタについて説明する。

図４４はこのＧａＮ系ショットキーゲート電界効果トランジスタを示す。図４４に示すように、このＧａＮ系ショットキーゲート電界効果トランジスタにおいては、絶縁基板１２１上にバッファ層１２２を介してＧａＮ系半導体層１２３およびこのＧａＮ系半導体層１２３よりもバンドギャップが大きいＧａＮ系半導体層１２４が順次積層されている。絶縁基板１２１としては、例えばｃ面サファイア基板が用いられる。ＧａＮ系半導体層１２３は例えば真性（ｉ型）ＧａＮ層、ＧａＮ系半導体層１２４は例えばｉ型ＡｌＧａＮ層である。ｉ型ＧａＮ層の厚さは例えば３μｍである。ｉ型ＡｌＧａＮ層の厚さは例えば２４ｎｍ、Ａｌ組成比は２４％である。ＧａＮ系半導体層１２３とＧａＮ系半導体層１２４との界面の近傍の部分のＧａＮ系半導体層１２３中には２ＤＥＧ１２５が形成されている。ＧａＮ系半導体層１２４上にはこのＧａＮ系半導体層１２４とショットキー接触してゲート電極１２６が設けられている。ゲート電極１２６は、第１の実施の形態によるＧａＮ系ショットキーバリアダイオードのアノード電極１４と同様な構成を有する。また、ＧａＮ系半導体層１２４上のゲート電極１２６の両側の部分にはそれぞれソース電極１２７およびドレイン電極１２８がＧａＮ系半導体層１２４とオーミック接触して設けられている。ソース電極１２７およびドレイン電極１２８は、例えば、Ｔｉ／Ａｌ／Ｔｉ／Ａｕ電極からなる。

この第９の実施の形態によれば、ゲート電極１２６としてＴｉＮ／Ｎｉ／Ａｕ電極を用いているので、ゲート電極としてＮｉ／Ａｕ電極を用いた従来のＧａＮ系ショットキーゲート電界効果トランジスタに比べてしきい値電圧が例えば１／２程度と低い高性能のＧａＮ系ショットキーゲート電界効果トランジスタを実現することができる。

以上、この発明の実施の形態および実施例について具体的に説明したが、この発明は上述の実施の形態および実施例に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。

例えば、上述の第１〜第９の実施の形態において挙げた数値、材料、構造、形状などはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、材料、構造、形状などを用いてもよい。また、例えば、必要に応じて、上述の第１〜第５の実施の形態のうちの二以上を組み合わせてもよい。さらに、第６の実施の形態によるマイクロ波電力伝送システムにおける整流用ダイオード３４あるいは第７の実施の形態による電源線用無線接続コネクタにおけるマルチドット型ＧａＮ系ショットキーバリアダイオード１００、１０３として第８の実施の形態によるマルチドット型ＧａＮ系ショットキーバリアダイオードを用いてもよい。

１１…絶縁基板、１２…アクセス層、１３…活性層、１４…アノード電極、１４ａ…ＴｉＮ層、１４ｂ…密着層、１４ｃ、１４ｄ…抵抗低減用金属層、１５…カソード電極、１６…エアブリッジ配線、１７…カソード金属配線、２１…ｃ面サファイア基板、２２…低温ＡｌＮバッファ層、２３…ｎ⁺ 型ＧａＮ層、２４…ｎ型ＧａＮ層、２５…ＴｉＮ／Ｎｉ／Ａｕ層、２６…Ａｕ層、２７…カソード電極、２８…カソード電極カバー層、２９、３０…レジストパターン、３１…空乏層、３３…負電荷層、４１…ＧａＮ層、４２…ＡｌＧａＮ層、４４…２次元電子ガス、５１…送電回路、５２…受電回路、５３…Ｆ級増幅器、５４…整流用ダイオード、５４、５６…アンテナ、５５…マイクロ波、６１…半波長共振器、７１、７２…オープンリング共振器、８１…携帯電子機器、８２…充電器、８３…高周波電源、８４…マイクロ波整流回路、８５…整流用ダイオード、８６…λ／４線路、８７…平滑用キャパシタ、８８…負荷抵抗、９１…直流電源、９２…送電回路、９３…機器、９４…受電回路、９５…発振回路、９６…増幅回路、９７、９８…オープンリング共振器、９９…マイクロ波整流回路、１００、１０３…ＧａＮ系ショットキーバリアダイオード、１０１…λ／４線路、１０２…平滑用キャパシタ、１０４…ＬＰＦ、１０５、１０６…スタブ、１０７…キャパシタ、１０８…負荷抵抗

Claims (12)

1. ＧａＮ系半導体層と、
   前記ＧａＮ系半導体層の片側に設けられた、前記ＧａＮ系半導体層とショットキー接触したアノード電極および前記ＧａＮ系半導体層とオーミック接触したカソード電極とを有し、
   前記アノード電極は複数に分割され、
   分割された各アノード電極はエアブリッジ配線からなる金属配線により相互に接続され、
   分割された各アノード電極は前記カソード電極により完全に囲まれ、
   分割された各アノード電極は縦横比が５以下の形状を有し、
   分割された各アノード電極が、
   前記ＧａＮ系半導体層上に前記ＧａＮ系半導体層と接触して設けられたＴｉＮ層と、
   前記ＴｉＮ層上に前記ＴｉＮ層と接触して設けられた、前記ＧａＮ系半導体層とショットキー接触可能な金属からなる密着層と、
   前記密着層上に前記密着層と接触して設けられた抵抗低減用金属層とを有することを特徴とするショットキーバリアダイオード。
2. 前記密着層は、Ｎｉ、Ｐｄ、ＰｔおよびＩｒからなる群より選ばれた少なくとも一種類の金属からなることを特徴とする請求項１記載のショットキーバリアダイオード。
3. 前記抵抗低減用金属層は、前記密着層を構成する金属よりも抵抗率が小さい金属からなることを特徴とする請求項１または２記載のショットキーバリアダイオード。
4. 前記抵抗低減用金属層は、Ａｕ、ＡｇまたはＣｕからなることを特徴とする請求項１〜３のいずれか一項記載のショットキーバリアダイオード。
5. 分割された各アノード電極を囲む前記カソード電極は一体に形成されていることを特徴とする請求項１〜４のいずれか一項記載のショットキーバリアダイオード。
6. 分割された各アノード電極はドット状の形状を有することを特徴とする請求項１〜５のいずれか一項記載のショットキーバリアダイオード。
7. 前記ＧａＮ系半導体層は、
   第１のｎ型ＧａＮ系半導体層と、
   前記第１のｎ型ＧａＮ系半導体層上に積層された第２のｎ型ＧａＮ系半導体層とを有し、
   前記第１のｎ型ＧａＮ系半導体層のシート抵抗は前記第２のｎ型ＧａＮ系半導体層のシート抵抗よりも低く、
   前記第２のｎ型ＧａＮ系半導体層上に分割された各アノード電極が設けられていることを特徴とする請求項１〜６のいずれか一項記載のショットキーバリアダイオード。
8. 前記第１のｎ型ＧａＮ系半導体層はｎ ⁺ 型ＧａＮ層であり、前記第２のｎ型ＧａＮ系半導体層はｎ型ＧａＮ層であることを特徴とする請求項７記載のショットキーバリアダイオード。
9. ＧａＮ系半導体層と、
   前記ＧａＮ系半導体層の片側に設けられた、前記ＧａＮ系半導体層とショットキー接触したアノード電極および前記ＧａＮ系半導体層とオーミック接触したカソード電極とを有し、
   前記アノード電極は複数に分割され、
   分割された各アノード電極はエアブリッジ配線からなる金属配線により相互に接続され、
   分割された各アノード電極は前記カソード電極により完全に囲まれ、
   分割された各アノード電極は縦横比が５以下の形状を有し、
   分割された各アノード電極が、
   前記ＧａＮ系半導体層上に前記ＧａＮ系半導体層と接触して設けられたＴｉＮ層と、
   前記ＴｉＮ層上に前記ＴｉＮ層と接触して設けられた、前記ＧａＮ系半導体層とショットキー接触可能な金属からなる密着層と、
   前記密着層上に前記密着層と接触して設けられた抵抗低減用金属層とを有するショットキーバリアダイオードの製造方法であって、
   前記ＧａＮ系半導体層上に、ＴｉＮ層、前記ＧａＮ系半導体層とショットキー接触可能な金属からなる密着層および抵抗低減用金属層を途中で大気に晒すことなく順次形成する工程を有することを特徴とするショットキーバリアダイオードの製造方法。
10. 前記ＴｉＮ層は窒素を含むガス中でＴｉを反応性スパッタリングすることにより形成することを特徴とする請求項９記載のショットキーバリアダイオードの製造方法。
11. マイクロ波を送信する送電回路とマイクロ波を受信する受電回路とを有し、
    前記受電回路はマイクロ波を直流に変換する整流用ダイオードを有し、
    前記整流用ダイオードが、
    ＧａＮ系半導体層と、
    前記ＧａＮ系半導体層の片側に設けられた、前記ＧａＮ系半導体層とショットキー接触したアノード電極および前記ＧａＮ系半導体層とオーミック接触したカソード電極とを有し、
    前記アノード電極は複数に分割され、
    分割された各アノード電極はエアブリッジ配線からなる金属配線により相互に接続され、
    分割された各アノード電極は前記カソード電極により完全に囲まれ、
    分割された各アノード電極は縦横比が５以下の形状を有し、
    分割された各アノード電極が、
    前記ＧａＮ系半導体層上に前記ＧａＮ系半導体層と接触して設けられたＴｉＮ層と、
    前記ＴｉＮ層上に前記ＴｉＮ層と接触して設けられた、前記ＧａＮ系半導体層とショットキー接触可能な金属からなる密着層と、
    前記密着層上に前記密着層と接触して設けられた抵抗低減用金属層とを有するショットキーバリアダイオードであることを特徴とする電力伝送システム。
12. マイクロ波を送信する送電回路とマイクロ波を受信する受電回路とを有し、
    前記受電回路はマイクロ波を直流に変換する整流用ダイオードを有し、
    前記整流用ダイオードが、
    ＧａＮ系半導体層と、
    前記ＧａＮ系半導体層の片側に設けられた、前記ＧａＮ系半導体層とショットキー接触したアノード電極および前記ＧａＮ系半導体層とオーミック接触したカソード電極とを有し、
    前記アノード電極は複数に分割され、
    分割された各アノード電極はエアブリッジ配線からなる金属配線により相互に接続され、
    分割された各アノード電極は前記カソード電極により完全に囲まれ、
    分割された各アノード電極は縦横比が５以下の形状を有し、
    分割された各アノード電極が、
    前記ＧａＮ系半導体層上に前記ＧａＮ系半導体層と接触して設けられたＴｉＮ層と、
    前記ＴｉＮ層上に前記ＴｉＮ層と接触して設けられた、前記ＧａＮ系半導体層とショットキー接触可能な金属からなる密着層と、
    前記密着層上に前記密着層と接触して設けられた抵抗低減用金属層とを有するショットキーバリアダイオードであることを特徴とする電源線用無線接続コネクタ。

Images