JP2006155710A5 - - Google Patents

Claims (12)

1. １回だけデータを書き込むことが可能な複数のデータ記憶セルと、
   １回だけデータを書き込むことが可能な選択用記憶セルを有し、その選択用記憶セルに書き込まれた内容に応じて、上記複数のデータ記憶セルのうちの何れかを選択して、選択されたデータ記憶セルに書き込まれた内容に応じてデータを出力する読み出し選択回路と、
   １回だけデータを書き込むことが可能な選択用記憶セルを有し、上記選択用記憶セルに書き込まれた内容に応じて、上記複数のデータ記憶セルのうちの何れかを選択してデータを書き込む書き込み選択回路と、
   を備えたことを特徴とする半導体記憶装置。
2. 請求項１の半導体記憶装置であって、
   上記読み出し選択回路は、上記複数のデータ記憶セルから出力される信号のうちの何れかを選択して出力するように構成されていることを特徴とする半導体記憶装置。
3. 請求項１の半導体記憶装置であって、
   上記読み出し選択回路は、上記複数のデータ記憶セルのうちの何れかを選択して読み出し信号を与えるように構成されていることを特徴とする半導体記憶装置。
4. 請求項１の半導体記憶装置であって、
   上記読み出し選択回路と上記書き込み選択回路とが同一の上記選択用記憶セルを兼用するように構成されていることを特徴とする半導体記憶装置。
5. 請求項４の半導体記憶装置であって、
   上記兼用される読み出し選択回路および書き込み選択回路は、読み出しが行われるデータ記憶セルとは異なるデータ記憶セルを書き込み用に選択するように構成されていることを特徴とする半導体記憶装置。
6. 請求項１の半導体記憶装置であって、
   上記書き込み選択回路の選択用記憶セルは複数設けられ、上記書き込み選択回路は、上記選択用記憶セルに書き込まれた内容に応じて、書き込みの行われるデータ記憶セルと供に、書き込み選択回路の選択用記憶セルを選択するように構成されていることを特徴とする半導体記憶装置。
7. １回だけデータを書き込むことが可能な複数のデータ記憶セルと、
   上記複数のデータ記憶セルのうちの何れかを選択してデータを書き込む書き込み選択回路と、
   上記データ記憶セルの数に応じたパルスを含むパルス信号における上記パルスごとに、各データ記憶セルへの書き込みの有無に応じて出力信号を反転させるフリップフロップ回路を有し、上記複数のデータ記憶セルのうち、書き込みが行われたデータ記憶セルの数に応じたデータを出力する読み出し回路と、
   を備えたことを特徴とする半導体記憶装置。
8. 請求項７の半導体記憶装置であって、
   上記書き込み選択回路は、上記読み出し回路から出力されるデータを異ならせる場合に、上記データ記憶セルに書き込まれている内容に基づいて、データの書き込まれるデータ記憶セルを選択するように構成されていることを特徴とする半導体記憶装置。
9. 請求項７の半導体記憶装置であって、
   上記書き込み選択回路は、所定の順序で隣り合うデータ記憶セルの１方がデータの書き込みがなされたデータ記憶セルであり、他方がデータの書き込みがなされていないデータ記憶セルである場合に、上記他方のデータ記憶セルを選択するように構成されていることを特徴とする半導体記憶装置。
10. 請求項１および請求項７のうちの何れか１項の半導体記憶装置であって、
    上記複数のデータ記憶セルを複数組備え、所定ビット長のデータを出力し得るように構成されていることを特徴とする半導体記憶装置。
11. 請求項１０の半導体記憶装置であって、
    上記所定ビット長分のデータ記憶セルをさらに複数ワード分備え、上記読み出し選択回路は、アドレス信号に応じたワードのデータを出力するように構成されていることを特徴とする半導体記憶装置。
12. 各々１回だけデータを書き込むことが可能な複数のデータ記憶セルからなる複数のデータ記憶セル群と、
    各々１回だけデータを書き込むことが可能な複数の選択用記憶セルと、
    上記複数の選択用記憶セルの出力をデコードするデコード回路と、
    を有し、上記デコード回路の出力に応じて、上記複数のデータ記憶セル群のうちの何れかのデータ記憶セル群を選択して、選択されたデータ記憶セル群に書き込まれた内容に応じてデータを出力する読み出し選択回路と、
    を備えたことを特徴とする半導体記憶装置。