JP2008084453A5 - - Google Patents

Claims (5)

1. 情報が書き換えられる複数のヒューズ回路と、
   前記複数のヒューズ回路に接続されるセレクタ回路と、
   前記セレクタ回路に接続され、前記複数のヒューズ回路の情報を読み出す読み出し回路と、
   を有し、
   前記セレクタ回路は前記複数のヒューズ回路を順次選択し、前記読み出し回路によって、前記複数のヒューズ回路の情報を読み出すことを特徴とするヒューズ読み出し回路。
2. 請求項１に記載のヒューズ読み出し回路において、
   前記セレクタ回路は前記複数のヒューズ回路の中の１つを順次選択することを特徴とするヒューズ読み出し回路。
3. 請求項１または２に記載のヒューズ読み出し回路は、
   前記複数のヒューズ回路に接続される１つの前記セレクタ回路と、
   前記セレクタ回路に接続される１つの読み出し回路と、
   を有することを特徴とするヒューズ読み出し回路。
4. 請求項１から３のいずれかに記載のヒューズ読み出し回路において、
   前記読み出し回路により読み出された情報を記憶する複数の保持回路をさらに有し、
   前記読み出し回路により順次読み出された情報を前記複数の保持回路からパラレルで出力することを特徴とするヒューズ読み出し回路。
5. 請求項１から４のいずれかに記載のヒューズ読み出し回路において、
   前記複数のヒューズ回路は、複数のデータビットと、１つの極性ビットを有し、
   前記複数のデータビットを記憶する前記保持回路の出力を前記極性ビットの値に応じて反転させる極性反転回路をさらに有することを特徴とするヒューズ読み出し回路。