JP2006128538A - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP2006128538A
JP2006128538A JP2004317627A JP2004317627A JP2006128538A JP 2006128538 A JP2006128538 A JP 2006128538A JP 2004317627 A JP2004317627 A JP 2004317627A JP 2004317627 A JP2004317627 A JP 2004317627A JP 2006128538 A JP2006128538 A JP 2006128538A
Authority
JP
Japan
Prior art keywords
wiring
resistance material
wiring board
resistance
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004317627A
Other languages
English (en)
Other versions
JP4687072B2 (ja
Inventor
Jin Sato
尽 佐藤
Hidekatsu Sekine
秀克 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2004317627A priority Critical patent/JP4687072B2/ja
Publication of JP2006128538A publication Critical patent/JP2006128538A/ja
Application granted granted Critical
Publication of JP4687072B2 publication Critical patent/JP4687072B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

【課題】
抵抗素子が内蔵される配線基板の製造方法において、抵抗材の膜厚、幅寸法のバラツキを低減させ、抵抗値の精度を向上させた、且つ、抵抗材の高抵抗化を可能とするプリント配線基板の製造方法を提供することにある。
【解決手段】
抵抗材の片面に金属箔を有する部材と、 配線層を有する配線基板を、前記配線上に半硬化性絶縁樹脂層を介して、該部材の抵抗材側が、前記半硬化性絶縁樹脂層と接するように接着し、前記金属箔表面に、配線となる部分のフォトレジストパターンを形成し、剥離し、配線部分を形成することにより解決した。
【選択図】図1

Description

本発明はプリント配線基板の構造及びその製造方法に係り、特に、内蔵される抵抗素子の寸法制度を向上させ、抵抗値精度、高密度化、信頼性に優れたプリント配線板構造及びその製造方法に関するものである。
近年の電子機器の高密度化、高速化に伴い、プリント配線版の高密度化対応、高周波数対応への要求が益々高まっている。
この高密度化を図る上で実装部品の小型化が進んでいるが、実装歩留りを考えると、実装部品を現在以上の小型化することは限界に近い状態である。
一方、抵抗やコンデンサといった受動電子部品は、はんだ付実装によってプリント配線版と接続されていたが、最近は、厚膜や薄膜の抵抗材料をプリント配線版に局所的に形成し、層間抵抗素子として用いる方法が提案され始めてきた。
抵抗素子が内蔵される配線基板の製造方法としては、配線基板の積層途中工程において配線上に、例えば、抵抗電極用のCu配線パターンが設けられた配線基板上に、例えば、エポキシ樹脂等にカーボンブラックを分散させた抵抗体ペーストをスクリーン印刷法により、Cu配線パターン上に設ける。
次いで、プリプレグ等の絶縁樹脂を積層し、ビアやスルーホールを設け、このビアやスルーホールに、フィルドビアメッキ、導電性ペーストの充填することにより導通を取り抵抗素子内蔵配線基板を形成する。
また、抵抗素子が内蔵される配線基板の製造方法としては、支持体層に、例えば、Cu金属などの抵抗素子電極、いわゆる導体層となる金属層を形成する。
次いで、例えば、エポキシを主要樹脂とした抵抗材とした抵抗材層を形成し、抵抗部材シートを形成する。
次いで、例えば、抵抗材が樹脂にて形成する場合は、フォトレジストをバリア層として、抵抗体素子となる部分を残し、除去すべき部分に、硫酸溶液やクロム酸溶液等のデスミア液による処理で所望の形状の抵抗体層が形成される。
次いで、パターニングされた抵抗体層が形成された面を、プリプレグ等にて形成された絶縁樹脂層の一面を対向させて重ね合わせ、加熱加圧形成することで積層一体化して形成するものである(特許文献1参照)。
上記の配線基板の製造方法では、抵抗体形成方法としてカーボンブラックの抵抗体ペーストを印刷形成する方法は、印刷の寸法精度が、インク特性などに左右され、抵抗値の制御が非常に困難となる。
また、印刷面内やロット間での抵抗値ばらつきにも問題があった。
さらに、抵抗体層は,構造の点からも、抵抗体用の金属配線を跨ぐように抵抗体ペーストを印刷することから、印刷精度が配線の凹凸の影響を受ける問題があった。
また、支持体を用いて抵抗材層を形成する方法では、加熱加圧工程前に、抵抗体材をエッチングにより抵抗体層を形成するため、その後、抵抗材層とプリプレグ、積層途中工程となる、配線基板の積層工程による加熱加圧によって、抵抗材料の変形やクラック、割れ等が生じる可能性があり、抵抗値の制御、信頼性の観点から問題があった。
また、現在、配線基板の製造は、ガラスクロスを含浸させた有機系の樹脂シートの両面にCu箔が貼り付けられた、銅張り両面版がコアとして多く用いられ、その表面は、2μm程度の粗さを有していた。
また、抵抗体等の受動素子を内蔵する基板は、ビルドアップ法、すなわち、コアに配線等を形成し、絶縁樹脂を形成し、更に絶縁樹脂上に配線を形成するといった工程が繰り返されるため、その表面は、配線等の厚みにより、やはり2〜5μm程度の凹凸が生じてしまっていた。
上記のような配線基板の製造方法では、抵抗体となる抵抗材を形成する基板表面に凹凸が生じるため、形成した抵抗材の膜厚のばらつきが大きくなり、得られる抵抗値の精度が悪いといった問題があった。
特開2002−9416号公報
本発明は、前記問題点を鑑みなされたものであり、その課題とするところは、抵抗素子が内蔵される配線基板の製造方法において、抵抗材の膜厚、幅寸法のバラツキを低減させ、抵抗値の精度を向上させた、且つ、抵抗材の高抵抗化を可能とするプリント配線基板の製造方法を提供することにある。
本発明は、抵抗素子が内蔵される配線基板の製造方法において、
1) 抵抗材の片面に金属箔を有する部材を形成する工程、
2) 配線層を有する配線基板の、前記配線上に半硬化性絶縁樹脂層を介して、該部材の抵抗材側が、前記半硬化性絶縁樹脂層と接するように接着する工程、
3)前記金属箔表面にフォトレジストを設け、露光、現像を行い、配線となる部分のフォトレジストパターンを形成する工程、
4)前記露出した金属箔にエッチングを行い、フォトレジストパターンを剥離し、配線部分を形成する工程、
5)前記露出した抵抗材を除去し、抵抗材パターンを形成する工程、
6)前記露出した配線にフォトレジストを設け、露光、現像を行い、配線及び抵抗素子電極となる部分のフォトレジストパターンを形成する工程、
7) 露出した該金属箔にエッチングを行い、フォトレジストパターンの剥離を行い、抵抗素子電極を形成する工程、
を具備することを特徴とする配線基板の製造方法である。
また、本発明は、配線基板の製造方法において、前記抵抗材を構成する樹脂が、熱可塑性樹脂及び/又は熱硬化性樹脂に導電性フィラーが分散されていることを特徴とする配線基板の製造方法である。
また、本発明は、配線基板の製造方法において、前記抵抗材が、金属箔上にメッキ法により形成される、メッキ抵抗であることを特徴とする配線基板の製造方法である。
また、本発明は、配線基板の製造方法において、前記抵抗材が、300℃以上で焼成されたセラミックであることを特徴とする配線基板の製造方法である。
また、本発明は、配線基板の製造方法において、前記抵抗材が、金属箔上にスパッタリング法、CVD法等で形成される抵抗薄膜であることを特徴とする配線基板の製造方法である。
また、本発明は、配線基板の製造方法において、前記部材を、金属箔と抵抗材シートをラミネートし、抵抗材の片面に金属箔を有する部材として形成することを特徴とする配線基板の製造方法である。
本発明による配線基板の製造方法によると、基板とは別に、予め平滑な面の金属箔に、膜厚の均一な抵抗材をラミネートするといった方法、或いは、平滑な金属面に、スパッタやメッキ法により抵抗材を形成するので、基板上に接着された後でも抵抗材の厚さは、基板面内で均一となり、精度の良い抵抗値が得られる。
また、有機系基板上で抵抗材の熱処理を行わないため、抵抗材の所望の抵抗値を得るための高温焼成が可能となる。
以下に本発明の実施の形態を詳細に説明する。
図1(a)〜(g)は、本発明による配線基板の製造方法の一例を示す説明図である。
本発明による配線基板の製造方法は、まず、抵抗材2の片面に金属箔1を有する部材3を形成する(図1(a))。
この部材3は、例えば、有機系の絶縁樹脂にカーボン系粉末を分散させた樹脂シートの片面に金属箔1、例えば、Cu箔をラミネートし、所望の熱処理を行う方法や、スパッタリング法やCVD法、メッキ法等により抵抗体薄膜をCu箔上に設け、必要であれば所望の熱処理を行い、抵抗材層を形成したものである。
この際、抵抗材2は、単層だけでなく、金属を多種金属の多層化にすることにより、抵抗材に用いる材料により生じる問題を解消することも可能となる。
次いで、図1(b)に示すように、配線Aを有する配線基板4の積層途中工程における配線A上に、半硬化性絶縁樹脂シート等の半硬化性絶縁樹脂層5を介して、上記部材3を抵抗材2面を接着し、必要な熱処理を行う。
次いで、露出している金属箔1表面にフォトレジストを設け、露光、現像を行い、層間配線パターンを設ける領域7以外にフォトレジストパターン6を形成し、露出した金属箔のエッチングを行う。(図1(c))
次に、フォトレジストパターン6を剥離することで層間配線パターン領域を形成する。
次いで、必要とする個所にビアをレーザーやドリル等によりフィルドビアBを設ける。(図1(d))
そして、フィルドビアBにメッキを行い、Cuメッキ箔層8を形成し層間の導通を取る。次いで、Cuメッキ箔層8にフォトレジストを設け、露光、現像を行い、抵抗体を含む配線パターン部にフォトレジストパターン9を設ける。(図1(e))
この露出した金属箔のエッチングを行い、フォトレジストパターン9を剥離することで配線パターン8’を形成する。
尚、配線8’と同時にスパイラル型インダクタ等を形成しても良い。
次いで、露出した抵抗材2を、例えば、専用のエッチング液によるエッチングといった化学的方法、或いは、ルータやサンドブラスト法により機械的、物理的に除去し、所望の抵抗材パターン2aを形成する。尚、フォトレジストパターン9は、抵抗材2を除去したあとに剥離することもできる。図1(f))
次いで、配線パターン8’上にフォトレジストを設け、露光、現像により、抵抗素子となる部分以外にフォトレジストパターン10を設け、露出した金属箔のエッチングを行い、抵抗体11を形成する。図1(g))
本発明による配線基板の製造方法によると、基板とは別に、予め平滑な面の金属箔に膜厚の均一な抵抗材をラミネートするといった方法、或いは、平滑な金属面に、スパッタやCVD等で抵抗材を形成するので、基板上に接着された後でも抵抗材の厚さは、基板面内で均一となり、精度の良い抵抗値が得られる。
また、有機系基板上で抵抗材の熱処理を行わないため、抵抗材の所望の比抵抗を得るための高温焼成が可能となる。
以下に、実施例により本発明を具体的に説明する。
図2(a)〜(c)に従って実施例1を説明する。
両面に所定の回路パターンが形成された不織ガラスエポキシ樹脂を含浸させた銅張り樹脂基板(図示せず)を用いた、所定のビルドアップ工程における途中工程において、絶縁樹脂12としてのエポキシ系樹脂上に専用の処理液を用い、無電解Cuめっきを行う事で、Cu薄膜を形成した。
次いで、Cu薄膜表面に厚さ12μmのドライフィルムフォトレジストをラミネートし、露光現像を行い、所望の配線10となるCu薄膜表面を露出させた。
次に、露出しているCu薄膜表面に電解Cuめっきを行い、厚みが12μm程度なるように析出させた。
次いで、40μm厚のドライフィルムレジストをラミネートし、UVYAGレーザーを用い、層間の電気的接続用のバンプとなる穴を形成した。
次いで、電解Cuめっきを行い、バンプとなる穴に、Cuを40μm程度の厚みになるように析出させた。
次に、表面を研磨しバンプ13の高さを揃え、更に、バンプ13先端に電解金めっきを行い、1μm程度厚みの金14を形成した。
次に、ドライフィルムフォトレジストおよびドライフィルムレジストを専用の剥離液で剥離し、Cu薄膜を過硫酸アンモニウム水溶液等でソフトエッチングすることにより、配線10を形成し、所望の基板を作製した(図2(a))。
次いで、専用のエッチング液で表面粗さが0.5μm程度に粗化された、12μm厚のCu箔1aに、抵抗材2となるカーボンフィラー等を混入させ加工されたエポキシ樹脂からなる20μm厚の半硬化性の樹脂シートが位置するようにし、130℃、30N/cm2の条件で加熱加圧ラミネートを行い、更に200℃、1時間の熱処理を行うことで部材を作製した。
次に、50μm厚のエポキシ系の半硬化性絶縁樹脂シート5を、上記部材の抵抗材が存在する面に、130℃、30N/cm2の条件で加熱加圧ラミネートし、続いて、上記基板の絶縁樹脂12上に、130℃、50N/cm2の条件で加熱加圧ラミネートし、更に200℃、1時間の熱処理を行うことで、エポキシ系の半硬化性絶縁樹脂シート5の硬化を行った(図2(b))。
次に、Cu箔1a表面に、厚さ15μmのウレタン樹脂系のドライフィルムフォトレジストをラミネートし、露光現像を行い、所望の抵抗体電極14と配線15以外のCu箔表面を露出させた。
ここで、ウレタン樹脂系ドライフィルムを用いることにより、後工程で行うサンドブラスト時において、優れ、安定した表面状態を保つことができる。
次に、塩化第2銅液等でCu箔1のエッチングを行い、抵抗体電極14と配線15を作製した。
次に、数μmから数十μm径の微細砥粒をノズルから噴出させ、対象物の表面を削るサンドブラスト工法を用い、抵抗材2を除去し、抵抗材パターン2aを形成した。
次に、ドライフィルムフォトレジストを専用の剥離液で剥離し、次に、無電解メッキ及び電解メッキを行うことで、パターンメッキをし、Cu膜8を形成し、層間の電気的接続を行った。
次いで、基板表面に液状フォトレジストを塗布し、露光現像を行い、抵抗材パターン2a上の配線を所望の電極間隔となるようにフォトレジストパターンを形成した。
次に、塩化第2鉄液等でCu箔1aエッチングを行い、フォトレジストパターンを専用の剥離液で剥離し、抵抗体素子11を作製した。
ここで、同時に上記で形成した配線15をCu膜8の除去とともに再形成した。
次いで、50μm厚のエポキシ系の半硬化性樹脂シートを加熱加圧ラミネートし、残された一連の配線基板の製造工程を終了させる事により、本発明の製造方法による配線基板を作製した(図2(c))。
両面に所定の回路パターンが形成された不織ガラスエポキシ樹脂を含浸させた銅張り樹脂基板(図示せず)を用いた、所定のビルドアップ工程における途中工程において、絶縁樹脂12としてのエポキシ系樹脂上に専用の処理液を用い、無電解Cuめっきを行う事で、Cu薄膜を形成した。
次いで、Cu薄膜表面に厚さ12μmのドライフィルムフォトレジストをラミネートし、露光現像を行い、所望の配線10となるCu薄膜表面を露出させた。
次に、露出しているCu薄膜表面に電解Cuめっきを行い、Cuを12μm程度析出させた。次いで、40μm厚のドライフィルムレジストをラミネートし、UVYAGレーザーを用い、層間の電気的接続用のバンプとなる穴を形成した。
次いで、電解Cuめっきを行い、バンプとなる穴にCuを40μm程度析出させた。
次に、表面を研磨しバンプ13の高さを揃え、更にバンプ13先端に電解金めっきを行い、1μm程度の金14を形成した。
次に、ドライフィルムフォトレジストおよびドライフィルムレジストを専用の剥離液で剥離し、Cu薄膜を過硫酸アンモニウム水溶液等でソフトエッチングすることにより、配線10を形成し、所望の基板を作製した(図2(a))。
次いで、専用のエッチング液で表面が0.5μm程度粗化された12μm厚のCu箔1aに、抵抗材となるフェノール樹脂にカーボンフィラー等を混入させ加工された20μm厚の半硬化性の樹脂シートが位置するように、130℃、30N/cm2の条件で加熱加圧ラミネートを行い、更に200℃、1時間の熱処理を行うことで部材を作製した。
次に、50μm厚のエポキシ系の半硬化性絶縁樹脂シート5を上記部材の抵抗材が存在する面に、130℃、30N/cm2の条件で加熱加圧ラミネートし、続いて、上記基板の絶縁樹脂12上に、130℃、50N/cm2の条件で加熱加圧ラミネートし、更に200℃、1時間の熱処理を行うことで、エポキシ系の半硬化性絶縁樹脂シート5の硬化を行った(図2(b))。
次に、Cu箔1a表面に厚さ15μmのウレタン樹脂系のドライフィルムフォトレジストをラミネートし、露光現像を行い、所望の抵抗体電極14と配線15以外のCu箔表面を露出させた。
ここで、ウレタン樹脂系ドライフィルムを用いることにより、後工程で行うサンドブラスト時において、衝撃吸収性に優れ、安定した表面状態を保つことができる。
次に、塩化第2銅液等でCu箔1のエッチングを行い、抵抗体電極14と配線15を作製した。次に、数μmから数十μm径の微細砥粒をノズルから噴出させ、対象物の表面を削るサンドブラスト工法を用い、抵抗材2を除去し、抵抗材パターン2aを形成した。
次に、ドライフィルムフォトレジストを専用の剥離液で剥離した。
次に、無電解メッキ及び電解メッキを行うことで、パターンメッキをし、Cu膜8を形成し、層間の電気的接続を行った。
次いで、基板表面に液状フォトレジストを塗布し、露光現像を行い、抵抗材パターン2a上の配線を所望の電極間隔となるようにフォトレジストパターンを形成した。次に、塩化第2鉄液等でCu箔1aエッチングを行い、フォトレジストパターンを専用の剥離液で剥離し、抵抗体素子11を作製した。ここで、同時に上記で形成した配線15をCu膜8の除去とともに再形成した。
次いで、50μm厚のエポキシ系の半硬化性樹脂シートを加熱加圧ラミネートし、残された一連の配線基板の製造工程を終了させる事により、本発明の製造方法による配線基板を作製した(図2(c))。
両面に所定の回路パターンが形成された不織ガラスエポキシ樹脂を含浸させた銅張り樹脂基板(図示せず)を用いた、所定のビルドアップ工程における途中工程において、絶縁樹脂12としてのエポキシ系樹脂上に専用の処理液を用い、無電解Cuめっきを行う事で、Cu薄膜を形成した。
次いで、Cu薄膜表面に厚さ12μmのドライフィルムフォトレジストをラミネートし、露光現像を行い、所望の配線10となるCu薄膜表面を露出させた。
次に、露出しているCu薄膜表面に電解Cuめっきを行い、Cuを12μm程度析出させた。次いで、40μm厚のドライフィルムレジストをラミネートし、UVYAGレーザーを用い、層間の電気的接続用のバンプとなる穴を形成した。
次いで、電解Cuめっきを行い、バンプとなる穴にCuを40μm程度析出させた。
次に、表面を1、2μm程度研磨しバンプ13の高さを揃え、更にバンプ13先端に電解金めっきを行い、1μm程度の金14を形成した。次に、ドライフィルムフォトレジストおよびドライフィルムレジストを専用の剥離液で剥離し、Cu薄膜を過硫酸アンモニウム水溶液等でソフトエッチングすることにより、配線10を形成し、所望の基板を作製した(図2(a))。
次いで、専用のエッチング液で表面が0.5μm程度粗化された12μm厚のCu箔1aの表面に、Ni/W/P系の合金メッキ層を5μmの厚みに形成すると荷より、部材を作製した。
次いで、50μm厚のエポキシ系の半硬化性樹脂シートと部材とを130℃、30N/cm2の条件で加熱加圧ラミネートし、続いて、これを上記基板上に、130℃、50N/cm2の条件で加熱加圧ラミネートし、更に200℃、1時間の熱処理を行うことで、エポキシ系の半硬化性絶縁樹脂シートの硬化および層間の電気的接続を行った。
次に、Cu箔表面に厚さ15μmのドライフィルムフォトレジストをラミネートし、露光現像を行い、所望のキャパシタ上部電極以外のCu箔表面を露出させた。
次に、塩化第2銅液等でCu箔1のエッチングを行い、抵抗体電極14と配線15を作製した。
次に、露出した抵抗メッキ材料を先ほど形成した抵抗体電極14と配線15をマスクとして、90℃の、10%硫酸銅水溶液をエッチング液としてエッチングを行い。抵抗材2を除去し、抵抗材パターン2aを形成した。
次に、ドライフィルムフォトレジストを専用の剥離液で剥離した。次に、無電解メッキ及び電解メッキを行うことで、パターンメッキをし、Cu膜8を形成し、層間の電気的接続を行った。
次いで、基板表面に液状フォトレジストを塗布し、露光現像を行い、抵抗材パターン2a上の配線を所望の電極間隔となるようにフォトレジストパターンを形成した。次に、塩化第2鉄液等でCu箔1a及びCu膜8のエッチングを行い、フォトレジストパターンを専用の剥離液で剥離し、抵抗体素子11を作製した。ここで、同時に上記で形成した配線15をCu膜8の除去とともに再形成した。
次いで、50μm厚のエポキシ系の半硬化性樹脂シートを加熱加圧ラミネートし、残された一連の配線基板の製造工程を終了させる事により、本発明の製造方法による配線基板を作製した(図2(c))。
両面に所定の回路パターンが形成された不織ガラスエポキシ樹脂を含浸させた銅張り樹脂基板(図示せず)を用いた、所定のビルドアップ工程における途中工程において、絶縁樹脂12としてのエポキシ系樹脂上に専用の処理液を用い、無電解Cuめっきを行う事で、Cu薄膜を形成した。
次いで、Cu薄膜表面に厚さ12μmのドライフィルムフォトレジストをラミネートし、露光現像を行い、所望の配線10となるCu薄膜表面を露出させた。
次に、露出しているCu薄膜表面に電解Cuめっきを行い、Cuを12μm程度析出させた。次いで、40μm厚のドライフィルムレジストをラミネートし、UVYAGレーザーを用い、層間の電気的接続用のバンプとなる穴を形成した。
次いで、電解Cuめっきを行い、バンプとなる穴にCuを40μm程度析出させた。次に、表面を1、2μm程度研磨しバンプ13の高さを揃え、更にバンプ13先端に電解金めっきを行い、1μm程度の金14を形成した。次に、ドライフィルムフォトレジストおよびドライフィルムレジストを専用の剥離液で剥離し、Cu薄膜を過硫酸アンモニウム水溶液等でソフトエッチングすることにより、配線10を形成し、所望の基板を作製した(図2(a))。
次いで、専用のエッチング液で、表面が0.5μm程度粗化された12μm厚のCu箔1aに、抵抗材2となるCuO等のセラミックス粉を分散させた水系の溶媒に、PMMA、PVBなどの高分子バインダを加えたものを混練し、シート状にした厚さ20μmのグリーンシートを、加熱加圧ラミネートで密着させ、更に最終温度900℃前後で焼成を行うことで部材を形成した。
次に、50μm厚のエポキシ系の半硬化性絶縁樹脂シート5を上記部材の抵抗材が存在する面に、130℃、30N/cm2の条件で加熱加圧ラミネートし、続いて、上記基板の絶縁樹脂12上に、130℃、50N/cm2の条件で加熱加圧ラミネートし、更に200℃、1時間の熱処理を行うことで、エポキシ系の半硬化性絶縁樹脂シート5の硬化を行った(図2(b))。
次に、Cu箔1a表面に厚さ15μmのウレタン樹脂系のドライフィルムフォトレジストをラミネートし、露光現像を行い、所望の抵抗体電極14と配線15以外のCu箔表面を露出させた。
ここで、ウレタン樹脂系ドライフィルムを用いることにより、後工程で行うサンドブラスト時において、衝撃吸収性に優れ、安定した表面状態を保つことができる。
次に、塩化第2銅液等でCu箔1のエッチングを行い、抵抗体電極14と配線15を作製した。
次に、数μmから数十μm径の微細砥粒をノズルから噴出させ、対象物の表面を削るサンドブラスト工法を用い、抵抗材2を除去し、抵抗材パターン2aを形成した。
次に、ドライフィルムフォトレジストを専用の剥離液で剥離した。次に、無電解メッキ及び電解メッキを行うことで、パターンメッキをし、Cu膜8を形成し、層間の電気的接続を行った。
次いで、基板表面に液状フォトレジストを塗布し、露光現像を行い、抵抗材パターン2a上の配線を所望の電極間隔となるようにフォトレジストパターンを形成した。
次に、塩化第2鉄液等でCu箔1aエッチングを行い、フォトレジストパターンを専用の剥離液で剥離し、抵抗体素子11を作製した。
ここで、同時に上記で形成した配線15をCu膜8の除去とともに再形成した。
次いで、50μm厚のエポキシ系の半硬化性樹脂シートを加熱加圧ラミネートし、残された一連の配線基板の製造工程を終了させる事により、本発明の製造方法による配線基板を作製した(図2(c))。
本発明の配線基板の製造方法の一例を示す説明図。 本発明の実施例の配線基板の製造方法の一例を示す説明図。
符号の説明
1・・・金属箔
2・・・抵抗材
3・・・部材
4・・・配線基板
5・・・半硬化性絶縁樹脂層
6、9、10・・・フォトレジストパターン
7・・・配線パターンを設ける領域
8・・・Cuメッキ箔層
11・・・抵抗体

Claims (6)

  1. 本発明は、抵抗素子が内蔵される配線基板の製造方法において、
    1) 抵抗材の片面に金属箔を有する部材を形成する工程、
    2) 配線層を有する配線基板の、前記配線上に半硬化性絶縁樹脂層を介して、該部材の抵抗材側が、前記半硬化性絶縁樹脂層と接するように接着する工程、
    3)前記金属箔表面にフォトレジストを設け、露光、現像を行い、配線となる部分のフォトレジストパターンを形成する工程、
    4)前記露出した金属箔にエッチングを行い、フォトレジストパターンを剥離し、配線部分を形成する工程、
    5)前記露出した抵抗材を除去し、抵抗材パターンを形成する工程、
    6)前記露出した配線にフォトレジストを設け、露光、現像を行い、配線及び抵抗素子電極となる部分のフォトレジストパターンを形成する工程、
    7) 露出した該金属箔にエッチングを行い、フォトレジストパターンの剥離を行い、抵抗素子電極を形成する工程、
    を具備することを特徴とする配線基板の製造方法。
  2. 前記抵抗材を構成する樹脂が、熱可塑性樹脂及び/又は熱硬化性樹脂に導電性フィラーが分散されていることを特徴とする、請求項1記載の配線基板の製造方法。
  3. 前記抵抗材が、金属箔上にメッキ法により形成される、メッキ抵抗であることを特徴とする、請求項1、または2記載の配線基板の製造方法。
  4. 前記抵抗材が、300℃以上で焼成されたセラミックであることを特徴とする、請求項1、または2記載の配線基板の製造方法。
  5. 前記抵抗材が、金属箔上にスパッタリング法、CVD法等で形成される抵抗薄膜であることを特徴とする、請求項1、または2記載の配線基板の製造方法。
  6. 前記部材を、金属箔と抵抗材シートをラミネートし、抵抗材の片面に金属箔を有する部材として形成することを特徴とする、請求項1ないし5のいずれか1項に記載の配線基板の製造方法。
JP2004317627A 2004-11-01 2004-11-01 配線基板の製造方法及び配線基板 Expired - Fee Related JP4687072B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004317627A JP4687072B2 (ja) 2004-11-01 2004-11-01 配線基板の製造方法及び配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004317627A JP4687072B2 (ja) 2004-11-01 2004-11-01 配線基板の製造方法及び配線基板

Publications (2)

Publication Number Publication Date
JP2006128538A true JP2006128538A (ja) 2006-05-18
JP4687072B2 JP4687072B2 (ja) 2011-05-25

Family

ID=36722882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004317627A Expired - Fee Related JP4687072B2 (ja) 2004-11-01 2004-11-01 配線基板の製造方法及び配線基板

Country Status (1)

Country Link
JP (1) JP4687072B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04127492A (ja) * 1990-09-19 1992-04-28 Toppan Printing Co Ltd プリント配線用材とその製造方法とプリント配線板
JP2003152301A (ja) * 2001-11-16 2003-05-23 Mitsubishi Electric Corp プリント配線板およびその製造方法
JP2003174243A (ja) * 2001-12-04 2003-06-20 Victor Co Of Japan Ltd プリント基板
JP2003243794A (ja) * 2002-02-18 2003-08-29 Toyo Kohan Co Ltd 抵抗板積層材および抵抗板積層材を用いた部品

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04127492A (ja) * 1990-09-19 1992-04-28 Toppan Printing Co Ltd プリント配線用材とその製造方法とプリント配線板
JP2003152301A (ja) * 2001-11-16 2003-05-23 Mitsubishi Electric Corp プリント配線板およびその製造方法
JP2003174243A (ja) * 2001-12-04 2003-06-20 Victor Co Of Japan Ltd プリント基板
JP2003243794A (ja) * 2002-02-18 2003-08-29 Toyo Kohan Co Ltd 抵抗板積層材および抵抗板積層材を用いた部品

Also Published As

Publication number Publication date
JP4687072B2 (ja) 2011-05-25

Similar Documents

Publication Publication Date Title
US7277005B2 (en) Printed circuit board including embedded resistor and method of fabricating the same
JP2004031682A (ja) プリント配線基板の製造方法
US20180061555A1 (en) Inductor and method of manufacturing the same
JP4060629B2 (ja) メッキスルーホールの形成方法、及び多層配線基板の製造方法
JP2005045191A (ja) 配線回路基板の製造方法、及び多層配線基板の製造方法
JP4687072B2 (ja) 配線基板の製造方法及び配線基板
JP2006156617A (ja) 配線基板とその製造方法
JP4453301B2 (ja) 配線基板の製造方法
JP4337453B2 (ja) 配線基板の製造方法
JP2007067189A (ja) 配線基板及びその製造方法
JP2005045163A (ja) 多層回路板の製造方法
JP4593009B2 (ja) プリント基板の製造方法
JP6234132B2 (ja) 配線基板の製造方法
JP4701853B2 (ja) 抵抗素子を内蔵した多層配線基板及び抵抗素子の抵抗値調整方法
JP2005108941A (ja) 多層配線板及びその製造方法
JP4501570B2 (ja) キャパシタ内蔵多層配線基板の製造方法
JP4337408B2 (ja) プリント配線板の製造方法
JPH11284342A (ja) パッケージとその製造方法
JP2007027238A (ja) 抵抗素子、それを内蔵した多層配線基板および抵抗素子の抵抗値調整方法
JP2001217540A (ja) プリント配線板の製造方法
JP4899353B2 (ja) 配線基板の製造方法
JP4626282B2 (ja) 抵抗素子内蔵基板の製造方法
JP2006319023A (ja) 部品内蔵配線基板用のコンデンサの形成方法
JP4802575B2 (ja) 電気回路基板
KR100754805B1 (ko) 임베디드 저항을 구비하는 인쇄회로기판 및 그 제작방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110131

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees