JP2006128538A - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP2006128538A JP2006128538A JP2004317627A JP2004317627A JP2006128538A JP 2006128538 A JP2006128538 A JP 2006128538A JP 2004317627 A JP2004317627 A JP 2004317627A JP 2004317627 A JP2004317627 A JP 2004317627A JP 2006128538 A JP2006128538 A JP 2006128538A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- resistance material
- wiring board
- resistance
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
抵抗素子が内蔵される配線基板の製造方法において、抵抗材の膜厚、幅寸法のバラツキを低減させ、抵抗値の精度を向上させた、且つ、抵抗材の高抵抗化を可能とするプリント配線基板の製造方法を提供することにある。
【解決手段】
抵抗材の片面に金属箔を有する部材と、 配線層を有する配線基板を、前記配線上に半硬化性絶縁樹脂層を介して、該部材の抵抗材側が、前記半硬化性絶縁樹脂層と接するように接着し、前記金属箔表面に、配線となる部分のフォトレジストパターンを形成し、剥離し、配線部分を形成することにより解決した。
【選択図】図1
Description
この高密度化を図る上で実装部品の小型化が進んでいるが、実装歩留りを考えると、実装部品を現在以上の小型化することは限界に近い状態である。
一方、抵抗やコンデンサといった受動電子部品は、はんだ付実装によってプリント配線版と接続されていたが、最近は、厚膜や薄膜の抵抗材料をプリント配線版に局所的に形成し、層間抵抗素子として用いる方法が提案され始めてきた。
次いで、例えば、エポキシを主要樹脂とした抵抗材とした抵抗材層を形成し、抵抗部材シートを形成する。
また、印刷面内やロット間での抵抗値ばらつきにも問題があった。
さらに、抵抗体層は,構造の点からも、抵抗体用の金属配線を跨ぐように抵抗体ペーストを印刷することから、印刷精度が配線の凹凸の影響を受ける問題があった。
また、抵抗体等の受動素子を内蔵する基板は、ビルドアップ法、すなわち、コアに配線等を形成し、絶縁樹脂を形成し、更に絶縁樹脂上に配線を形成するといった工程が繰り返されるため、その表面は、配線等の厚みにより、やはり2〜5μm程度の凹凸が生じてしまっていた。
1) 抵抗材の片面に金属箔を有する部材を形成する工程、
2) 配線層を有する配線基板の、前記配線上に半硬化性絶縁樹脂層を介して、該部材の抵抗材側が、前記半硬化性絶縁樹脂層と接するように接着する工程、
3)前記金属箔表面にフォトレジストを設け、露光、現像を行い、配線となる部分のフォトレジストパターンを形成する工程、
4)前記露出した金属箔にエッチングを行い、フォトレジストパターンを剥離し、配線部分を形成する工程、
5)前記露出した抵抗材を除去し、抵抗材パターンを形成する工程、
6)前記露出した配線にフォトレジストを設け、露光、現像を行い、配線及び抵抗素子電極となる部分のフォトレジストパターンを形成する工程、
7) 露出した該金属箔にエッチングを行い、フォトレジストパターンの剥離を行い、抵抗素子電極を形成する工程、
を具備することを特徴とする配線基板の製造方法である。
また、有機系基板上で抵抗材の熱処理を行わないため、抵抗材の所望の抵抗値を得るための高温焼成が可能となる。
本発明による配線基板の製造方法は、まず、抵抗材2の片面に金属箔1を有する部材3を形成する(図1(a))。
この部材3は、例えば、有機系の絶縁樹脂にカーボン系粉末を分散させた樹脂シートの片面に金属箔1、例えば、Cu箔をラミネートし、所望の熱処理を行う方法や、スパッタリング法やCVD法、メッキ法等により抵抗体薄膜をCu箔上に設け、必要であれば所望の熱処理を行い、抵抗材層を形成したものである。
次いで、露出している金属箔1表面にフォトレジストを設け、露光、現像を行い、層間配線パターンを設ける領域7以外にフォトレジストパターン6を形成し、露出した金属箔のエッチングを行う。(図1(c))
次に、フォトレジストパターン6を剥離することで層間配線パターン領域を形成する。
そして、フィルドビアBにメッキを行い、Cuメッキ箔層8を形成し層間の導通を取る。次いで、Cuメッキ箔層8にフォトレジストを設け、露光、現像を行い、抵抗体を含む配線パターン部にフォトレジストパターン9を設ける。(図1(e))
この露出した金属箔のエッチングを行い、フォトレジストパターン9を剥離することで配線パターン8’を形成する。
尚、配線8’と同時にスパイラル型インダクタ等を形成しても良い。
また、有機系基板上で抵抗材の熱処理を行わないため、抵抗材の所望の比抵抗を得るための高温焼成が可能となる。
図2(a)〜(c)に従って実施例1を説明する。
次に、露出しているCu薄膜表面に電解Cuめっきを行い、厚みが12μm程度なるように析出させた。
次いで、40μm厚のドライフィルムレジストをラミネートし、UVYAGレーザーを用い、層間の電気的接続用のバンプとなる穴を形成した。
次に、表面を研磨しバンプ13の高さを揃え、更に、バンプ13先端に電解金めっきを行い、1μm程度厚みの金14を形成した。
次に、ドライフィルムフォトレジストおよびドライフィルムレジストを専用の剥離液で剥離し、Cu薄膜を過硫酸アンモニウム水溶液等でソフトエッチングすることにより、配線10を形成し、所望の基板を作製した(図2(a))。
ここで、ウレタン樹脂系ドライフィルムを用いることにより、後工程で行うサンドブラスト時において、優れ、安定した表面状態を保つことができる。
次に、数μmから数十μm径の微細砥粒をノズルから噴出させ、対象物の表面を削るサンドブラスト工法を用い、抵抗材2を除去し、抵抗材パターン2aを形成した。
次に、塩化第2鉄液等でCu箔1aエッチングを行い、フォトレジストパターンを専用の剥離液で剥離し、抵抗体素子11を作製した。
ここで、同時に上記で形成した配線15をCu膜8の除去とともに再形成した。
次に、露出しているCu薄膜表面に電解Cuめっきを行い、Cuを12μm程度析出させた。次いで、40μm厚のドライフィルムレジストをラミネートし、UVYAGレーザーを用い、層間の電気的接続用のバンプとなる穴を形成した。
次に、表面を研磨しバンプ13の高さを揃え、更にバンプ13先端に電解金めっきを行い、1μm程度の金14を形成した。
次に、ドライフィルムフォトレジストおよびドライフィルムレジストを専用の剥離液で剥離し、Cu薄膜を過硫酸アンモニウム水溶液等でソフトエッチングすることにより、配線10を形成し、所望の基板を作製した(図2(a))。
ここで、ウレタン樹脂系ドライフィルムを用いることにより、後工程で行うサンドブラスト時において、衝撃吸収性に優れ、安定した表面状態を保つことができる。
次に、無電解メッキ及び電解メッキを行うことで、パターンメッキをし、Cu膜8を形成し、層間の電気的接続を行った。
次に、露出しているCu薄膜表面に電解Cuめっきを行い、Cuを12μm程度析出させた。次いで、40μm厚のドライフィルムレジストをラミネートし、UVYAGレーザーを用い、層間の電気的接続用のバンプとなる穴を形成した。
次に、表面を1、2μm程度研磨しバンプ13の高さを揃え、更にバンプ13先端に電解金めっきを行い、1μm程度の金14を形成した。次に、ドライフィルムフォトレジストおよびドライフィルムレジストを専用の剥離液で剥離し、Cu薄膜を過硫酸アンモニウム水溶液等でソフトエッチングすることにより、配線10を形成し、所望の基板を作製した(図2(a))。
次に、塩化第2銅液等でCu箔1のエッチングを行い、抵抗体電極14と配線15を作製した。
次に、露出した抵抗メッキ材料を先ほど形成した抵抗体電極14と配線15をマスクとして、90℃の、10%硫酸銅水溶液をエッチング液としてエッチングを行い。抵抗材2を除去し、抵抗材パターン2aを形成した。
次に、露出しているCu薄膜表面に電解Cuめっきを行い、Cuを12μm程度析出させた。次いで、40μm厚のドライフィルムレジストをラミネートし、UVYAGレーザーを用い、層間の電気的接続用のバンプとなる穴を形成した。
ここで、ウレタン樹脂系ドライフィルムを用いることにより、後工程で行うサンドブラスト時において、衝撃吸収性に優れ、安定した表面状態を保つことができる。
次に、数μmから数十μm径の微細砥粒をノズルから噴出させ、対象物の表面を削るサンドブラスト工法を用い、抵抗材2を除去し、抵抗材パターン2aを形成した。
次に、塩化第2鉄液等でCu箔1aエッチングを行い、フォトレジストパターンを専用の剥離液で剥離し、抵抗体素子11を作製した。
ここで、同時に上記で形成した配線15をCu膜8の除去とともに再形成した。
2・・・抵抗材
3・・・部材
4・・・配線基板
5・・・半硬化性絶縁樹脂層
6、9、10・・・フォトレジストパターン
7・・・配線パターンを設ける領域
8・・・Cuメッキ箔層
11・・・抵抗体
Claims (6)
- 本発明は、抵抗素子が内蔵される配線基板の製造方法において、
1) 抵抗材の片面に金属箔を有する部材を形成する工程、
2) 配線層を有する配線基板の、前記配線上に半硬化性絶縁樹脂層を介して、該部材の抵抗材側が、前記半硬化性絶縁樹脂層と接するように接着する工程、
3)前記金属箔表面にフォトレジストを設け、露光、現像を行い、配線となる部分のフォトレジストパターンを形成する工程、
4)前記露出した金属箔にエッチングを行い、フォトレジストパターンを剥離し、配線部分を形成する工程、
5)前記露出した抵抗材を除去し、抵抗材パターンを形成する工程、
6)前記露出した配線にフォトレジストを設け、露光、現像を行い、配線及び抵抗素子電極となる部分のフォトレジストパターンを形成する工程、
7) 露出した該金属箔にエッチングを行い、フォトレジストパターンの剥離を行い、抵抗素子電極を形成する工程、
を具備することを特徴とする配線基板の製造方法。 - 前記抵抗材を構成する樹脂が、熱可塑性樹脂及び/又は熱硬化性樹脂に導電性フィラーが分散されていることを特徴とする、請求項1記載の配線基板の製造方法。
- 前記抵抗材が、金属箔上にメッキ法により形成される、メッキ抵抗であることを特徴とする、請求項1、または2記載の配線基板の製造方法。
- 前記抵抗材が、300℃以上で焼成されたセラミックであることを特徴とする、請求項1、または2記載の配線基板の製造方法。
- 前記抵抗材が、金属箔上にスパッタリング法、CVD法等で形成される抵抗薄膜であることを特徴とする、請求項1、または2記載の配線基板の製造方法。
- 前記部材を、金属箔と抵抗材シートをラミネートし、抵抗材の片面に金属箔を有する部材として形成することを特徴とする、請求項1ないし5のいずれか1項に記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004317627A JP4687072B2 (ja) | 2004-11-01 | 2004-11-01 | 配線基板の製造方法及び配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004317627A JP4687072B2 (ja) | 2004-11-01 | 2004-11-01 | 配線基板の製造方法及び配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006128538A true JP2006128538A (ja) | 2006-05-18 |
JP4687072B2 JP4687072B2 (ja) | 2011-05-25 |
Family
ID=36722882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004317627A Expired - Fee Related JP4687072B2 (ja) | 2004-11-01 | 2004-11-01 | 配線基板の製造方法及び配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4687072B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04127492A (ja) * | 1990-09-19 | 1992-04-28 | Toppan Printing Co Ltd | プリント配線用材とその製造方法とプリント配線板 |
JP2003152301A (ja) * | 2001-11-16 | 2003-05-23 | Mitsubishi Electric Corp | プリント配線板およびその製造方法 |
JP2003174243A (ja) * | 2001-12-04 | 2003-06-20 | Victor Co Of Japan Ltd | プリント基板 |
JP2003243794A (ja) * | 2002-02-18 | 2003-08-29 | Toyo Kohan Co Ltd | 抵抗板積層材および抵抗板積層材を用いた部品 |
-
2004
- 2004-11-01 JP JP2004317627A patent/JP4687072B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04127492A (ja) * | 1990-09-19 | 1992-04-28 | Toppan Printing Co Ltd | プリント配線用材とその製造方法とプリント配線板 |
JP2003152301A (ja) * | 2001-11-16 | 2003-05-23 | Mitsubishi Electric Corp | プリント配線板およびその製造方法 |
JP2003174243A (ja) * | 2001-12-04 | 2003-06-20 | Victor Co Of Japan Ltd | プリント基板 |
JP2003243794A (ja) * | 2002-02-18 | 2003-08-29 | Toyo Kohan Co Ltd | 抵抗板積層材および抵抗板積層材を用いた部品 |
Also Published As
Publication number | Publication date |
---|---|
JP4687072B2 (ja) | 2011-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7277005B2 (en) | Printed circuit board including embedded resistor and method of fabricating the same | |
JP2004031682A (ja) | プリント配線基板の製造方法 | |
US20180061555A1 (en) | Inductor and method of manufacturing the same | |
JP4060629B2 (ja) | メッキスルーホールの形成方法、及び多層配線基板の製造方法 | |
JP2005045191A (ja) | 配線回路基板の製造方法、及び多層配線基板の製造方法 | |
JP4687072B2 (ja) | 配線基板の製造方法及び配線基板 | |
JP2006156617A (ja) | 配線基板とその製造方法 | |
JP4453301B2 (ja) | 配線基板の製造方法 | |
JP4337453B2 (ja) | 配線基板の製造方法 | |
JP2007067189A (ja) | 配線基板及びその製造方法 | |
JP2005045163A (ja) | 多層回路板の製造方法 | |
JP4593009B2 (ja) | プリント基板の製造方法 | |
JP6234132B2 (ja) | 配線基板の製造方法 | |
JP4701853B2 (ja) | 抵抗素子を内蔵した多層配線基板及び抵抗素子の抵抗値調整方法 | |
JP2005108941A (ja) | 多層配線板及びその製造方法 | |
JP4501570B2 (ja) | キャパシタ内蔵多層配線基板の製造方法 | |
JP4337408B2 (ja) | プリント配線板の製造方法 | |
JPH11284342A (ja) | パッケージとその製造方法 | |
JP2007027238A (ja) | 抵抗素子、それを内蔵した多層配線基板および抵抗素子の抵抗値調整方法 | |
JP2001217540A (ja) | プリント配線板の製造方法 | |
JP4899353B2 (ja) | 配線基板の製造方法 | |
JP4626282B2 (ja) | 抵抗素子内蔵基板の製造方法 | |
JP2006319023A (ja) | 部品内蔵配線基板用のコンデンサの形成方法 | |
JP4802575B2 (ja) | 電気回路基板 | |
KR100754805B1 (ko) | 임베디드 저항을 구비하는 인쇄회로기판 및 그 제작방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100908 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110131 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |