JP2006108634A - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP2006108634A
JP2006108634A JP2005199733A JP2005199733A JP2006108634A JP 2006108634 A JP2006108634 A JP 2006108634A JP 2005199733 A JP2005199733 A JP 2005199733A JP 2005199733 A JP2005199733 A JP 2005199733A JP 2006108634 A JP2006108634 A JP 2006108634A
Authority
JP
Japan
Prior art keywords
gate electrode
region
impurity region
distance
floating diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005199733A
Other languages
English (en)
Other versions
JP4488969B2 (ja
Inventor
Takayuki Kaida
孝行 海田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005199733A priority Critical patent/JP4488969B2/ja
Priority to US11/203,131 priority patent/US7880259B2/en
Publication of JP2006108634A publication Critical patent/JP2006108634A/ja
Application granted granted Critical
Publication of JP4488969B2 publication Critical patent/JP4488969B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/762Charge transfer devices
    • H01L29/765Charge-coupled devices
    • H01L29/768Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76816Output structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/762Charge transfer devices
    • H01L29/765Charge-coupled devices
    • H01L29/768Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76833Buried channel CCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】出力信号の検出感度を向上させることが可能な固体撮像装置を提供する。
【解決手段】この固体撮像装置は、n型シリコン基板1上に形成された出力ゲート電極6と、n型シリコン基板1に出力ゲート電極6と距離L1を隔てて形成され、信号電荷が流入されるフローティングディフュージョン領域8と、フローティングディフュージョン領域8と距離L2を隔てて形成され、フローティングディフュージョン領域8から電圧信号が取り出された後の不要な信号電荷を排出させるためのリセットゲート電極11とを備えている。また、フローティングディフュージョン領域8と出力ゲート電極6との間の距離L1は、フローティングディフュージョン領域8とリセットゲート電極11との間の距離L2よりも大きい。
【選択図】図1

Description

本発明は、固体撮像装置に関し、特に、信号電荷が流入されるとともに、電圧信号が取り出される不純物領域を備えた固体撮像装置に関する。
従来、信号電荷が流入されるとともに、電圧信号が取り出される不純物領域を備えた固体撮像装置が知られている(たとえば、特許文献1参照)。
図24は、上記特許文献1に開示された固体撮像装置と同様の構造を有する従来の一例による固体撮像装置の構造を示した断面図である。図25は、図24に示した従来の一例による固体撮像装置のポテンシャル図である。図24を参照して、従来の一例による固体撮像装置は、n型シリコン基板101を備えている。このn型シリコン基板101の上面から所定の深さまでの領域には、p型ウェル領域102が形成されている。このp型ウェル領域102の表面には、信号電荷を蓄積しながら転送するためのN型の転送チャネル領域103が形成されている。また、転送チャネル領域103上には、ゲート絶縁膜104を介して複数段の転送ゲート電極105および出力ゲート電極106が所定の距離を隔てて形成されている。複数段の転送ゲート電極105は、それぞれ、1層目の転送ゲート電極105aと、2層目のゲート電極105bとによって構成されている。
また、1層目の転送ゲート電極105aと、2層目の転送ゲート電極105bとは、絶縁膜107を介して隣接するように設けられている。また、出力ゲート電極106は、最終段の1層目の転送ゲート電極105aと絶縁膜107を介して隣接するように設けられている。また、各段の転送ゲート電極105には、図25に示すように、2相のクロックパルス信号ΦH1およびΦH2が交互に印加されている。この2相のクロックパルス信号ΦH1およびΦH2により、各段の転送ゲート電極105下の転送チャネル領域103に形成されるポテンシャル井戸のチャネルポテンシャルを上下させることによって、転送チャネル領域103内の信号電荷を出力ゲート電極106下の領域へ転送するように構成されている。また、出力ゲート電極106には、出力ゲート電極106をオン状態に保持するための所定の直流電圧VOGが印加される。
また、n型シリコン基板101のp型ウェル領域102上には、図22に示すように、N++型のフローティングディフュージョン領域108が転送チャネル領域103と連続して形成されている。このフローティングディフュージョン領域108には、転送チャネル領域103から出力された信号電荷が流入するとともに、蓄積されるように構成されている。また、n型シリコン基板101のp型ウェル領域102上には、N++型のドレイン領域109が、フローティングディフュージョン領域108との間にN型のチャネル領域110を挟むように形成されている。また、このチャネル領域110上には、ゲート絶縁膜104を介して、リセットゲート電極111が形成されている。このリセットゲート電極111には、リセットゲート電極111をオン状態およびオフ状態に切り換えるためのリセットパルス信号ΦRが入力される。上記のフローティングディフュージョン領域108、ドレイン領域109、チャネル領域110、ゲート絶縁膜104およびリセットゲート電極111によって、フローティングディフュージョン領域108から電圧信号Voutを取り出した後の不要な信号電荷を排出するためのリセット用MOSトランジスタが構成されている。すなわち、フローティングディフュージョン領域108から電圧信号を取り出した後、リセットゲート電極111をオン状態にするリセットパルス信号ΦRをリセットゲート電極111に入力することによって、オン状態のリセットゲート電極111下のチャネル領域110を介して、不要な信号電荷がフローティングディフュージョン領域108からドレイン領域109へ排出されるように構成されている。
また、フローティングディフュージョン領域108は、出力ゲート電極106と所定の距離Lを隔てて形成されている。これにより、フローティングディフュージョン領域108と出力ゲート電極106との間の容量が低減されている。また、2層目の転送ゲート電極105b、絶縁膜107、出力ゲート電極106、リセットゲート電極111およびゲート絶縁膜104上を覆うように、層間絶縁膜112が形成されている。また、層間絶縁膜112およびゲート絶縁膜104のフローティングディフュージョン領域108に対応する領域には、フローティングディフュージョン領域108の表面に達するコンタクトホール112aが形成されている。また、コンタクトホール112aを埋め込むとともに、層間絶縁膜112上に延びるように、配線層113が形成されている。また、配線層113は、ソースフォロワ型の出力増幅回路114(図25参照)に接続されている。このソースフォロワ型の出力増幅回路114は、フローティングディフュージョン領域108に蓄積された信号電荷を配線層113を介して取り出すとともに、その取り出した信号電荷を増幅して電圧信号Voutに変換するために設けられている。そして、この変換された電圧信号Voutが出力増幅回路114から外部へ出力される。
なお、フローティングディフュージョン領域108から出力増幅回路114へ取り出される信号の電圧は、フローティングディフュージョン領域108の全容量Cfdに応じて変化する。すなわち、フローティングディフュージョン領域108の全容量Cfdが大きくなるにつれて、フローティングディフュージョン領域108から出力増幅回路114へ取り出される信号の電圧は低下する。一方、フローティングディフュージョン領域108の全容量Cfdが小さくなるにつれて、フローティングディフュージョン領域108から出力増幅回路114へ取り出される信号の電圧は増加する。フローティングディフュージョン領域108の全容量Cfdは、以下の式(1)によって表される。
fd=C+C+C+C・・・(1)
この式(1)において、Cは、フローティングディフュージョン領域108とp型ウェル領域102との間の容量であり、Cは、フローティングディフュージョン領域108と出力ゲート電極106との間の容量である。また、Cは、フローティングディフュージョン領域108とリセットゲート電極111との間の容量であり、Cは、フローティングディフュージョン領域108と出力増幅回路114との間の容量である。
特許第3263197号公報
図24に示した従来の一例による固体撮像装置では、フローティングディフュージョン領域108と出力ゲート電極106との間に所定の距離Lを設けることによって、フローティングディフュージョン領域108と出力ゲート電極106との間の容量Cを低減しているが、それだけでは、フローティングディフュージョン領域108の全容量Cfdを十分に低減するのは困難であると考えられる。これにより、フローティングディフュージョン領域108から出力増幅回路114へ取り出す信号の電圧を十分に増加させるのが困難になるので、出力増幅回路114においてフローティングディフュージョン領域108から取り出した信号を検出するのが困難になる場合があるという不都合がある。その結果、出力信号の検出感度が低下するという問題点がある。
この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、出力信号の検出感度を向上させることが可能な固体撮像装置を提供することである。
課題を解決するための手段および発明の効果
上記目的を達成するために、この発明の一の局面における固体撮像装置は、半導体基板上に形成された第1ゲート電極と、半導体基板に第1ゲート電極と第1の距離を隔てて形成され、信号電荷が流入される第1不純物領域と、第1不純物領域と第2の距離を隔てて形成され、第1不純物領域から電圧信号が取り出された後の不要な信号電荷を排出させるための第2ゲート電極とを備えている。また、第1不純物領域と第1ゲート電極との間の第1の距離は、第1不純物領域と第2ゲート電極との間の第2の距離よりも大きい。
この一の局面による固体撮像装置では、上記のように、第1不純物領域を第1ゲート電極と第1の距離を隔てて形成するとともに、第2ゲート電極を第1不純物領域と第2の距離を隔てて形成することによって、第1不純物領域と第1ゲート電極との間の容量と、第2ゲート電極と第1不純物領域との間の容量との両方を小さくすることができるので、第1不純物領域と第1ゲート電極との間にのみ所定の距離を設けた場合に比べて、第1不純物領域に関する容量をより小さくすることができる。これにより、第1不純物領域から取り出される信号の電圧を大きくすることができるので、出力信号の検出感度を向上させることができる。
上記一の局面による固体撮像装置において、好ましくは、半導体基板に形成され、信号電荷を蓄積する機能を有する電荷蓄積部をさらに備え、第1ゲート電極は、電荷蓄積部から信号電荷を出力させるための機能を有しており、第1不純物領域には、電荷蓄積部から出力された信号電荷が流入される。このように構成すれば、第1ゲート電極により、容易に、電荷蓄積部から信号電荷を出力させるとともに、その出力させた電荷を第1不純物領域に流入させることができる。また、電荷蓄積部の信号電荷の蓄積容量を確保するために電荷蓄積部の平面積を大きくすることに起因して、第1不純物領域と第2ゲート電極との間の容量に比べて、第1不純物領域と第1ゲート電極との間の容量が大きくなる場合にも、第1不純物領域と第1ゲート電極との間の第1の距離を、第1不純物領域と第2ゲート電極との間の第2の距離よりも大きくすれば、第1不純物領域と第1ゲート電極との間の容量の低減量を、第1不純物領域と第2ゲート電極との間の容量の低減量よりも大きくすることができるので、第1不純物領域と第1ゲート電極との間の容量を有効に低減することができる。
上記一の局面による固体撮像装置において、好ましくは、第1不純物領域と第1ゲート電極との間の第1の距離は、第1不純物領域と第1ゲート電極との間の領域にポテンシャル障壁が形成される距離よりも小さい距離に設定されており、第1不純物領域と第2ゲート電極との間の第2の距離は、第1不純物領域と第2ゲート電極との間の領域にポテンシャル障壁が形成される距離よりも小さい距離に設定されている。このように構成すれば、第1不純物領域と第1ゲート電極との間に第1の距離を設けた場合にも、第1不純物領域と第1ゲート電極との間の領域にポテンシャル障壁が形成されないので、第1不純物領域への信号電荷の流入がポテンシャル障壁により阻害されるのを抑制することができる。これにより、第1不純物領域と第1ゲート電極との間に第1の距離を設けた場合にも、第1不純物領域への信号電荷の転送効率が低下するのを抑制することができる。また、第1不純物領域と第2ゲート電極との間の第2の距離を、第1不純物領域と第2ゲート電極との間の領域にポテンシャル障壁が形成される距離よりも小さい距離に設定することによって、第1不純物領域と第2ゲート電極との間に第2の距離を設けた場合にも、第1不純物領域と第2ゲート電極との間の領域にポテンシャル障壁が形成されない。これにより、第1不純物領域から第1不純物領域と第2ゲート電極との間の領域を介して不要な信号電荷を排出するのが、ポテンシャル障壁により阻害されるのを抑制することができる。このため、第1不純物領域と第2ゲート電極との間に第2の距離を設けた場合にも、第1不純物領域から不要な信号電荷を十分に排出することができる。
上記一の局面による固体撮像装置において、好ましくは、半導体基板の第1不純物領域と第1ゲート電極との間の領域の一部に、第1ゲート電極と第3の距離を隔てて形成された第2不純物領域をさらに備え、第2不純物領域は、半導体基板の第1不純物領域と第1ゲート電極との間に位置する第2不純物領域以外の領域の不純物濃度よりも高く、かつ、第1不純物領域の不純物濃度よりも低い不純物濃度を有する。このように構成すれば、第2不純物領域により、半導体基板の第1不純物領域と第1ゲート電極との間の一部の領域のチャネルポテンシャルを低下させることができるので、第1不純物領域と第1ゲート電極との間の領域にポテンシャル障壁が形成されるのを抑制することができる。これにより、第1不純物領域と第1ゲート電極との間の第1の距離をより大きくすることができるので、第1不純物領域と第1ゲート電極との間の容量をより小さくすることができる。また、第2不純物領域を、第1不純物領域よりも低い不純物濃度を有するように形成し、かつ、第1ゲート電極と第3の距離を隔てて形成することによって、第1不純物領域と第1ゲート電極との間の領域に第2不純物領域を形成する場合にも、第2不純物領域と第1ゲート電極との間の容量が大きくなるのを抑制することができる。なお、この場合において、第2不純物領域は、第1不純物領域と連続して形成されていてもよい。
上記第2不純物領域と第1ゲート電極との間に第3の距離が設けられている構成において、好ましくは、第2不純物領域と第1ゲート電極との間の第3の距離は、第2不純物領域と第1ゲート電極との間の領域にポテンシャル障壁が形成される距離よりも小さい距離に設定されている。このように構成すれば、第2不純物領域と第1ゲート電極との間の領域にポテンシャル障壁が形成されないので、第2不純物領域を介して第1不純物領域へ信号電荷が流入されるのがポテンシャル障壁により阻害されるのを抑制することができる。これにより、第1不純物領域への信号電荷の転送効率が低下するのを抑制することができる。
上記電荷蓄積部を含む構成において、好ましくは、電荷蓄積部は、信号電荷を蓄積しながら転送する転送チャネルを含む。このように構成すれば、転送チャネルから出力された信号電荷が流入される第1不純物領域に関する容量をより小さくすることができるので、その第1不純物領域から取り出される信号の電圧を大きくすることができる。これにより、転送チャネルを含む固体撮像装置において、転送チャネルから第1不純物領域を介して出力される出力信号の検出感度を向上させることができる。また、転送チャネルの信号電荷の蓄積容量を確保するために転送チャネルの平面積を大きくすることに起因して、第1不純物領域と第2ゲート電極との間の容量に比べて、第1不純物領域と第1ゲート電極との間の容量が大きくなる場合にも、第1不純物領域と第1ゲート電極との間の容量の低減量を、第1不純物領域と第2ゲート電極との間の容量の低減量よりも大きくすることができるので、転送チャネルからの信号電荷が流入される第1不純物領域と第1ゲート電極との間の容量を有効に低減することができる。
上記電荷蓄積部を含む構成において、好ましくは、電荷蓄積部は、光電変換により信号電荷を生成するとともに蓄積する光電変換部を含む。このように構成すれば、光電変換部から出力された信号電荷が流入される第1不純物領域に関する容量を小さくすることができるので、その第1不純物領域から取り出される信号の電圧を大きくすることができる。これにより、光電変換部を含む固体撮像装置において、光電変換部から第1不純物領域を介して出力される出力信号の検出感度を向上させることができる。また、光電変換部の信号電荷の蓄積容量を確保するために光電変換部の平面積を大きくすることに起因して、第1不純物領域と第2ゲート電極との間の容量に比べて、第1不純物領域と第1ゲート電極との間の容量が大きくなる場合にも、第1不純物領域と第1ゲート電極との間の容量の低減量を、第1不純物領域と第2ゲート電極との間の容量の低減量よりも大きくすることができるので、光電変換部からの信号電荷が流入される第1不純物領域と第1ゲート電極との間の容量を有効に低減することができる。
上記電荷蓄積部が光電変換部を含む構成において、好ましくは、光電変換部により光電変換が行われている際には、第1ゲート電極をオフ状態にするとともに、光電変換部から信号電荷を第1不純物領域へ転送する際には、第1ゲート電極をオン状態にする。このように構成すれば、光電変換部により光電変換が行われている際には、オフ状態の第1ゲート電極下の領域を介して信号電荷が出力されるのを抑制することができるとともに、光電変換部から信号電荷を第1不純物領域へ転送する際には、信号電荷をオン状態の第1ゲート電極下の領域を介して光電変換部へ出力させることができる。これにより、容易に、光電変換時に信号電荷を光電変換部に蓄積することができるとともに、転送時に信号電荷を光電変換部から第1不純物領域へ転送することができる。
上記電荷蓄積部が光電変換部を含む構成において、光電変換部の表面に形成され、光電変換部の表面近傍における空乏化を抑制するための表面シールド層をさらに備えていてもよい。
なお、本発明では以下のような構成も考えられる。すなわち、上記第2不純物領域を含む構成において、好ましくは、第2不純物領域の幅は、第1不純物領域と第1ゲート電極との間の距離の約1/2の幅に設定されている。このように構成すれば、容易に、第1ゲート電極との間に、第1不純物領域と第1ゲート電極との間の距離の約1/2に相当する第3の距離を隔てて、第2不純物領域を形成することができる。
また、上記一の局面による固体撮像装置において、好ましくは、半導体基板に第1不純物領域と第2ゲート電極下の領域を介して形成され、第1不純物領域から不要な信号電荷が排出される第3不純物領域をさらに備え、第1不純物領域から電圧信号が取り出された後、第2ゲート電極をオン状態にすることにより、不要な信号電荷を第1不純物領域から第2ゲート電極下の領域を介して第3不純物領域に排出する。このように構成すれば、第2ゲート電極を用いて、容易に、第1不純物領域から第3不純物領域へ不要な信号電荷を排出することができる。
また、上記第1不純物領域から電圧信号が取り出された後、第2ゲート電極をオン状態にする構成において、好ましくは、第2ゲート電極には、第2ゲート電極をオン状態およびオフ状態に切り換えるための第1信号を入力する。このように構成すれば、第1信号により、第1不純物領域から電圧信号が取り出された後、第2ゲート電極をオン状態に切り換えることによって、容易に、第1不純物領域から電圧信号が取り出された後の不要な信号電荷が第1不純物領域から第3不純物領域へ排出されるように制御することができる。
また、上記電荷蓄積部が転送チャネルを含む構成において、好ましくは、転送チャネル上に形成された複数段の転送ゲート電極をさらに備え、各段の転送ゲート電極に2相の転送信号が交互に印加されることにより、転送チャネル内の信号電荷が転送される。このように構成すれば、複数段の転送ゲート電極により、容易に、転送チャネルの信号電荷を転送することができる。
また、上記複数段の転送ゲート電極を含む構成において、好ましくは、転送チャネルにより転送された信号電荷を外部に取り出すための第1出力部をさらに備え、第1出力部は、最終段の転送ゲート電極に隣接して設けられ、最終段の転送ゲート電極に対応する転送チャネルから信号電荷を出力するための第1ゲート電極と、最終段の転送ゲート電極に対応する転送チャネルから出力された信号電荷が流入される第1不純物領域と、第1不純物領域に接続され、第1不純物領域から信号電荷を外部に取り出すための配線とを含む。このように構成すれば、第1出力部により、容易に、最終段の転送ゲート電極に対応する転送チャネルから第1不純物領域を介して外部に信号電荷を取り出すことができる。
また、この場合において、好ましくは、配線に接続され、第1不純物領域から取り出される信号電荷を増幅するとともに電圧信号に変換する出力増幅部をさらに備える。このように構成すれば、出力増幅部により、転送チャネルから第1不純物領域を介して取り出される信号電荷を増幅した電圧信号を得ることができるので、転送チャネルからの信号電荷が小さい場合にも、大きな電圧信号を得ることができる。
また、上記最終段の転送ゲート電極に対応する転送チャネルから出力された信号電荷が流入される第1不純物領域を含む構成において、好ましくは、第1ゲート電極には、第1ゲート電極をオン状態に保持するための所定の電圧を印加する。このように構成すれば、容易に、オン状態の第1ゲート電極下の領域を介して、最終段の転送ゲート電極に対応する転送チャネルから第1不純物領域に信号電荷を流入させることができる。
また、上記電荷蓄積部が光電変換部を含む構成において、好ましくは、光電変換部は、複数設けられており、1つの光電変換部毎に設けられ、光電変換部により生成された信号電荷を外部に取り出すための第2出力部をさらに備え、第2出力部は、光電変換部に隣接して設けられ、光電変換部から信号電荷を出力するための第1ゲート電極と、光電変換部から出力された信号電荷が流入される第1不純物領域と、第1不純物領域に接続され、第1不純物領域から信号電荷を外部に取り出すための配線とを含む。このように構成すれば、第2出力部により、容易に、複数の光電変換部からそれぞれ第1不純物領域を介して外部に信号電荷を取り出すことができる。
また、上記信号電荷を外部に取り出すための配線を含む構成において、好ましくは、配線に接続され、第1不純物領域から取り出される信号電荷を増幅するとともに電圧信号に変換する出力増幅部をさらに備える。このように構成すれば、出力増幅部により、光電変換部から第1不純物領域を介して取り出される信号電荷を増幅した電圧信号を得ることができるので、光電変換部からの信号電荷が小さい場合にも、大きな電圧信号を得ることができる。
また、上記光電変換部により光電変換が行われている際には、第1ゲート電極をオフ状態にするとともに、光電変換部から信号電荷を第1不純物領域へ転送する際には、第1ゲート電極をオン状態にする構成において、好ましくは、第1ゲート電極には、第1ゲート電極をオン状態およびオフ状態に切り換えるための第2信号を入力する。このように構成すれば、第2信号により、容易に、光電変換部により光電変換が行われている際には、第1ゲート電極をオフ状態にするとともに、光電変換部から信号電荷を第1不純物領域へ転送する際には、第1ゲート電極をオン状態にすることができる。
以下、本発明の実施形態を図面に基づいて説明する。
(第1実施形態)
図1は、本発明の第1実施形態による固体撮像装置の構造を示した断面図である。図2は、図1に示した第1実施形態による固体撮像装置のポテンシャル図である。まず、図1および図2を参照して、第1実施形態による固体撮像装置の構造について説明する。
第1実施形態による固体撮像装置は、図1に示すように、n型シリコン基板1を備えている。なお、このn型シリコン基板1は、本発明の「半導体基板」の一例である。また、n型シリコン基板1の上面から約0.5μm以上約4μm以下の深さの領域には、p型ウェル領域2が形成されている。また、p型ウェル領域2の表面には、約1016cm−3の不純物濃度を有するN型の転送チャネル領域3が形成されている。この転送チャネル領域3は、本発明の「電荷蓄積部」の一例である。また、転送チャネル領域3は、n型シリコン基板1の上面から約0.5μmの深さまでの領域に形成されている。また、転送チャネル領域3は、信号電荷を蓄積しながら転送する機能を有する。また、転送チャネル領域3上には、約50nmの厚みを有するSiOからなるゲート絶縁膜4を介して複数段の転送ゲート電極5および出力ゲート電極6が所定の距離を隔てて形成されている。なお、この出力ゲート電極6は、本発明の「第1ゲート電極」の一例である。また、複数段の転送ゲート電極5および出力ゲート電極6は、ポリシリコンによって形成されている。また、複数段の転送ゲート電極5は、それぞれ、約70nmの厚みを有する1層目の転送ゲート電極5aと、約300nmの厚みを有する2層目のゲート電極5bとによって構成されている。また、出力ゲート電極6は、約300nmの厚みを有している。
また、1層目の転送ゲート電極5aと、2層目の転送ゲート電極5bとは、SiOからなる絶縁膜7を介して隣接するように設けられている。また、出力ゲート電極6は、最終段の1層目の転送ゲート電極5aと、SiOからなる絶縁膜7を介して隣接するように設けられている。なお、絶縁膜7は、1層目の転送ゲート電極5aの上面および側面を覆うように形成されている。また、各段の転送ゲート電極5には、図2に示すように、2相のクロックパルス信号ΦH1およびΦH2が交互に印加されている。なお、このクロックパルス信号ΦH1およびΦH2は、本発明の「転送信号」の一例である。また、2相のクロックパルス信号ΦH1およびΦH2により、各段の転送ゲート電極5下の転送チャネル領域3に形成されるポテンシャル井戸のチャネルポテンシャルを上下させることによって、転送チャネル領域3内の信号電荷を各段の転送ゲート電極5下の領域で蓄積しながら、出力ゲート電極6下の領域へ順次転送するように構成されている。また、出力ゲート電極6には、出力ゲート電極6をオン状態に保持するための所定の直流電圧VOGが印加される。これにより、転送ゲート電極5により転送された信号電荷は、出力ゲート電極6下の転送チャネル領域3を介して、後述するフローティングディフュージョン領域8へ転送されるように構成されている。
また、n型シリコン基板1のp型ウェル領域2上には、約1020cm−3以上の不純物濃度を有するN++型のフローティングディフュージョン領域8が転送チャネル領域3と連続して形成されている。なお、このフローティングディフュージョン領域8は、本発明の「第1不純物領域」の一例である。また、フローティングディフュージョン領域8には、転送チャネル領域3から出力された信号電荷が流入するとともに、蓄積されるように構成されている。また、n型シリコン基板1のp型ウェル領域2上には、約1020cm−3以上の不純物濃度を有するN++型のドレイン領域9が、フローティングディフュージョン領域8との間にN型のチャネル領域10を挟むように形成されている。なお、このドレイン領域9は、本発明の「第3不純物領域」の一例である。また、N型のチャネル領域10は、約1016cm−3の不純物濃度を有している。また、チャネル領域10上には、ゲート絶縁膜4を介して、約300nmの厚みを有するポリシリコンからなるリセットゲート電極11が形成されている。なお、このリセットゲート電極11は、本発明の「第2ゲート電極」の一例である。また、リセットゲート電極11には、リセットゲート電極11をオン状態およびオフ状態に切り換えるためのリセットパルス信号ΦRが入力される。上記のフローティングディフュージョン領域8、ドレイン領域9、チャネル領域10、ゲート絶縁膜4およびリセットゲート電極11によって、フローティングディフュージョン領域8から電圧信号を取り出した後の不要な信号電荷を排出させるためのリセット用MOSトランジスタが構成されている。すなわち、フローティングディフュージョン領域8から電圧信号を取り出した後、リセットゲート電極11をオン状態にするリセットパルス信号ΦRをリセットゲート電極11に入力する。これにより、オン状態のリセットゲート電極11下のチャネル領域10を介して、不要な信号電荷がフローティングディフュージョン領域8からドレイン領域9へ排出されるように構成されている。なお、上記のリセットパルス信号ΦRは、本発明の「第1信号」の一例である。
ここで、第1実施形態では、フローティングディフュージョン領域8は、出力ゲート電極6と距離L1を隔てて形成されるとともに、リセットゲート電極11と距離L2を隔てて形成されている。なお、この距離L1は、本発明の「第1の距離」の一例であり、距離L2は、本発明の「第2の距離」の一例である。これにより、フローティングディフュージョン領域8および出力ゲート電極6間の容量と、フローティングディフュージョン領域8およびリセットゲート電極11との間の容量とが低減されている。また、フローティングディフュージョン領域8と出力ゲート電極6との間の距離L1は、フローティングディフュージョン領域8とリセットゲート電極11との間の距離L2よりも大きくなるように構成されている。
また、第1実施形態では、図2のポテンシャル図に示すように、距離L1およびL2は、それぞれ、フローティングディフュージョン領域8および出力ゲート電極6間の領域と、フローティングディフュージョン領域8およびリセットゲート電極11間の領域とにポテンシャル障壁が形成される距離よりも小さい距離に設定されている。また、図1に示すように、2層目の転送ゲート電極5b、絶縁膜7、出力ゲート電極6、リセットゲート電極11およびゲート絶縁膜4上を覆うように、SiOからなる層間絶縁膜12が形成されている。また、層間絶縁膜12およびゲート絶縁膜4のフローティングディフュージョン領域8に対応する領域には、フローティングディフュージョン領域8の表面に達するコンタクトホール12aが形成されている。また、コンタクトホール12aを埋め込むとともに、層間絶縁膜12上に延びるように、タングステンからなる配線層13が形成されている。これにより、配線層13は、フローティングディフュージョン領域8に接続されており、配線層13を介して、フローティングディフュージョン領域8から外部へ信号電荷を取り出すことが可能なように構成されている。なお、上記した出力ゲート電極6、フローティングディフュージョン領域8および配線層13によって、転送チャネル領域3により転送された信号電荷を外部に取り出すための出力部50が構成されている。なお、この出力部50は、本発明の「第1出力部」の一例である。
また、配線層13は、ソースフォロワ型の出力増幅回路14(図2参照)に接続されている。このソースフォロワ型の出力増幅回路14は、フローティングディフュージョン領域8に蓄積された信号電荷を配線層13を介して取り出すとともに、その取り出した信号電荷を増幅して電圧信号Voutに変換するために設けられている。そして、この変換された電圧信号Voutが出力増幅回路14から外部へ出力される。なお、フローティングディフュージョン領域8から出力増幅回路14へ取り出される信号の電圧Voutaは、以下の式(2)によって表される。
outa=Q/Cfda・・・(2)
なお、上記式(2)において、Qは、フローティングディフュージョン領域8に蓄積された信号電荷の電荷量である。また、Cfdaは、フローティングディフュージョン領域8の全容量であり、以下の式(3)によって表される。
fda=Cda+C1a+C2a+Cga・・・(3)
なお、この式(3)において、Cdaは、フローティングディフュージョン領域8とp型ウェル領域2との間の容量であり、C1aは、フローティングディフュージョン領域8と出力ゲート電極6との間の容量である。また、C2aは、フローティングディフュージョン領域8とリセットゲート電極11との間の容量であり、Cgaは、フローティングディフュージョン領域8と出力増幅回路14との間の容量である。
第1実施形態では、フローティングディフュージョン領域8を出力ゲート電極6と距離L1を隔てて形成することにより、フローティングディフュージョン領域8と出力ゲート電極6との間に距離を設けない場合に比べて、フローティングディフュージョン領域8と出力ゲート電極6との間の容量Cは小さくなる。また、フローティングディフュージョン領域8をリセットゲート電極11と距離L2を隔てて形成することにより、フローティングディフュージョン領域8とリセットゲート電極11との間に距離を設けない場合に比べて、フローティングディフュージョン領域8とリセットゲート電極11との間の容量Cは小さくなる。これにより、フローティングディフュージョン領域8の全容量Cfdaが小さくなるので、フローティングディフュージョン領域8から出力増幅回路14へ取り出される信号の電圧Voutaは大きくなる。
次に、図2を参照して、第1実施形態による固体撮像装置の動作について説明する。第1実施形態による固体撮像装置では、各段の転送ゲート電極5に交互に2相のクロックパルスΦH1およびΦH2がそれぞれ印加される。これにより、各段の転送ゲート電極5下の転送チャネル領域3に形成されるポテンシャル井戸のチャネルポテンシャルが上下されることによって、転送ゲート電極5下の転送チャネル領域3内の信号電荷が出力ゲート電極6下の転送チャネル領域3に順次転送される。そして、出力ゲート電極6には、出力ゲート電極6をオン状態に保持する直流電圧VOGが印加されることにより、信号電荷は、出力ゲート電極6下の転送チャネル領域3からフローティングディフュージョン領域8へ流入する。この際、出力ゲート電極6とフローティングディフュージョン領域8との間の距離L1は、ポテンシャル障壁が形成される距離よりも小さい距離に設定されているので、信号電荷は、出力ゲート電極6下の転送チャネル領域3からフローティングディフュージョン領域8へポテンシャル障壁に阻害されることなく流入する。そして、フローティングディフュージョン領域8に流入した信号電荷は、フローティングディフュージョン領域8に蓄積される。そして、フローティングディフュージョン領域8に蓄積された信号電荷は、配線層13を介して出力増幅回路14へ取り出される。これにより、信号電荷は、出力増幅回路14によって増幅されるとともに電圧信号Voutに変換される。そして、その変換された電圧信号Voutが、出力増幅回路14から外部へ出力される。
次に、フローティングディフュージョン領域8から電圧信号Voutを取り出した後、Hレベルのリセットパルス信号ΦRがリセットゲート電極11に印加される。これにより、リセットゲート電極11下のチャネル領域10のチャネルポテンシャルが図2中のAレベルからBレベルまで低下する。このため、フローティングディフュージョン領域8に蓄積された信号電荷は、チャネル領域10を介してドレイン領域9へ排出される。この際、第1実施形態では、フローティングディフュージョン領域8とリセットゲート電極11との間の距離L2は、ポテンシャル障壁が形成される距離よりも小さい距離に設定されているので、信号電荷は、フローティングディフュージョン領域8からドレイン領域9へポテンシャル障壁に阻害されることなく排出される。
第1実施形態では、上記のように、フローティングディフュージョン領域8を出力ゲート電極6と距離L1を隔てて形成するとともに、リセットゲート電極11と距離L2を隔てて形成することによって、フローティングディフュージョン領域8と出力ゲート電極6との間の容量と、フローティングディフュージョン領域8とリセットゲート電極11との間の容量との両方を小さくすることができるので、フローティングディフュージョン領域8と出力ゲート電極6との間にのみ所定の距離を設けた場合に比べて、フローティングディフュージョン領域8に関する容量をより小さくすることができる。これにより、フローティングディフュージョン領域8から取り出される信号の電圧を大きくすることができるので、出力信号の検出感度を向上させることができる。
また、第1実施形態では、フローティングディフュージョン領域8と出力ゲート電極6との間の距離L1を、フローティングディフュージョン領域8とリセットゲート電極11との間の距離L2よりも大きくすることによって、フローティングディフュージョン領域8と出力ゲート電極6との間の容量の低減量を、フローティングディフュージョン領域8とリセットゲート電極11との間の容量の低減量よりも大きくすることができるので、転送チャネル領域3の信号電荷の蓄積容量を確保するために転送チャネル領域3の平面積を大きくすることに起因して、フローティングディフュージョン領域8とリセットゲート電極11との間の容量に比べて、フローティングディフュージョン領域8と出力ゲート電極6との間の容量が大きくなる場合にも、フローティングディフュージョン領域8と出力ゲート電極6との間の容量を有効に低減することができる。
また、第1実施形態では、フローティングディフュージョン領域8と出力ゲート電極6との間の距離L1を、フローティングディフュージョン領域8と出力ゲート電極6との間の領域にポテンシャル障壁が形成される距離よりも小さい距離に設定することによって、フローティングディフュージョン領域8と出力ゲート電極6との間の領域にポテンシャル障壁が形成されないので、転送チャネル領域3からフローティングディフュージョン領域8への信号電荷の流入がポテンシャル障壁により阻害されるのを抑制することができる。これにより、転送チャネル領域3からフローティングディフュージョン領域8への信号電荷の転送効率が低下するのを抑制することができる。
また、第1実施形態では、フローティングディフュージョン領域8とリセットゲート電極11との間の距離L2を、フローティングディフュージョン領域8とリセットゲート電極11との間の領域にポテンシャル障壁が形成される距離よりも小さい距離に設定することによって、フローティングディフュージョン領域8とリセットゲート電極11との間の領域にポテンシャル障壁が形成されないので、フローティングディフュージョン領域8からドレイン領域9に不要な信号電荷を排出するのが、ポテンシャル障壁により阻害されるのを抑制することができる。これにより、フローティングディフュージョン領域8から不要な信号電荷を十分に排出することができる。
なお、フローティングディフュージョン領域8とリセットゲート電極11との間の距離を、フローティングディフュージョン領域8とリセットゲート電極11との間の領域にポテンシャル障壁が形成される距離以上の距離L3に設定した場合には、図3に示すように、フローティングディフュージョン領域8とリセットゲート電極11との間の領域にポテンシャル障壁が形成される。この場合には、リセットゲート電極11下のチャネル領域10のチャネルポテンシャルを図3中のAレベルからBレベルまで低下させた場合にも、フローティングディフュージョン領域8からドレイン領域9への信号電荷の排出がポテンシャル障壁によって阻害されるので、信号電荷の排出が十分に行われない。
図4〜図8は、本発明の第1実施形態による固体撮像装置の製造プロセスを説明するための断面図である。次に、図1、図2および図4〜図8を参照して、第1実施形態による固体撮像装置の製造プロセスについて説明する。
第1実施形態では、まず、図4に示すように、n型シリコン基板1にp型の不純物をイオン注入することによって、n型シリコン基板1の上面から約4μmの深さまでp型ウェル領域2を形成する。その後、p型ウェル領域2に、注入エネルギ:約50keV、ドーズ量:約1×1012cm−2の条件下でリン(P)をイオン注入する。これにより、n型シリコン基板1の上面から約0.5μmの深さまでの領域に、約1016cm−3の不純物濃度を有するN型の不純物領域3aが形成される。そして、CVD法を用いて、N型の不純物領域3a上に、約50nmの厚みを有するSiOからなるゲート絶縁膜4を形成する。
次に、図5に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、ゲート絶縁膜4上の所定領域にポリシリコンからなる複数の1層目の転送ゲート電極5aを所定の距離を隔てて形成する。この際、1層目の転送ゲート電極5aは、約70nmの厚みを有するように形成する。その後、フォトリソグラフィ技術およびエッチング技術を用いて、1層目の転送ゲート電極5aの上面および側面を覆うように、SiOからなる絶縁膜7を形成する。
次に、図6に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、ゲート絶縁膜4上に複数の2層目の転送ゲート電極5bと、出力ゲート電極6と、リセットゲート電極2とを所定の距離を隔てて形成する。この際、2層目の転送ゲート電極5b、出力ゲート電極6およびリセットゲート電極11は、全て、ポリシリコンによって約300nmの厚みを有するように形成する。また、複数の2層目の転送ゲート電極5bは、それぞれ、1層目の各転送ゲート電極5a間の領域に、1層目の転送ゲート電極5aと絶縁膜7を介して隣接するように形成する。また、出力ゲート電極6は、最終段の1層目の転送ゲート電極5aに絶縁膜7を介して隣接するように形成する。
次に、図7に示すように、フローティングディフュージョン領域8およびドレイン領域9の形成される領域以外の領域を覆うようにレジスト膜15を形成する。この際、第1実施形態では、レジスト膜15を、ゲート絶縁膜4上の出力ゲート電極6およびリセットゲート電極11間の領域において、出力ゲート電極6から距離L1までの領域と、リセットゲート電極11から距離L2までの領域とを覆うように形成する。その後、レジスト膜15をマスクとして、注入エネルギ:約60keV、ドーズ量:約3×1015cm−2の条件下で、n型シリコン基板1にヒ素(As)をイオン注入する。これにより、n型シリコン基板1の出力ゲート電極6およびリセットゲート電極11間に対応する領域に、約1020cm−3以上の不純物濃度を有するN++型のフローティングディフュージョン領域8が形成される。また、n型シリコン基板1に、フローティングディフュージョン領域8との間にN型のチャネル領域10を介して約1020cm−3以上の不純物濃度を有するN++型のドレイン領域9が形成される。また、フローティングディフュージョン領域8は、出力ゲート電極6と距離L1を隔てて形成されるとともに、リセットゲート電極11と距離L2を隔てて形成される。また、n型シリコン基板1の転送ゲート電極5および出力ゲート電極6下の領域には、約1016cm−3の不純物濃度を有する転送チャネル領域3がフローティングディフュージョン領域8と連続して形成される。この後、レジスト膜15を除去する。
次に、図8に示すように、CVD法を用いて、全面を覆うように、SiOからなる層間絶縁膜12を形成する。最後に、図1に示したように、フォトリソグラフィ技術およびエッチング技術を用いて、層間絶縁膜12およびゲート絶縁膜4のフローティングディフュージョン領域8に対応する領域に、フローティングディフュージョン領域8の表面に達するコンタクトホール12aを形成する。その後、コンタクトホール12a埋め込むとともに、層間絶縁膜12の表面上に延びるタングステンからなる配線層13を形成する。そして、この配線層13にソースフォロワ型の出力増幅回路14(図2参照)を接続する。上記のようにして、図1に示した第1実施形態による固体撮像装置が形成される。
(第2実施形態)
図9は、本発明の第2実施形態による固体撮像装置の構造を示した断面図である。図10は、図9に示した第2実施形態による固体撮像装置のポテンシャル図である。次に、図9および図10を参照して、第2実施形態による固体撮像装置の構造について説明する。
図9に示した第2実施形態による固体撮像装置では、上記した第1実施形態による固体撮像装置と異なり、n型シリコン基板1のフローティングディフュージョン領域8と出力ゲート電極6との間の領域に約1018cm−3の不純物濃度を有するN型の不純物領域16が形成されている。なお、このN型の不純物領域16は、本発明の「第2不純物領域」の一例である。つまり、n型シリコン基板1のフローティングディフュージョン領域8と出力ゲート電極6との間の領域に、N型の転送チャネル領域3の不純物濃度(約1016cm−3)よりも高く、かつ、N++型のフローティングディフュージョン領域8の不純物濃度(約1020cm−3以上)よりも低い不純物濃度(約1018cm−3)を有するN型の不純物領域16が形成されている。これにより、図10に示すように、フローティングディフュージョン領域8と出力ゲート電極6との間のN型の不純物領域16に対応する部分のチャネルポテンシャルが低減されている。また、N型の不純物領域16は、フローティングディフュージョン領域8と連続して形成されている。また、N型の不純物領域16の幅は、フローティングディフュージョン領域8と出力ゲート電極6との距離L4の約1/2の幅に設定されている。また、N型の不純物領域16は、出力ゲート電極6と距離L5を隔てて設けられている。なお、この距離L5は、本発明の「第3の距離」の一例である。また、距離L5は、N型の不純物領域16と出力ゲート電極6との間の領域にポテンシャル障壁が形成される距離よりも小さい距離に設定されている。第2実施形態による固体撮像装置の上記以外の構成は、上記第1実施形態による固体撮像装置の構成と同様である。
第2実施形態では、上記のように、フローティングディフュージョン領域8を出力ゲート電極6と距離L4を隔てて形成するとともに、リセットゲート電極11と距離L2を隔てて形成することによって、第1実施形態と同様、フローティングディフュージョン領域8と出力ゲート電極6との間の容量と、フローティングディフュージョン領域8とリセットゲート電極11との間の容量との両方を小さくすることができるので、フローティングディフュージョン領域8と出力ゲート電極6との間にのみ所定の距離を設けた場合に比べて、フローティングディフュージョン領域8に関する容量をより小さくすることができる。これにより、フローティングディフュージョン領域8から取り出される信号の電圧を大きくすることができるので、出力信号の検出感度を向上させることができる。
また、第2実施形態では、n型シリコン基板1のフローティングディフュージョン領域8と出力ゲート電極6との間の領域に、転送チャネル領域3の不純物濃度よりも高く、かつ、フローティングディフュージョン領域8の不純物濃度よりも低い不純物濃度を有するN型の不純物領域16を形成することによって、フローティングディフュージョン領域8と出力ゲート電極6との間の領域のチャネルポテンシャルを低下させることができるので、フローティングディフュージョン領域8と出力ゲート電極6との間の領域にポテンシャル障壁が形成されるのを抑制することができる。これにより、フローティングディフュージョン領域8と出力ゲート電極6との間の距離L4をより大きくすることができるので、フローティングディフュージョン領域8と出力ゲート電極6との間の容量をより小さくすることができる。また、N型の不純物領域16を、フローティングディフュージョン領域8よりも低い不純物濃度を有するように形成し、かつ、出力ゲート電極6と距離L5を隔てて形成することによって、フローティングディフュージョン領域8と出力ゲート電極6との間の領域にN型の不純物領域16を形成する場合にも、N型の不純物領域16と出力ゲート電極6との間の容量が大きくなるのを抑制することができる。
なお、距離L4を隔てて設けたフローティングディフュージョン領域8と出力ゲート電極6との間の領域に、N型の不純物領域16を形成しない場合には、図11に示すように、フローティングディフュージョン領域8と出力ゲート電極6との間の領域にポテンシャル障壁が形成される場合がある。この場合には、転送チャネル領域3からフローティングディフュージョン領域8へ信号電荷が流入するのがポテンシャル障壁により阻害されるので、信号電荷の転送効率が低下する。
また、第2実施形態では、N型の不純物領域16と出力ゲート電極6との間の距離L5を、N型の不純物領域16と出力ゲート電極6との間の領域にポテンシャル障壁が形成される距離よりも小さい距離に設定することによって、転送チャネル領域3からN型の不純物領域16を介してフローティングディフュージョン領域8へ信号電荷が流入されるのがポテンシャル障壁により阻害されるのを抑制することができる。これにより、転送チャネル領域3からフローティングディフュージョン領域8への信号電荷の転送効率が低下するのを抑制することができる。
図12および図13は、本発明の第2実施形態による固体撮像装置の製造プロセスを説明するための断面図である。次に、図9、図12および図13を参照して、本発明の第2実施形態による固体撮像装置の製造プロセスについて説明する。
この第2実施形態の製造プロセスでは、まず、図4〜図6に示した上記第1実施形態による製造プロセスと同様のプロセスを用いて、図6の構造を形成する。その後、第2実施形態では、図12に示すように、フローティングディフュージョン領域8(図10参照)、ドレイン領域9およびN型の不純物領域16が形成される領域以外の領域を覆うように、レジスト膜17を形成する。この際、第2実施形態では、レジスト膜17は、ゲート絶縁膜4上の出力ゲート電極6およびリセットゲート電極11間の領域において、出力ゲート電極6から距離L5までの領域と、リセットゲート電極11から距離L2までの領域とを覆うように形成する。その後、レジスト膜17をマスクとして、注入エネルギ:約30keV、ドーズ量:約2×1012cm−2の条件下で、n型シリコン基板1にリン(P)をイオン注入する。これにより、最終的にフローティングディフュージョン領域8(図10参照)およびN型の不純物領域16が形成される領域に、約1018cm−3の不純物濃度を有するN型の不純物領域16aが形成されるとともに、最終的にドレイン領域9(図10参照)が形成される領域に、約1018cm−3の不純物濃度を有するN型の不純物領域9aが形成される。また、N型の不純物領域16aは、出力ゲート電極6と距離L5を隔てて形成されるとともに、リセットゲート電極11と距離L2を隔てて形成される。また、n型シリコン基板1の転送ゲート電極5および出力ゲート電極6下の領域には、約1016cm−3の不純物濃度を有する転送チャネル領域3がN型の不純物領域16aと連続して形成される。この後、レジスト膜17を除去する。
次に、図13に示すように、フローティングディフュージョン領域8(図10参照)およびドレイン領域9が形成される領域以外の領域を覆うように、レジスト膜18を形成する。この際、距離L4は、距離L5の約2倍に設定する。また、レジスト膜18は、ゲート絶縁膜4上の不純物領域9a(図12参照)に対応する領域は覆わないように形成する。その後、レジスト膜18をマスクとして、注入エネルギ:約60keV、ドーズ量:約3×1015cm−2の条件下で、n型シリコン基板1にヒ素(As)をイオン注入する。これにより、n型シリコン基板1のN型の不純物領域16a(図12参照)内に約1020cm−3以上の不純物濃度を有するN++型のフローティングディフュージョン領域8が形成される。このフローティングディフュージョン領域8は、出力ゲート電極6と距離L4を隔てて形成されるとともに、リセットゲート電極11と距離L2を隔てて形成される。また、フローティングディフュージョン領域8に連続して約1018cm−3の不純物濃度を有するN型の不純物領域16が形成される。このN型の不純物領域16は、フローティングディフュージョン領域8と出力ゲート電極6との距離L4の約1/2の幅を有するように形成される。また、N型の不純物領域16は、出力ゲート電極6と距離L5を隔てて形成される。また、n型シリコン基板1にフローティングディフュージョン領域8との間にN型のチャネル領域10を挟むように、約1020cm−3以上の不純物濃度を有するN++型のドレイン領域9が形成される。この後、第2実施形態では、上記第1実施形態と同様の製造プロセスによって、層間絶縁膜12および配線層13を形成することにより、図9に示した第2実施形態による固体撮像装置が形成される。
図14〜図17は、本発明の第2実施形態の変形例による固体撮像装置の製造プロセスを説明するための断面図である。次に、図14〜図17を参照して、本発明の第2実施形態の変形例による固体撮像装置の製造プロセスについて説明する。なお、この第2実施形態の変形例では、コンタクト注入を用いてフローティングディフュージョン領域8aを形成する製造プロセスについて説明する。
まず、上記第2実施形態による製造プロセスと同様のプロセスを用いて、図12に示した製造プロセスまでを行うことによって、N型の不純物領域16aおよびN型の不純物領域9aを形成する。
次に、図14に示すように、ドレイン領域9が形成される領域以外の領域を覆うように、レジスト膜19を形成する。その後、レジスト膜19をマスクとして、注入エネルギ:約60keV、ドーズ量:約3×1015cm−2の条件下で、n型シリコン基板1にヒ素(As)をイオン注入する。これにより、約1020cm−3以上の不純物濃度を有するN++型のドレイン領域9が形成される。この後、レジスト膜19を除去する。
次に、図15に示すように、CVD法を用いて、全面を覆うようにSiOからなる層間絶縁膜12を形成する。次に、図16に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、層間絶縁膜12およびゲート絶縁膜4のN型の不純物領域16aに対応する領域に、コンタクトホール12bを形成する。このコンタクトホール12bは、出力ゲート電極6からL4の距離を隔てて形成するとともに、リセットゲート電極11から距離L2を隔てて形成する。その後、層間絶縁膜12およびゲート絶縁膜4をマスクとして、注入エネルギ:約60keV、ドーズ量:約3×1015cm−2の条件下で、n型シリコン基板1にヒ素(As)をイオン注入する。これにより、コンタクトホール12bを介してヒ素(As)がn型シリコン基板1に導入される。このため、n型シリコン基板1に約1020cm−3以上の不純物濃度を有するN++型のフローティングディフュージョン領域8が形成される。このフローティングディフュージョン領域8は、出力ゲート電極6とL4の距離を隔てて形成されるとともに、リセットゲート電極11と距離L2を隔てて形成される。また、フローティングディフュージョン領域8に連続してN型の不純物領域16が形成される。このN型の不純物領域16は、出力ゲート電極6とL5の距離を隔てて形成される。
最後に、図17に示すように、コンタクトホール12bを埋め込むとともに、層間絶縁膜12上に延びるようにタングステンからなる配線層13aを形成する。上記のようにして、第2実施形態の変形例による固体撮像装置が形成される。
(第3実施形態)
図18は、本発明の第3実施形態によるCMOSイメージセンサの構造を示した断面図である。図19は、本発明の第3実施形態によるCMOSイメージセンサのポテンシャル図である。次に、図18および図19を参照して、本発明の第3実施形態によるCMOSイメージセンサの構造について説明する。
第3実施形態によるCMOSイメージセンサでは、図18に示すように、上記第1実施形態による固体撮像装置と異なり、n型シリコン基板1のp型ウェル領域2の表面に図1に示した転送チャネル領域3の代わりに、N型のフォトダイオード層23が形成されている。なお、このフォトダイオード層23は、本発明の「光電変換部」および「電荷蓄積部」の一例である。フォトダイオード層23は、光を受光して光電変換を行うことにより信号電荷を生成するとともに、生成した信号電荷を蓄積する機能を有している。また、フォトダイオード層23は、p型ウェル領域2の表面にマトリックス状に複数形成されている。また、第3実施形態では、1つのフォトダイオード層23毎に、フォトダイオード層23により生成された信号電荷を外部へ取り出すための出力部60が設けられている。なお、この出力部60は、本発明の「第2出力部」の一例である。また、出力部60は、出力ゲート電極26、フローティングディフュージョン領域8および配線層13によって構成されている。なお、出力ゲート電極26は、本発明の「第1ゲート電極」の一例である。また、フォトダイオード層23は、出力ゲート電極26に対して自己整合的に形成されている。すなわち、フォトダイオード層23の端部の横方向の位置と出力ゲート電極26の端部の横方向の位置とが同じ位置になるように構成されている。また、出力ゲート電極26下には、p型ウェル領域2が位置することにより、p型のチャネル領域27が形成されている。また、チャネル領域27との間に距離L1を隔ててN++型のフローティングディフュージョン領域8が形成されている。このチャネル領域27とフローティングディフュージョン領域8との間の領域には、フォトダイオード層23と同じ不純物濃度を有するN型の不純物領域28が形成されている。
また、第3実施形態では、図19に示すように、出力ゲート電極26をオン状態およびオフ状態に切り換えるための信号ΦOGが出力ゲート電極26に入力されるように構成されている。なお、この信号ΦOGは、本発明の「第2信号」の一例である。この信号ΦOGにより、光電変換部23において光電変換が行われる際には、出力ゲート電極26をオフ状態にすることによって、出力ゲート電極26下の領域のポテンシャルを上昇させる。また、光電変換部23から信号電荷をフローティングディフュージョン領域8へ転送する際には、出力ゲート電極26をオン状態に切り換えることによって、出力ゲート電極26下の領域のポテンシャルを低下させる。これにより、光電変換時には、図19に示すように、出力ゲート電極26下の領域にポテンシャルバリアが形成されることによって、フォトダイオード層23に信号電荷が蓄積されるように構成されている。また、信号電荷の転送時には、フォトダイオード層23に蓄積された信号電荷が出力ゲート電極26下の領域を介してフローティングディフュージョン領域8へ転送されるように構成されている。また、第3実施形態では、リセットゲート電極11下には、p型ウェル領域2が位置することにより、p型のチャネル領域30が形成されている。
第3実施形態によるCMOSイメージセンサの上記以外の構造は、上記第1実施形態による固体撮像装置の構造と同様である。
第3実施形態では、上記のように構成することによって、フォトダイオード層23を含むCMOSイメージセンサにおいて、フォトダイオード層23からフローティングディフュージョン領域8を介して出力される出力信号の検出感度を向上させることができるとともに、フローティングディフュージョン領域8と出力ゲート電極26との間の容量を有効に低減することができるなどの上記第1実施形態と同様の効果を得ることができる。
(第4実施形態)
図20は、本発明の第4実施形態によるCMOSイメージセンサの構造を示した断面図である。図21は、本発明の第4実施形態によるCMOSイメージセンサのポテンシャル図である。次に、図20および図21を参照して、本発明の第4実施形態によるCMOSイメージセンサの構造について説明する。
第4実施形態によるCMOSイメージセンサは、図20に示すように、上記第2実施形態による固体撮像装置において、n型シリコン基板1のp型ウェル領域2の表面に図9に示した転送チャネル領域3の代わりに、N型のフォトダイオード層23が形成された構造を有している。また、第4実施形態によるCMOSイメージセンサは、上記第3実施形態によるCMOSイメージセンサと同様に構成されたフォトダイオード層23と出力ゲート電極26、フローティングディフュージョン領域8および配線層13からなる出力部60とを有している。
また、第4実施形態では、図21に示すように、上記第3実施形態と同様、出力ゲート電極26をオン状態およびオフ状態に切り換えるための信号ΦOGが出力ゲート電極26に入力されるように構成されている。これにより、光電変換時には、オフ状態の出力ゲート電極26下の領域にポテンシャルバリアが形成されることによって、フォトダイオード層23に信号電荷が蓄積されるとともに、信号電荷の転送時には、オン状態の出力ゲート電極26下の領域を介して、フォトダイオード層23に蓄積された信号電荷がフローティングディフュージョン領域8へ転送されるように構成されている。また、第4実施形態では、上記第3実施形態と同様、出力ゲート電極26およびリセットゲート電極11下には、p型ウェル領域2が位置することにより、それぞれ、p型のチャネル領域27および30が形成されている。また、N++型のフローティングディフュージョン領域8と連続して形成されたN型の不純物領域16と、出力ゲート電極26下のp型のチャネル領域27との間の距離L5に対応する領域に、フォトダイオード層23と同じ不純物濃度を有するN型の不純物領域29が形成されている。
第4実施形態によるCMOSイメージセンサの上記以外の構造は、上記第2実施形態による固体撮像装置の構造と同様である。
第4実施形態では、上記のように構成することによって、フォトダイオード層23を含むCMOSイメージセンサにおいて、フォトダイオード層23からフローティングディフュージョン領域8を介して出力される出力信号の検出感度を向上させることができるとともに、フローティングディフュージョン領域8と出力ゲート電極26との間の容量を有効に低減することができるなどの上記第2実施形態と同様の効果を得ることができる。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記第2および第4実施形態では、N型の不純物領域をフローティングディフュージョン領域と連続して形成した例について説明したが、本発明はこれに限らず、N型の不純物領域をフローティングディフュージョン領域と所定の距離を隔てて形成してもよい。
また、上記第1〜第4実施形態では、タングステンを用いて配線層を形成したが、本発明はこれ限らず、タングステン以外の材料を用いて配線層を形成してもよい。たとえば、タングステン以外の種々の金属材料や、ポリシリコンなどを用いて配線層を形成してもよい。
また、上記第3および第4実施形態では、N型の不純物領域のみからなるフォトダイオード層を形成したが、本発明はこれに限らず、フォトダイオード層の表面近傍における空乏化を抑制するために、フォトダイオード層の表面にP型の表面シールド層を設けてもよい。たとえば、図22に示すような第3実施形態の変形例によるCMOSイメージセンサおよび図23に示すような第4実施形態の変形例によるCMOSイメージセンサのように、N型のフォトダイオード層23の表面に、p型不純物を高濃度でイオン注入することにより、P型の表面シールド層23aを形成してもよい。
本発明の第1実施形態による固体撮像装置の構造を示した断面図である。 図1に示した第1実施形態による固体撮像装置のポテンシャル図である。 図1に示した第1実施形態による固体撮像装置の効果を説明するための比較例のポテンシャル図である。 本発明の第1実施形態による固体撮像装置の製造プロセスを説明するための断面図である。 本発明の第1実施形態による固体撮像装置の製造プロセスを説明するための断面図である。 本発明の第1実施形態による固体撮像装置の製造プロセスを説明するための断面図である。 本発明の第1実施形態による固体撮像装置の製造プロセスを説明するための断面図である。 本発明の第1実施形態による固体撮像装置の製造プロセスを説明するための断面図である。 本発明の第2実施形態による固体撮像装置の構造を示した断面図である。 図9に示した第2実施形態による固体撮像装置のポテンシャル図である。 図9に示した第2実施形態による固体撮像装置の効果を説明するための比較例のポテンシャル図である。 本発明の第2実施形態による固体撮像装置の製造プロセスを説明するための断面図である。 本発明の第2実施形態による固体撮像装置の製造プロセスを説明するための断面図である。 本発明の第2実施形態の変形例による固体撮像装置の製造プロセスを説明するための断面図である。 本発明の第2実施形態の変形例による固体撮像装置の製造プロセスを説明するための断面図である。 本発明の第2実施形態の変形例による固体撮像装置の製造プロセスを説明するための断面図である。 本発明の第2実施形態の変形例による固体撮像装置の製造プロセスを説明するための断面図である。 本発明の第3実施形態によるCMOSイメージセンサの構造を示した断面図である。 本発明の第3実施形態によるCMOSイメージセンサのポテンシャル図である。 本発明の第4実施形態によるCMOSイメージセンサの構造を示した断面図である。 本発明の第4実施形態によるCMOSイメージセンサのポテンシャル図である。 本発明の第3実施形態の変形例による固体撮像装置の構造を示した断面図である。 本発明の第4実施形態の変形例による固体撮像装置の構造を示した断面図である。 従来の一例による固体撮像装置の構造を示した断面図である。 図24に示した従来の一例による固体撮像装置のポテンシャル図である。
符号の説明
1 n型シリコン基板(半導体基板)
3 転送チャネル領域(電荷蓄積部)
6 出力ゲート電極(第1ゲート電極)
8 フローティングディフュージョン領域(第1不純物領域)
11 リセットゲート電極(第2ゲート電極)
16 不純物領域(第2不純物領域)
23 フォトダイオード層(光電変換部、電荷蓄積部)

Claims (10)

  1. 半導体基板上に形成された第1ゲート電極と、
    前記半導体基板に前記第1ゲート電極と第1の距離を隔てて形成され、信号電荷が流入される第1不純物領域と、
    前記第1不純物領域と第2の距離を隔てて形成され、前記第1不純物領域から電圧信号が取り出された後の不要な前記信号電荷を排出させるための第2ゲート電極とを備え、
    前記第1不純物領域と前記第1ゲート電極との間の前記第1の距離は、前記第1不純物領域と前記第2ゲート電極との間の第2の距離よりも大きい、固体撮像装置。
  2. 半導体基板に形成され、前記信号電荷を蓄積する機能を有する電荷蓄積部をさらに備え、
    前記第1ゲート電極は、前記電荷蓄積部から前記信号電荷を出力させるための機能を有しており、
    前記第1不純物領域には、前記電荷蓄積部から出力された前記信号電荷が流入される、請求項1に記載の固体撮像装置。
  3. 前記第1不純物領域と前記第1ゲート電極との間の前記第1の距離は、前記第1不純物領域と前記第1ゲート電極との間の領域にポテンシャル障壁が形成される距離よりも小さい距離に設定されており、
    前記第1不純物領域と前記第2ゲート電極との間の前記第2の距離は、前記第1不純物領域と前記第2ゲート電極との間の領域にポテンシャル障壁が形成される距離よりも小さい距離に設定されている、請求項1または2に記載の固体撮像装置。
  4. 前記半導体基板の前記第1不純物領域と前記第1ゲート電極との間の領域の一部に、前記第1ゲート電極と第3の距離を隔てて形成された第2不純物領域をさらに備え、
    前記第2不純物領域は、前記半導体基板の前記第1不純物領域と前記第1ゲート電極との間に位置する前記第2不純物領域以外の領域の不純物濃度よりも高く、かつ、前記第1不純物領域の不純物濃度よりも低い不純物濃度を有する、請求項1〜3のいずれか1項に記載の固体撮像装置。
  5. 前記第2不純物領域は、前記第1不純物領域と連続して形成されている、請求項4に記載の固体撮像装置。
  6. 前記第2不純物領域と前記第1ゲート電極との間の前記第3の距離は、前記第2不純物領域と前記第1ゲート電極との間の領域にポテンシャル障壁が形成される距離よりも小さい距離に設定されている、請求項4または5に記載の固体撮像装置。
  7. 前記電荷蓄積部は、前記信号電荷を蓄積しながら転送する転送チャネルを含む、請求項2〜6のいずれか1項に記載の固体撮像装置。
  8. 前記電荷蓄積部は、光電変換により信号電荷を生成するとともに蓄積する光電変換部を含む、請求項2〜6のいずれか1項に記載の固体撮像装置。
  9. 前記光電変換部により光電変換が行われている際には、前記第1ゲート電極をオフ状態にするとともに、前記光電変換部から前記信号電荷を前記第1不純物領域へ転送する際には、前記第1ゲート電極をオン状態にする、請求項8に記載の固体撮像装置。
  10. 前記光電変換部の表面に形成され、前記光電変換部の表面近傍における空乏化を抑制するための表面シールド層をさらに備える、請求項8または9に記載の固体撮像装置。
JP2005199733A 2004-09-07 2005-07-08 固体撮像装置 Expired - Fee Related JP4488969B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005199733A JP4488969B2 (ja) 2004-09-07 2005-07-08 固体撮像装置
US11/203,131 US7880259B2 (en) 2004-09-07 2005-08-15 Solid-state image sensor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004259130 2004-09-07
JP2005199733A JP4488969B2 (ja) 2004-09-07 2005-07-08 固体撮像装置

Publications (2)

Publication Number Publication Date
JP2006108634A true JP2006108634A (ja) 2006-04-20
JP4488969B2 JP4488969B2 (ja) 2010-06-23

Family

ID=35995320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005199733A Expired - Fee Related JP4488969B2 (ja) 2004-09-07 2005-07-08 固体撮像装置

Country Status (2)

Country Link
US (1) US7880259B2 (ja)
JP (1) JP4488969B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020004804A (ja) * 2018-06-26 2020-01-09 キヤノン株式会社 固体撮像装置、撮像システム、移動体、固体撮像装置の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237415A (ja) * 2005-02-28 2006-09-07 Sanyo Electric Co Ltd 固体撮像装置
JP5956840B2 (ja) * 2012-06-20 2016-07-27 キヤノン株式会社 固体撮像装置及びカメラ
JP6304738B2 (ja) * 2013-09-18 2018-04-04 ソニーセミコンダクタソリューションズ株式会社 撮像装置、撮像方法、製造装置、製造方法、並びに電子機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5758358A (en) 1980-09-25 1982-04-08 Toshiba Corp Charge transfer device
US4580168A (en) * 1982-05-27 1986-04-01 Rca Corporation Charge-storage-well dark current accumulator with CCD circuitry
US4965872A (en) * 1988-09-26 1990-10-23 Vasudev Prahalad K MOS-enhanced, self-aligned lateral bipolar transistor made of a semiconductor on an insulator
JPH05291550A (ja) 1992-04-08 1993-11-05 Fujitsu Ltd 固体撮像装置及びその製造方法
JPH06169076A (ja) 1992-11-30 1994-06-14 Sony Corp 半導体装置の製造方法
JP3263197B2 (ja) 1993-09-01 2002-03-04 沖電気工業株式会社 電荷結合素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020004804A (ja) * 2018-06-26 2020-01-09 キヤノン株式会社 固体撮像装置、撮像システム、移動体、固体撮像装置の製造方法
JP7218108B2 (ja) 2018-06-26 2023-02-06 キヤノン株式会社 固体撮像装置、撮像システム、移動体、固体撮像装置の製造方法

Also Published As

Publication number Publication date
US7880259B2 (en) 2011-02-01
US20060049431A1 (en) 2006-03-09
JP4488969B2 (ja) 2010-06-23

Similar Documents

Publication Publication Date Title
JP5224633B2 (ja) 半導体装置の製造方法
JP3621400B2 (ja) 固体撮像装置およびその製造方法
JP3570733B2 (ja) 仮想位相フレーム・インタライン転送ccd画像センサ
JP5316605B2 (ja) 固体撮像素子及びその駆動方法
US20070052056A1 (en) Solid-state imaging device and method of manufacturing same
JP2017216462A (ja) 固体撮像装置
US8810702B2 (en) CMOS image sensor with improved performance incorporating pixels with burst reset operation
US8710420B2 (en) Image sensor pixels with junction gate photodiodes
JP2010182976A (ja) 半導体装置の製造方法
KR100880528B1 (ko) Cmos 이미지 센서
JP2018510516A (ja) イメージセンサ画素のゲートレスリセット
JPH09213921A (ja) 増幅型固体撮像素子及び増幅型固体撮像装置
JP4488969B2 (ja) 固体撮像装置
JP2008124395A (ja) 固体撮像装置
JP3536832B2 (ja) 固体撮像装置およびその製造方法
JP2006100761A (ja) 固体撮像素子及びその製造方法並びに固体撮像素子の駆動方法
CN100394609C (zh) 固体摄像装置
JP5050512B2 (ja) 固体撮像装置の製造方法および半導体装置の製造方法
US6680222B2 (en) Split-gate virtual-phase CCD image sensor with a diffused lateral overflow anti-blooming drain structure and process of making
JP2010010740A (ja) 撮像装置
JP2008252123A (ja) 固体撮像装置
JP2011205037A (ja) 固体撮像装置及びその製造方法
JP2009071182A (ja) 固体撮像装置及びその製造方法、並びにカメラ
JP2006019487A (ja) 増幅型固体撮像素子
JP2018125518A (ja) トランジスタ、製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100330

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees