JP2006093352A - プリント配線板及びその製造方法 - Google Patents

プリント配線板及びその製造方法 Download PDF

Info

Publication number
JP2006093352A
JP2006093352A JP2004276045A JP2004276045A JP2006093352A JP 2006093352 A JP2006093352 A JP 2006093352A JP 2004276045 A JP2004276045 A JP 2004276045A JP 2004276045 A JP2004276045 A JP 2004276045A JP 2006093352 A JP2006093352 A JP 2006093352A
Authority
JP
Japan
Prior art keywords
insulating layer
layer
layers
conductive layers
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004276045A
Other languages
English (en)
Other versions
JP4529614B2 (ja
Inventor
Masaaki Chino
正晃 地野
Kenji Kawamoto
憲治 河本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2004276045A priority Critical patent/JP4529614B2/ja
Publication of JP2006093352A publication Critical patent/JP2006093352A/ja
Application granted granted Critical
Publication of JP4529614B2 publication Critical patent/JP4529614B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】生産性と経済性に優れ、特性のばらつきの少ない抵抗素子を内蔵したプリント配線板及びその製造方法を提供する。
【解決手段】金属層40上に1対の導電層30A,30Bを形成し、基板70上に絶縁層20を配置する。そして、絶縁層20表面に各導電層30A,30Bを埋め込むように、金属層40を絶縁層20上に積層する。積層された金属層40をエッチングして、1対の配線層40A,40Bを形成するとともに、各配線層40A,40Bの間における各配線層40A,40Bの表面と絶縁層20の表面とを互いに平滑に露出させる。そして、露出させた各導電層30A,30Bを電気的に接続するように抵抗体50を形成する。これにより、上記課題を解決する。
【選択図】 図1

Description

本発明は、受動素子を内蔵したプリント配線板及びその製造方法に係り、特に、生産性と経済性に優れ、特性のばらつきの少ない抵抗素子を内蔵したプリント配線板及びその製造方法に関する。
近年、電子機器の高性能化・小型化の要求に伴い、回路部品の高密度化・高機能化が一層進んでいる。例えば、プリント配線板に電子部品を実装する場合、実装密度を高めつつ、ノイズの低減機能を持たせるためにインダクタ素子(L)・コンデンサ素子(C)・抵抗素子(R)等の受動素子を基板に内蔵した構造のプリント配線板が用いられる。
このようなプリント配線板には、受動素子を基板に内蔵させる観点から、セラミック基板におけるLCR一括焼成による有名な形成方法が古くから用いられている(例えば、特許文献1参照。)。
しかしながら、一括焼成による形成方法は、生産性やコストの面で問題がある。また、焼成による形成方法では、半導体や有機物を含む受動素子を内蔵することができない。そのため、セラミック基板においては、内蔵空隙を空けた部分の上部には部品を実装できないことから、3次元的な接続ができず、高密度化に限界がある。また、セラミック基板を用いた場合、層間の接続は、タングステンやモリブデンといった高抵抗金属を焼結したビアを介するため、接続抵抗が比較的大きくなる。これは、抵抗による損失を抑えたい電源などの回路において、大きな問題となっている。
一方、焼成による形成方法に限らず、スピンコート法や、あるいはレーザー照射等による物理エッチング等の半導体プロセスの応用により、回路基板上に高精度のLCRをシーケンシャルに積層させる試みも行われている。すなわち、絶縁層と導体層とを順次積層形成する方式である。
しかしながら、回路基板上に高精度のLCRをシーケンシャルに積層させる試みでは、汎用性に欠け、プロセス的にも高価な設備を必要とする。
そこで、汎用性があり、安価な設備で経済性に優れた方法として、樹脂基板にLCRを内蔵させてプリント配線板を製造する方式が広く用いられている。
例えば、樹脂基板へのインダクタ素子(L)の形成方法としては、導体回路のパターニングによりコイルパターンを形成する方法がある(例えば、特許文献2参照。)。また、樹脂基板へのコンデンサ素子(C)の誘電体層形成法としては、樹脂中に高誘電率のフィラーを高充填化したものを用いて薄い誘電体層を形成し、コンデンサを内蔵化する方法がある(例えば、特許文献3参照。)。また、樹脂基板への抵抗素子(R)の形成方法としては、樹脂中にカーボンブラックを分散させた抵抗体ペーストをスクリーン印刷して抵抗素子を形成する方法がある。
ところで、実装効率を高めた多層プリント配線板は、一般的に、優れた生産性を得る観点から比較的大きな基板に互いに同一の複数の製品を面付けして製造し、製造最終工程で製品毎に小片(ピース)に切り出すのが好ましい。
従って、前述した汎用性があり経済性に優れたプリント配線板についても、同様に、比較的大きな基材に互いに同一の複数の製品を面付けして製造する方が、優れた生産性を得る観点で好ましい。
このように優れた生産性及び経済性を得る観点から、大きな基材に複数の製品を印刷により形成可能なスクリーン印刷を用い、内蔵される受動素子を樹脂基板に印刷してプリント配線板を製造する方法が検討されている。
特に、受動素子の1つである抵抗素子(R)の形成方法として、電気絶縁性基板上に第1及び第2銅系金属層を形成する工程と、第1及び第2銅系金属層の間の基板上にアンダーコート層を印刷する工程と、第1及び第2銅系金属層の表面に銀メッキ層を成膜する工程と、銀メッキ層を有する第1及び第2銅系金属層の間に電気抵抗体を印刷する工程とを有するプリント配線板の製造方法が開示されている(例えば、特許文献4参照。)。
特開2001−85839号公報 特開2003−142832号公報 特開2002−176266号公報 特開平11−4056号公報
しかしながら、特許文献4に記載のプリント配線板の製造方法では、第1及び第2銅系金属層上の銀メッキ層上と、その間のアンダーコート層上とに電気抵抗体を印刷しているが、銅系金属層部分の段差に起因した印刷形状のばらつき(印刷精度の低さ)により抵抗値にばらつきが生じる。そのため、抵抗値の制御が非常に困難となり、特性がばらつく問題がある。
本発明は上記実情に鑑みてなされたもので、生産性と経済性に優れ、特性のばらつきの少ない抵抗素子を内蔵したプリント配線板及びその製造方法を提供することを目的とする。
請求項1に対応する発明は、基板と、前記基板上に形成された絶縁層と、前記絶縁層からそれぞれ表面が平滑に露出するように、互いに離れて前記絶縁層の表面に埋め込み形成された1対の導電層と、前記各導電層と個別に一部が重なるように前記絶縁層上に選択的に形成された1対の配線層と、前記各導電層を電気的に接続するように、当該各導電層の一部と前記絶縁層の一部との上にスクリーン印刷により形成された抵抗体とを備えたプリント配線板である。
請求項2に対応する発明は、請求項1に対応するプリント配線板において、前記各配線層は、前記各導電層および前記絶縁層のエッチング速度よりも大きいエッチング速度を有する金属よりなるプリント配線板である。
請求項3に対応する発明は、金属層上に1対の導電層を形成する工程と、基板上に絶縁層を配置する工程と、前記絶縁層表面に前記各導電層を埋め込むように、前記金属層を前記絶縁層上に真空積層する工程と、前記積層された金属層を選択的にエッチングすることにより、前記1対の導電層に個別に接する1対の配線層を形成するとともに、前記各配線層の間における各導電層の表面と前記絶縁層の表面とを互いに平滑に露出させる工程と、前記各導電層を電気的に接続するように、当該各導電層の一部と前記絶縁層の一部との上に抵抗体をスクリーン印刷により形成する工程とを備えたプリント配線板の製造方法である。
請求項4に対応する発明は、支持体上に1対の導電層を形成する工程と、基板上に絶縁層を配置する工程と、前記絶縁層表面に前記各導電層を埋め込むように、前記支持体を前記絶縁層上に真空積層する工程と、前記積層された支持体を除去して、前記各導電層の表面と前記絶縁層の表面とを互いに平滑に露出させる工程と、前記露出させた絶縁層上に前記各導電層と個別に一部が重なるように1対の配線層を形成する工程と、前記各導電層を電気的に接続するように、当該各導電層の一部と前記絶縁層の一部との上に抵抗体をスクリーン印刷により形成する工程とを備えたプリント配線板の製造方法である。
<作用>
従って、請求項1に対応する発明は以上のような手段を講じたことにより、絶縁層の表面に対して表面が平滑に露出するように埋め込まれた1対の導電層を備えていることにより、平滑な面に抵抗体を印刷できるため、特性のばらつきを少なくすることができる。また、抵抗体をスクリーン印刷により形成しているので、生産性と経済性に優れている。よって、生産性と経済性に優れ、特性のばらつきの少ない抵抗素子を内蔵したプリント配線板を提供することができる。
請求項2に対応する発明は、各配線層が各導電層および絶縁層よりエッチングされやすい金属であるので、請求項1に対応する作用に加え、各配線層をエッチングにより形成する時にも各導電層と絶縁層がエッチングされず、平滑な面を形成することが容易となる。
請求項3に対応する発明は、金属層上に1対の導電層を形成し、基板上に絶縁層を配置し、絶縁層表面に各導電層を埋め込むように、金属層を絶縁層上に真空積層し、積層された金属層をエッチングしているので、絶縁層の表面に対して表面が平滑に露出するように埋め込まれた1対の導電層を形成することが容易になる。そのため、平滑な表面に抵抗体を印刷できることから、印刷のばらつきを少なくすることができる。また、抵抗体をスクリーン印刷により形成しているので、生産性と経済性に優れている。よって、生産性と経済性に優れ、特性のばらつきの少ない抵抗素子を内蔵したプリント配線板の製造方法を提供することができる。
請求項4に対応する発明は、支持体上に1対の導電層を形成し、基板上に絶縁層を配置し、絶縁層表面に各導電層を埋め込むように、支持体を絶縁層上に真空積層し、積層された支持体を除去しているので、絶縁層の表面に対して表面が平滑に露出するように埋め込まれた1対の導電層を形成することが容易になる。そのため、平滑な表面に抵抗体を印刷できることから、印刷のばらつきを少なくすることができる。また、抵抗体をスクリーン印刷により形成しているので、生産性と経済性に優れている。よって、生産性と経済性に優れ、特性のばらつきの少ない抵抗素子を内蔵したプリント配線板の製造方法を提供することができる。
以上説明したように本発明によれば、生産性と経済性に優れ、特性のばらつきの少ない抵抗素子を内蔵したプリント配線板及びその製造方法を提供できる。
以下、本発明の各実施形態について図面を参照しながら説明する。
<第1の実施形態>
図1は本発明の第1の実施形態に係るプリント配線板の構造の一例を示す断面図である。このプリント配線板10は、絶縁層20の表面に対して表面が平滑に露出するように埋め込まれた1対の導電層30A,30Bと、各導電層30A,30Bと個別に一部が重なるように形成された1対の第1配線層40A,40Bと、各導電層を電気的に接続するように各導電層の一部と絶縁層の一部との上にスクリーン印刷により形成された抵抗体50とを備えたビルドアップ層が、スルーホールめっき60を介して基板70上の第2配線層80A,80Bと接続されている。
ここで、絶縁層20は、基板70上に第2配線層80A,80Bを介して形成されており、基板70とは反対側の表面に導電層30A,30Bが埋め込まれるものである。ここで用いるプリプレグの材質としては、例えばガラス繊維にエポキシ樹脂を含浸させたものや、ガラス繊維にポリイミド樹脂を含浸させたもの、或いは紙にフェノール樹脂を含浸させたもの等が用いられる。また、ビスマレイミドトリアジン樹脂やベンゾシクロブテン樹脂、液晶ポリマー等も適用可能である。
導電層30A,30Bは、互いに離れて絶縁層20の表面に埋め込み形成された電極であり、一部がそれぞれ第1配線層40A,40Bと接触するように形成され、かつ抵抗体50とそれぞれ電気的に接続されるものである。この電極の材質としては、印刷法によりパターン形成が可能な導電性ペーストであればどのようなものでも良い。例えば金ペースト、白金ペースト、銀ペースト、銅ペースト、ニッケルペースト、パラジウムペースト等があげられる。中でも空気中で酸化され難く、コスト的にも比較的安価な銀ペーストが特に好ましい。また、導電層30A,30Bは、導電性ペーストをスクリーン印刷等により積層しパターニングする形成方法に限らず、めっき等により全面積層した後に不要部を取り除く方式により形成してもよい。
配線層40A,40Bは、後述する金属層40をエッチングして形成され、プリント配線板の配線を構成するものである。また、一部がそれぞれ導電層30A,30Bと接触するように形成されている。金属層40の材質は、この製造法に適したものであればどのようなものでも良いが、特に、使用される薬液などに対して耐性を有し、最終的にエッチングや剥離により除去可能であることが好ましい。ここで、金属層40は、金属層40のパターニング時に導電層30A,30Bがエッチングされない(されにくい)観点から、導電層30A,30Bおよび絶縁層20のエッチング速度より大きいエッチング速度を有する金属を用いている。そのような金属層40の材質としては、例えば銅、銅合金、42合金、ニッケル等があげられる。特に、銅箔、銅板、銅合金は、電解めっき品、圧延品を選択できるだけでなく、様々な厚みのものを容易に入手できるため好ましい。
抵抗体50は、各導電層30A,30Bとそれぞれ電気的に接続される抵抗の機能を有するものである。この抵抗体50の材質としては、例えばカーボン等のフィラーをエポキシ樹脂やフェノール樹脂に分散、混練した抵抗ペーストが好ましい。
スルーホールめっき60は、プリント配線板10に形成されるスルーホール61の表面に施されるめっき層であり、第1配線層40A,40Bと第2配線層80A,80Bとを電気的に接続する。また、多層プリント配線板を形成した場合には、各層毎に形成される配線層を電気的に接続する。
基板70は、予め第2配線層80A,80Bが選択的に形成された樹脂基板である。コアとしてガラス繊維等を有するコア基板でもよく、また、除去可能な金属層等を有し、最終的に取り除かれるようなものであってもよい。なお、第1の実施形態ではコアのあるものを選択する。ここで、第2配線層80A,80Bは、予め基板70上に選択的に形成される回路の配線である。
ここで、絶縁層20上に形成される受動素子を受動機能部90と呼ぶ。受動機能部90は、抵抗体や誘電体などの機能体と、この機能体に接する少なくとも2つの導体回路とからなるものであって、同一層に形成された1対の導体回路の間に機能体が形成された平面構造のものと、厚み方向に導体/機能体/導体の構成となる3層構造のものがある。機能体が抵抗の場合、受動素子は抵抗素子であり、機能体が誘電体の場合はコンデンサ素子となる。抵抗素子を形成する場合は形成プロセスの少ない平面構造とすることが好ましい。
図1中、受動機能部90は、対になった第1配線層40Aと40Bの間に位置する機能体(抵抗体50)と導電体30A,30Bとの平面構造からなる抵抗素子が該当する。そして、受動機能部90が抵抗素子である場合の電気特性は、導電体30A,30B及び機能体(抵抗体50)の各々の厚み、断面積、形状、抵抗率、対になった第1配線層40Aと40Bの間隔、導電体30A,30Bとの接触面積、形状などにより決定され、それらを調整することで抵抗値(Ω)が調整可能となっている。
次に、以上のように構成されたプリント配線板の製造方法の一例を図2を用いて説明する。
始めに、金属層40上にパターニングされた導電層30A,30Bを印刷形成する(図2(A),(B))。
この際、導電層30A,30Bを形成する工程とは別に、第2配線層80A,80Bを予め表面に形成した基板70を用意する。
そして、基板70上に絶縁層20を配置し、絶縁層20の表面に各導電層30A,30Bを埋め込むように、金属層40を絶縁層20と重ね合せ、真空積層する(図2(C))。この際、金属層40と基板70との位置合わせは、予め金属層40および基板70の面内の一部分に貫通孔(図示せず)を形成し、この貫通孔にピンを嵌め込むことでなされる。
基板70に絶縁層20を積層後、基板にドリルでスルーホール61を形成し(図2(D))、スルーホールめっき60を施して層間を電気的に接続する(図2(E))。
更に、一般的なサブトラクティブ法により、金属層40を選択的にエッチングし、各導電層30A,30Bに個別に接する配線層40A,40Bを絶縁層20上に形成する(図2(F))。ここで、金属層40をエッチングする際、金属層40に、導電層30A,30Bおよび絶縁層20よりエッチングされやすい金属を用いているので、各導電層30A,30Bの表面と絶縁層20の表面とを互いに平滑に露出させることができる。
次に、パターニングにより先端が電極(導電層30A,30B)に接するように抵抗体50を印刷形成する(図2(G))。具体的には抵抗ペーストをスクリーン印刷でパターン印刷して熱硬化させ、抵抗体50を形成する。本発明で言うスクリーン印刷にはメッシュを金属や樹脂できってあるスクリーン版を用いるものや、メタルマスク印刷が挙げられる。ここで、抵抗体50と配線層40A,40Bとの間は、印刷のマージンをとる観点から、図2(G)に示すように、少し隙間を空けるとよい。理由は、少々抵抗体50の印刷位置がずれても、抵抗素子の抵抗値は抵抗体50のサイズと導電層30A,30B間の距離及びサイズで決定されることから、導電層30A,30Bと絶縁層20には段差が無く、平坦な面に抵抗体50を形成するので、抵抗体の形状を高い精度で形成できるからである。特に、スクリーン印刷法により、抵抗体50を形成する場合、印刷面の凹凸に起因する、特に電極に起因する回りこみや、厚みが不均一になるという問題が起こらない。
また、プリント配線板10を多層プリント配線板とする場合、図2に示す(A)〜(G)の工程を複数回繰り返すことで任意の層に抵抗素子を作り込むことが可能となる。
上述したように本実施形態によれば、絶縁層20の表面に対して表面が平滑に露出するように埋め込まれた1対の導電層30A,30Bを備えていることにより、平滑な面に抵抗体50を印刷することができる。すなわち、受動素子の一部が絶縁層20中に埋め込まれ、機能体(抵抗体50)が電極(導電層30A,30B)の段差を受けずに形成される。
そのため、特性のばらつきの少ない抵抗素子を内蔵したプリント配線板を提供することができる。補足すると、平坦な面に抵抗体50を形成するので、抵抗体の形状を高い精度で形成できる。また、導電層30A,30Bに起因する段差が生じないので、上層の絶縁層20、配線層40A,40Bにひびきにくい利点を有する。
また、抵抗体50をスクリーン印刷により形成しているので、生産性と経済性に優れた抵抗素子を内蔵したプリント配線板10及びその製造方法を提供することが可能となる。
また、各第1配線層40A,40Bが各導電層30A,30Bおよび絶縁層20よりエッチングされやすい金属であるので、平滑な面を形成することが容易となる。そのため、特性のばらつきをより一層、少なくすることができる。
さらに製造方法としても、金属層40上に1対の導電層30A,30Bを形成し、導電層30A,30Bを形成する工程とは個別に、基板70上に絶縁層20を配置し、絶縁層20表面に各導電層30A,30Bを埋め込むように、金属層40を絶縁層20上に真空積層し、積層された金属層40をエッチングしているので、絶縁層20の表面に対して表面が平滑に露出するように埋め込まれた1対の導電層30A,30Bを形成することが容易になる。そのため、特性のばらつきの少ない抵抗素子を内蔵したプリント配線板10の製造方法を提供することが可能となる。
なお、本実施形態によるプリント配線板10の用途としては、次に示す例が挙げられる。
(1)プリント配線板10の一方の面(図では上面)に、半導体チップ(図示せず)をフリップチップ方式またはワイヤーボンディング方式により実装することで、受動機能部90が内蔵された半導体パッケージを得ることができる。これにより、半導体チップとの距離が実質的に小さい、すなわちインダクタンス成分の小さい受動機能を得ることができる。
(2)基板70の片面、或いは両面に図2(A)〜(G)に示す工程を複数回繰り返し、受動素子が内蔵された絶縁層20を順次積層(ビルドアップ)することで、受動素子が内蔵された多層プリント配線板を得ることができる。多層プリント配線板の層間接続には、従来のスルーホールやビアホール(IVH)を用いて行う。
なお、本実施形態によれば、多層化する際には、下層の抵抗体が平滑な面に形成されるので、従来のシーケンシャルに積層させる試みとは異なり、上層の抵抗体を平滑な面に容易に形成することができる。そのため、多層化しても特性のばらつきの少ないプリント配線板を容易に得ることができる。
<第2の実施形態>
本発明の第2の実施形態は、第1の実施形態の変形例であり、抵抗素子およびコンデンサ素子を同時に形成するものである。抵抗素子およびその形成方法は第1の実施形態と同様であるので説明を省略し、ここでは主にコンデンサ素子およびその形成方法を述べる。
図3は本発明の第2の実施形態に係るプリント配線板の構造の一例を示す断面図である。なお、図1と同一部分には同一符号を付し、ここでは異なる部分について主に述べる。なお、以下の各実施形態も同様にして重複した説明を省略する。
本発明のプリント配線板10Aは、抵抗部100とコンデンサ部110からなるビルドアップ層を備えており、それぞれスルーホールめっき60を介して基板70上の第2配線層80A〜80Dと接続されている。
ここで、抵抗部100は、絶縁層20Aの表面に対して表面が平滑に露出するように埋め込まれた1対の導電層30A,30Bと、各導電層30A,30Bと個別に一部が重なるように形成された1対の第1配線層40A,40Bと、各導電層30A,30Bとそれぞれ電気的に接続するように形成された抵抗体50とを備えている。
コンデンサ部110は、絶縁層20Bの表面に表面が平滑に露出するように埋め込まれた誘電体層120およびコンデンサ電極130と、誘電体層120上に形成された第1配線層40C,40Dと、コンデンサ電極130上に形成された第1配線層40Eを備えている。
誘電体層120は、コンデンサ電極130とともに絶縁層20Bに埋め込まれる電極であり、スクリーン印刷が可能な誘電体ペーストである。ここでいう誘電体ペーストとはエポキシ樹脂やフェノール樹脂等の熱硬化型樹脂に高誘電率フィラーを高充填し、分散させたものである。高誘電率フィラーとしては酸化チタン、チタン酸バリウム、チタン酸バリウム系セラミック、チタン酸ジルコン酸系セラミック、チタン酸ストロンチウム系セラミック等を用いることができる。その粒子形状は球状のものであっても、針状のものであっても差支えない。
コンデンサ電極130は、誘電体層120の一部を覆うように形成されるものである。コンデンサ電極130の材質は、印刷法によりパターン形成が可能な導電性ペーストであればどのようなものでも良い。例えば金ペースト、白金ペースト、銀ペースト、銅ペースト、ニッケルペースト、パラジウムペースト等があげられる。中でもイオンマイグレーションが発生し難く、コスト的にも安価な銅ペーストが特に好ましい。
第1配線層40C〜40Eは、金属層40をエッチングして形成されるものである。
なお、受動機能部140は誘電体120からなる機能体が第1配線層40Eと、もう一方の第1配線層40Dと接続する形で予め印刷形成されたコンデンサ電極130とで挟まれた、電極130、誘電体120及び第1配線層40Eとの3層構造からなるコンデンサ素子である。
受動機能部140の電気特性は、誘電体層120の厚み、表面積、形状、第1配線層40Eとコンデンサ電極130の間隔、接触面積、形状などにより決定され、それらを調整することでコンデンサ素子の静電容量(F)が調整可能となっている。
次に、以上のように構成されたプリント配線板の製造方法の一例を図4を用いて説明する。
始めに、金属層40上にパターニングされた導電層30A,30Bを印刷形成する(図4(A),(B))。
また、金属層40上に誘電体層120をスクリーン印刷法により形成する(図4(C))。
そして、誘電体層120の一方の面(図では上面)に接するようにコンデンサ電極130を印刷形成する(図4(D))。
次に、導電層30A,30B、誘電体層120およびコンデンサ電極130を形成する工程とは別に、第2配線層80A〜80Eを予め表面に形成した基板70を用意し、基板70上に絶縁層20を配置し、絶縁層20の表面に導電層30A,30B及びコンデンサ電極130を埋め込むように、金属層40を絶縁層20と重ね合せ、真空積層する(図4(E))。この際、金属層40と基板70との位置合わせは、予め金属層40および基板70の面内の一部分に貫通孔(図示せず)を形成し、この貫通孔にピンを嵌め込むことでなされる。
基板70に絶縁層20を積層後、基板にドリルでスルーホール61A,61Bを形成し(図4(F))、スルーホールめっき60A〜60Dを施して層間を接続する(図4(G))。
さらに、一般的なサブトラクティブ法により絶縁層20上に第1配線層40A〜40Eを形成する(図4(H))。ここで、金属層40をエッチングする際、導電層30A,30B、コンデンサ電極130および絶縁層20よりエッチングされやすい金属を金属層40に用いているので、絶縁層20の表面と平滑な状態で電極(導電層30A,30B、コンデンサ電極130)を露出させることができる。
次に、パターニングにより先端を絶縁層20の表面と平滑な状態で露出した電極(導電層30A,30B)に接するように抵抗体50を印刷形成する(図4(I))。
また、プリント配線板10Aを多層配線板とする場合、図4に示す(A)〜(I)の工程を複数回繰り返すことで可能となる。
上述したように本実施形態によれば、第1の実施形態の効果に加え、スクリーン印刷により形成した誘電体層120をコンデンサ電極130と第1配線層40Eで挟んだ3層構造のコンデンサ素子を絶縁層20内に埋め込み形成することができる。すなわち、生産性と経済性に優れたスクリーン印刷を用い、積層しても特性のばらつきの少ないコンデンサ素子を内蔵したプリント配線板及びその製造方法を提供することができる。
さらに、抵抗素子とコンデンサ素子の形成を同時に行うことが可能であるので、各素子を別々に作る必要がなく、生産性と経済性に優れている。
なお、従来は樹脂中に高誘電率のフィラーを高充填化したものを用いて薄い誘電体層を形成し、コンデンサを内蔵化する方法においては、下部電極や配線パターンの段差の影響で平坦性が悪くなっていた。特にコンデンサーパターンは、同じパターンを積層するので電極部が盛り上がってしまいがちであった。そして、平坦性を重視した場合、誘電体の厚みを厚くしなければならず、容量が小さくなり必要とする容量のコンデンサを得ることができなかった。
本実施形態によれば、これらの問題点を解消した電極部の平坦性を重視しつつ誘電体の厚みを薄くしたコンデンサ素子を内蔵したプリント配線板をも提供することができる。
<第3の実施形態>
本実施形態では、第1・第2の実施形態とは異なり、金属層をエッチング除去した後に一般的なセミアディティブ法により配線層を形成するものである。
図5は本発明の第3の実施形態に係るプリント配線板の構造の一例を示す断面図である。このプリント配線板10Bの構造は、第1及び第2の実施形態とは異なり、基板70の第2配線層80A〜80Cとビルドアップ層の第1配線層40A〜40Eとがスルーホールでなく、フィルドめっきで形成されたフィルドビアホール150A,150Bにより接続されている。
フィルドビアホール150A,150Bは、多層配線板とした際に、ビアホールの真上にビアホールや受動部品の形成が可能である等、設計の自由度の点で、通常のめっき液によるコンフォーマルビアに比べて有利である。
その他の構造については、第1及び第2の実施形態と同一であるので、説明を省略する。
次に、以上のように構成されたプリント配線板の製造方法の一例を図6を用いて説明する。
始めに、支持体40S上にパターニングされた導電層30A,30B、およびビルドアップ層の導体層を形成する際に使用するアライメントマーク160A,160Bを印刷形成する(図6(A),(B))。ここで、支持体40Sは、剥離又はエッチング除去することが可能であれば、任意の材質が使用可能となっている。なお、支持体40Sとしては、例えば剥離可能な透光性の樹脂(フィルム)を用いると、アライメントが容易且つ高精度に実行可能となるが、ここではエッチング除去可能な金属層を用いた例を述べている。
また、支持体40S上に誘電体層120をスクリーン印刷法により形成する(図6(C))。
そして、誘電体層120の一方の面(図では上面)に接するようにコンデンサ電極130を印刷形成する(図6(D))。
次に、導電層30A,30B、誘電体層120およびコンデンサ電極130を形成する工程とは別に、第2配線層80A〜80Cを予め表面に形成した基板70を用意し、基板70上に絶縁層20を配置し、絶縁層の表面に導電層30A,30B及びコンデンサ電極130を埋め込むように、支持体40Sを絶縁層20と重ね合せ、真空積層する(図6(E))。
この際、支持体40Sと基板70との位置合わせは、予め支持体40S及び基板70の面内の一部分に貫通孔(図示せず)を形成し、この貫通孔にピンを嵌め込むことでなされる。
基板70に絶縁層20を積層後、支持体40Sを一般的な方法によりエッチング除去し、露出した絶縁層20の表面に炭酸ガスレーザーやUV/YAGレーザー、エキシマレーザーを用いてビアホール151を形成する(図6(F))。
このとき、予め印刷形成したアライメントマーク160A,160Bを読み込んでビア加工を行うが、後のレジスト露光工程で使用するアライメントマークの加工も同時に行う。
さらに、過マンガン酸カリウム等の薬液で表面を粗化した後、無電解めっき処理を行い、その表面にレジストを貼り付けた後、露光・現像を行う。これにより、パターニングレジスト170が形成される。露光の際の位置合わせは先に形成したアライメントマーク160A,160Bを基準に行う。最後にパターンめっきを用いてビアホール151を満たし、フィルドビアホール150A,150Bを形成する(図6(G))。
そして、パターニングレジスト170をアルカリで剥離した後、弱いエッチング処理にて無電解めっき層を除去し、絶縁層20上に第1配線層40A〜40Eを形成する(図6(H))。
これにより、受動機能部140は誘電体層120をコンデンサ電極130と第1配線層40Eで挟んだ3層構造となり、コンデンサ素子としての機能を有することになる。
次に、パターニングにより先端を絶縁層20の表面と平滑な状態で露出した電極(導電層30A,30B)に接するように抵抗体50を印刷形成する。この抵抗ペーストをスクリーン印刷でパターン印刷して熱硬化させ抵抗素子を形成する(図6(I))。
また、プリント配線板10Bを多層配線板とする場合、図6に示す(A)〜(I)の工程を複数回繰り返すことで可能となる。
なお、本発明においては受動素子の電気特性を所定抵抗値の許容範囲内に入るように、レーザーによるトリミングを行うことも可能である。この場合、絶縁層20上に形成した抵抗体50の膜にレーザーを照射してトリミング溝を形成し、抵抗体50の全抵抗を調整する。
上述したように本実施形態によれば、支持体40S上に1対の導電層30A,30Bを形成し、基板70上に絶縁層20を配置し、絶縁層20表面に各導電層30A,30Bを埋め込むように、支持体40Sを絶縁層20上に真空積層する工程と、積層された支持体40Sを除去しているので、絶縁層20の表面に対して表面が平滑に露出するように埋め込まれた1対の導電層30A,30Bを形成することが容易になる。そのため、平滑な表面に抵抗体を印刷できることから、印刷のばらつきを少なくすることができる。また、抵抗体をスクリーン印刷により形成しているので、生産性と経済性に優れている。よって、生産性と経済性に優れ、特性のばらつきの少ない抵抗素子を内蔵したプリント配線板及びその製造方法を提供することができる。
また、本実施形態によれば、セミアディティブ法により配線層40A〜40Eを形成するので、サブトラクティブ法(第1の実施形態)よりもファインパターンの形成が可能であり、半導体パッケージ等のより高密度なプリント配線板の製造が可能となる。
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に構成要素を適宜組み合わせてもよい。
本発明の第1の実施形態に係るプリント配線板の構造の一例を示す図である。 本発明の第1の実施形態に係るプリント配線板の製造方法の一例を示す図である。 本発明の第2の実施形態に係るプリント配線板の構造の一例を示す図である。 本発明の第2の実施形態に係るプリント配線板の製造方法の一例を示す図である。 本発明の第3の実施形態に係るプリント配線板の構造の一例を示す図である。 本発明の第3の実施形態に係るプリント配線板の製造方法の一例を示す図である。
符号の説明
10・・・プリント配線板、20,20A,20B・・・絶縁層、30A,30B・・・導電層、40・・・金属層、40A〜40E・・・第1配線層、40S・・・支持体、50・・・抵抗体、60A〜60D・・・スルーホールめっき、70・・・基板、80A〜80E・・・第2配線層、90・・・受動機能部(抵抗)、100・・・抵抗部、110・・・コンデンサ部、120・・・誘電体層、130・・・コンデンサ電極、140・・・受動機能部(コンデンサ)、150A,150B・・・フィルドビアホール、160A,160B・・・アライメントマーク、170・・・パターニングレジスト。

Claims (4)

  1. 基板と、
    前記基板上に形成された絶縁層と、
    前記絶縁層からそれぞれ表面が平滑に露出するように、互いに離れて前記絶縁層の表面に埋め込み形成された1対の導電層と、
    前記各導電層と個別に一部が重なるように前記絶縁層上に選択的に形成された1対の配線層と、
    前記各導電層を電気的に接続するように、少なくとも当該各導電層の一部と前記絶縁層の一部との上に形成された抵抗体と
    を備えたことを特徴とするプリント配線板。
  2. 請求項1に記載のプリント配線板において、
    前記各配線層は、前記各導電層および前記絶縁層のエッチング速度よりも大きいエッチング速度を有する金属よりなることを特徴とするプリント配線板。
  3. 金属層上に1対の導電層を形成する工程と、
    基板上に絶縁層を配置する工程と、
    前記絶縁層表面に前記各導電層を埋め込むように、前記金属層を前記絶縁層上に積層する工程と、
    前記積層された金属層を選択的にエッチングすることにより、前記1対の導電層に個別に接する1対の配線層を形成するとともに、前記各配線層の間における各導電層の表面と前記絶縁層の表面とを互いに平滑に露出させる工程と、
    前記各導電層を電気的に接続するように、少なくとも当該各導電層の一部と前記絶縁層の一部との上に抵抗体をスクリーン印刷により形成する工程と
    を備えたことを特徴とするプリント配線板の製造方法。
  4. 支持体上に1対の導電層を形成する工程と、
    基板上に絶縁層を配置する工程と、
    前記絶縁層表面に前記各導電層を埋め込むように、前記支持体を前記絶縁層上に積層する工程と、
    前記積層された支持体を除去して、前記各導電層の表面と前記絶縁層の表面とを互いに平滑に露出させる工程と、
    前記露出させた絶縁層上に前記各導電層と個別に一部が重なるように1対の配線層を形成する工程と、
    前記各導電層を電気的に接続するように、少なくとも当該各導電層の一部と前記絶縁層の一部との上に抵抗体をスクリーン印刷により形成する工程と
    を備えたことを特徴とするプリント配線板の製造方法。
JP2004276045A 2004-09-22 2004-09-22 プリント配線板の製造方法 Expired - Fee Related JP4529614B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004276045A JP4529614B2 (ja) 2004-09-22 2004-09-22 プリント配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004276045A JP4529614B2 (ja) 2004-09-22 2004-09-22 プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
JP2006093352A true JP2006093352A (ja) 2006-04-06
JP4529614B2 JP4529614B2 (ja) 2010-08-25

Family

ID=36234035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004276045A Expired - Fee Related JP4529614B2 (ja) 2004-09-22 2004-09-22 プリント配線板の製造方法

Country Status (1)

Country Link
JP (1) JP4529614B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102548238A (zh) * 2011-12-31 2012-07-04 东莞生益电子有限公司 提高pcb板内埋电阻的电阻值精度的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56146202A (en) * 1980-04-14 1981-11-13 Matsushita Electric Ind Co Ltd Glazed resistor forming porcelain substrate
JPH0389590A (ja) * 1989-08-31 1991-04-15 Murata Mfg Co Ltd 厚膜抵抗体付回路基板の製造方法
JPH03196597A (ja) * 1989-12-25 1991-08-28 Matsushita Electric Works Ltd 印刷配線板の製造方法
JPH04127492A (ja) * 1990-09-19 1992-04-28 Toppan Printing Co Ltd プリント配線用材とその製造方法とプリント配線板
JP2004253432A (ja) * 2003-02-18 2004-09-09 Matsushita Electric Ind Co Ltd プリント配線基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56146202A (en) * 1980-04-14 1981-11-13 Matsushita Electric Ind Co Ltd Glazed resistor forming porcelain substrate
JPH0389590A (ja) * 1989-08-31 1991-04-15 Murata Mfg Co Ltd 厚膜抵抗体付回路基板の製造方法
JPH03196597A (ja) * 1989-12-25 1991-08-28 Matsushita Electric Works Ltd 印刷配線板の製造方法
JPH04127492A (ja) * 1990-09-19 1992-04-28 Toppan Printing Co Ltd プリント配線用材とその製造方法とプリント配線板
JP2004253432A (ja) * 2003-02-18 2004-09-09 Matsushita Electric Ind Co Ltd プリント配線基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102548238A (zh) * 2011-12-31 2012-07-04 东莞生益电子有限公司 提高pcb板内埋电阻的电阻值精度的方法

Also Published As

Publication number Publication date
JP4529614B2 (ja) 2010-08-25

Similar Documents

Publication Publication Date Title
KR100673860B1 (ko) 임베디드 인쇄회로기판 제작방법
JP4061318B2 (ja) メッキによるチップ内蔵型プリント回路基板およびその製造方法
US8726495B2 (en) Multi-layer board manufacturing method thereof
US7338892B2 (en) Circuit carrier and manufacturing process thereof
KR20060044913A (ko) 프린트 배선판 및 그 제조 방법
JP2007208263A (ja) 薄膜キャパシタ内蔵型印刷回路基板の製造方法
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
EP3039948B1 (en) Method for manufacturing a flexible circuit board
KR100782404B1 (ko) 인쇄회로기판 및 그 제조방법
JP4657870B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4529614B2 (ja) プリント配線板の製造方法
JP2000323841A (ja) 多層回路基板とその製造方法
JP4797310B2 (ja) アライメントマーク
JP4385729B2 (ja) キャパシタ素子内蔵多層回路板及びその製造方法
JP4802575B2 (ja) 電気回路基板
KR100653247B1 (ko) 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법
JP4857547B2 (ja) 部品を内蔵した多層配線基板の製造方法
JP2004241512A (ja) プリント配線基板の導電パターン及びプリント配線基板
JP2005072229A (ja) キャパシタ素子内蔵多層プリント配線板
JP2003017858A (ja) 素子内蔵配線板素子内蔵多層配線板
KR101480557B1 (ko) 인쇄회로기판 및 그 제조방법
KR100704935B1 (ko) 소자 내장 인쇄회로기판 및 그 제조방법
JP2001332855A (ja) 多層配線基板の製造方法
JP2001320169A (ja) 多層回路基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070824

A131 Notification of reasons for refusal

Effective date: 20091208

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20100204

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100518

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100531

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees