JP2003017858A - 素子内蔵配線板素子内蔵多層配線板 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】素子内蔵多層配線板の内層に取付けられた個々
の素子部品を個別に測定、評価するための素子内蔵配線
板及び素子内蔵多層配線板を提供する。 【解決手段】第１の配線パターンが形成されたコア基材
１ａと、第１の配線パターンを有する面側の前記コア基
材１ａ上に塗布・形成されており、接続用有底孔７₂，
８₂を穿設した絶縁層１ｂと、絶縁層１ｂの表面に形成
した、少なくとも１つの内蔵素子９ｂ及び内蔵素子９ｂ
と接続されていない第２の配線パターンとを備え、第
１、第２の配線パターン間は、接続用有底孔７₂，８₂を
介して電気的に接続され、内蔵素子９ｂは、少なくとも
他のいかなる内蔵素子とも電気的、磁気的に接続されて
おらず、その特性を個別に調整可能に構成したことを特
徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、少なくとも一方の
基板の内層に、コンデンサ、抵抗等の膜素子を用いて構
成された回路基板と、他の回路基板とを対向して接合し
た素子内蔵多層配線板において、前記内層に形成された
個々の素子を測定、調整、評価するための、素子内蔵配
線板及び素子内蔵多層配線板の構造に関するものであ
る。

【０００２】

【従来の技術】近年、電子機器は小型化が進んでいる
が、携帯情報端末の発達や、コンピューターを持ち運ん
で操作するいわゆるモバイルコンピューティングの普及
によって、さらに小型、薄型且つ高精細の多層配線基板
が求められる傾向にある。

【０００３】また、通信機器に代表されるように、高速
動作が求められる電子機器が広く使用されるようになっ
てきた。高速動作が求められるということは、高い周波
数の信号に対し、正確なスイッチングが可能であるなど
多種な要求を含んでいる。このような電子機器に対応す
るため、高速な動作に適した多層プリント配線板が求め
られてきている。

【０００４】ところで、高速な動作を行うためには、配
線の長さを短くし、電気信号の伝播に要する時間を短縮
することが必要である。そこで、配線の長さを短縮する
ために配線の幅を細くし、配線の間隙を小さくするとい
う、小型、薄型且つ高精細の多層配線基板が求められる
傾向にある。

【０００５】このような高密度配線の要求に対応するた
めのプリント配線基板として、ビルドアップ配線板と呼
ばれるものが知られている。すなわち、このビルドアッ
プ配線板は、リジットなプリント配線板などからなるコ
ア層の両面に、薄い樹脂層と導体配線層とを順に１乃至
複数層積層してビルドアップ層を形成したもので、樹脂
層にフォトリソグラフィー技術などにより微細な層間接
続が形成されるため、従来のスルーホール基板に比べは
るかに高密度の配線設計が可能である。

【０００６】ここで、本発明の理解を助けるために、ビ
ルドアップ配線板（多層プリント配線基板）の具体的構
造につき、本出願人が先の平成１２年７月２４日付けに
て出願した特願２０００−２２２００１号を参照して概
説する。まず、ビルドアップ配線板の製造工程につき、
図１３（Ａ）〜（Ｇ）を参照して説明する。なお、この
説明例では、後述する外層導電体上に金が被着される例
で行うものとする。

【０００７】図１３（Ａ）に示す如く、例えば多層プリ
ント配線基板２０は、例えば、エポキシ樹脂製，ガラス
繊維強化エポキシ樹脂製などの平板状の絶縁基板２１を
基台として用い、この絶縁基板２１の上面２１ａ及び下
面２１ｂの上に内層導電体２２（２２ａ），２２（２２
ａ）を積層（電気メッキ）して、これらの内層導電体２
２ａ，２２ａをエッチング処理して内層回路パターン２
２，２２を形成する。

【０００８】尚、絶縁基板２１上に内層回路パターン２
２，２２を形成する方法は周知のことであり、絶縁基板
２１の上面２１ａ及び下面２１ｂの上に積層（電気メッ
キ）した銅箔よりなる内層導電体２２ａ，２２ａに、ド
ライフィルムを張り付けてフォトマスクを通して紫外光
によって露光し、更に、１％炭酸ソーダ水溶液によって
現像した後、塩化第二銅水溶液でエッチング処理する。
そしてエッチング処理を終了後、ドライフィルムを剥離
して内層回路パターン２２，２２が得られるものであ
る。

【０００９】次に、図１３（Ｂ）に示した如く、内層回
路パターン２２，２２を形成した絶縁基板２１の上面２
１ａ及び下面２１ｂの上に絶縁層２３，２３を塗布・形
成する。これらの絶縁層２３，２３は、図示しない酸化
剤に対して難溶性を示す液状の樹脂を主体とし、この樹
脂（樹脂液）の中に酸化剤に対して可溶性を示す無機粉
末を分散させて積層している。更に、この樹脂（樹脂
液）の中にはこの他機械加工時の耐衝撃性を持たせるた
めの応力緩和剤とか、添加剤などを少量含ませている。

【００１０】前記した絶縁層２３は、後述するように、
この絶縁層２３の上に外層導電体２５ａを積層するため
のメッキ処理を施す前に、絶縁層２３を化学粗化処理す
るに際して有害物を使用することなく、無害な過マンガ
ン酸塩を主とした酸化剤で化学粗化処理ができるよう、
絶縁層２３の材料が予め選定されている。また、絶縁層
２３内の前記した図示しない無機粉末は、後述するよう
に酸化剤を用いて絶縁層２３の表面を粗面化する際に、
酸化剤により絶縁層２３の表面に露出した図示しない無
機粉末が溶け出して表面粗さが形成されるものであり、
表面粗さ及びレーザ加工を加味して無機粉末（炭酸カル
シウム）の粒径を１５μｍ以下（平均粒径：１μｍ〜５
μｍで、より好ましくは２μｍ〜４μｍが良い）に設定
している。

【００１１】次に、図１３（Ｃ）に示した如く、絶縁基
板２１の上面２１ａに形成した内層回路パターン２２
と、後述するように絶縁層２３の上に形成した外層回路
パターン２５とを電気的に接続するために、内層回路パ
ターン２２の上方で絶縁層２３の表面側の所定の位置か
らレーザー光を照射して、接続用有底孔（バイヤホー
ル）２４を内層回路パターン２２に到達するまで穿設
し、内層回路パターン２２を露出させる。一般にレーザ
ー光は無機物には余り適さないといわれているが、ここ
では、絶縁層２３内に含有した炭酸カルシウムの粉末の
粒径及び含有量を前記したように設定し、所定の条件下
でレーザー光を照射することにより、接続用有底孔２４
を容易に穿設することができる。

【００１２】また、接続用有底孔２４の形状は、内層回
路パターン２２側のランドが細径で、且つ、後述する外
層回路パターン２５側のランドが太径となるように、レ
ーザー光の焦点を若干ずらし、パルス幅の制御、レーザ
ー光のエネルギー密度の制御、パルスエネルギーの制
御、レーザー光学系を加える等により図示角度θ（θ：
約２０°〜約９０°程度）のテーパをつけて、後述する
ように接続用有底孔２４の内壁にメッキ処理よる外層導
電体２５ａを被着し易くしている。この接続用有底孔２
４の形状は４５°〜約８５°の範囲で上方に拡開するこ
とが好ましい形態であり、より好ましくは８５°が良
い。

【００１３】内層回路パターン２２と外層回路パターン
２５とを接合するための接続用有底孔２４の形成は、例
えばレーザ法やフォトエッチング法により行う。孔径と
してはΦ３０〜Φ２００μｍであり、レーザ光として
は、内層回路パターン２２のダメージ、絶縁層の変質、
加工精度、加工時間等を勘案して、短パルスの例えば、
ＣＯ₂レーザを０．２Ｗ出力で孔径により、１〜３パル
ス照射させることにより形成する。

【００１４】次に、図示していないが、次工程での例え
ば外層導電体２５ａの形成が容易に行えるよう、接続用
有底孔２４を設けた後、絶縁基板２１の上面２１ａ及び
下面２１ｂの上に積層した絶縁層２３，２３の表面及び
この絶縁層２３，２３に穿設した接続用有底孔２４を粗
面化するために、過マンガン酸塩を主とした酸化剤を用
いて酸化剤処理（化学粗化処理）を施すものである。

【００１５】次に、図１３（Ｄ）に示した如く、粗面化
した絶縁層２３，２３の表面及びこの絶縁層２３に穿設
した接続用有底孔２４の内壁に、例えば無電解銅メッキ
処理及び電解銅メッキ処理を施して外層回路パターン２
５，２５を形成するための外層導電体２５ａ，２５ａを
積層する。

【００１６】次に、図１３（Ｅ）に示した如く、絶縁基
板２１の上面２１ａ側及び下面２１ｂ側に積層した外層
導電体２５ａ，２５ａをエッチング処理して外層回路パ
ターン２５，２５を形成する。ここでは、絶縁基板２１
の上面２１ａに形成した内層回路パターン２２と、絶縁
層２３上に形成した外層回路パターン２５とが接続用有
底孔２４の内壁に被着した外層導電体２５ａにより電気
的に接続され、且つ、絶縁基板２１の上面２１ａ側の外
層回路パターン２５と絶縁基板２１の下面２１ｂ側の外
層回路パターン２５とが内壁に被着した外層導電体２５
ａにより電気的に接続されるようエッチング処理を施し
ている。

【００１７】次に、図１３（Ｆ）に示した如く、外層導
電体２５ａ，２５ａ、外層回路パターン２５、２５以外
の部分にソルダーレジストを形成し、しかる後、無電解
金メッキにより外層回路パターン２５、２５及び接続用
有底孔２４の上部の外層導電体２５ａ上に厚み０．０３
〜０．５μｍの金をコーティングすることにより、外層
回路パターン２５及び接続用有底孔２４の上部の外層導
電体２５ａ上に被着部材である金２６が被着されたバイ
ヤインパッドを有するプリント配線基板が形成される。

【００１８】次に、図１３（Ｇ）に示した如く、バイヤ
インパッドを有するプリント配線基板の接続用有底孔
（バイヤホール）２４の上部である外層導電体２５ａ上
に金を装填することにより、例えば、金バンプ２７が形
成された先願発明になるビルドアップ配線板２０が形成
される。なお、この金バンプ２７の形成に際しては、予
め、バイヤホール２４の上部の外層導電体２５ａ上部に
金が被着されていることにより、それは円滑に行われる
ものである。

【００１９】ここで、従来技術について図９〜図１２を
参照して説明する。図９は、代表的なヒルドアップ方式
を用いた従来の素子内蔵多層配線板の第１の状態を示す
斜視図、図１０は、同、従来の素子内蔵多層配線板の第
２の状態を示す斜視図、図１１は、同、従来の素子内蔵
多層配線板の斜視図、図１２は、図１１の状態における
回路図である。

【００２０】図９で明示される如く、ベース基板となる
内層コア材３１に内層回路パターン３２を形成し、同時
にコンデンサ３３や、抵抗３４、図示しないコイルなど
の受動素子や、図示しないダイオードやトランジスター
などの能動素子を、前記した内層コア材３１上に形成す
る。この図９の場合、コンデンサ３３と抵抗３４とを内
蔵している例で示している。抵抗３４と層間を用いたコ
ンデンサ３３とで内部側の電極を形成する。

【００２１】この図９において、前記した抵抗３４の形
成方法は、例えば、抵抗体ペーストを印刷により形成す
る方法や、導体層下面にあらかじめ形成されている抵抗
体膜を覆っている導体層である銅のみを選択的にエッチ
ングすることにより、抵抗体を顕わにして抵抗を形成す
る方法などがあるが、どちらを用いても良い。層間を用
いたコンデンサ３３は、前記した電極を前記したパター
ン材と同じにする場合は、パターン形成時に同時に形成
する。このようにして、内層加工が終了する。なお、３
５は、外層接続用ランドである。

【００２２】次に、図１０の如く、前記した内層回路パ
ターン３２、コンデンサ３３、抵抗３４等が設けられて
いるベース基板となる内層コア材３１上に絶縁層３６を
形成し、前記した内層回路パターン３２と、後述する如
くこの絶縁層３６の上に形成される内蔵素子であるコン
デンサ電極３８とを電気的に接続するために、図示しな
いレーザー光を絶縁層３６上より照射して接続用のレー
ザバイヤ３７（以後、レーザーバイヤホールと称する）
を形成する。

【００２３】次に、この絶縁層３６の全面にスパッタリ
ングにより、図示しない抵抗体膜を形成し、これを導電
層として銅めっきをかけ、図９と同様に、パターン３
９、内蔵素子であるコンデンサ電極３８を形成すること
により、外層加工が終了する（図１１）。

【００２４】さらに多層化する必要がある場合は、前記
した図１０、図１１の工程を繰り返して、積み重ねるよ
うに回路を形成する。図１２は、図１１までの工程が終
了した段階において、素子内蔵多層配線板上に形成され
た回路を図式化したものである。

【００２５】

【発明が解決しようとする課題】ところで、一般的なチ
ップ部品、例えば抵抗の場合、その抵抗値等を測定し、
またコンデンサの場合、その容量値、損失値等を測定し
て、あらかじめ定められた規格に合格したもののみが製
品として出荷されるものである。

【００２６】素子内蔵配線板及び素子内蔵多層配線板も
前記したチップ部品と同様に、各内蔵素子の特性を測定
し、場合によっては、レーザー等によりトリミングをし
て特性を調整し、あらかじめ定められた規格に合格し
た、例えば、素子内蔵多層配線板のみを製品として出荷
するものである。

【００２７】しかしながら、例えば図１２において、抵
抗が十数Ω、コンデンサが数ｐＦであった場合、抵抗値
と容量値の分離が難しく、また、容量値の測定も難し
い。また、同様に損失値は、抵抗値の影響で測定するこ
とができない。また、素子が直列に接続された場合で
も、数ｐＦのコンデンサを測定するケースなどの場合、
他の素子や、配線パターンなどの浮遊容量などが影響し
正確な測定は難しい。

【００２８】前記した図１２のようなケースや、もしく
はさらに複雑な回路網になった場合、各素子の特性値の
分離は難しく、素子単体での評価は困難であり、個々の
素子特性の集合体である回路の動作特性で合否の判断を
せざるをえない。しかしながら、個々の素子特性の集合
体である回路の動作特性で合否の判断をせざるをえない
場合、仮に、その回路の動作特性が本来のものとかけ離
れていた場合は、不合格となって製品としては出荷でき
なくなる。この場合は、それまでの工程が全て無駄とな
ってしまうことになると共に、回路を構成する部品（素
子）そのものを全て交換しなければならなくなる。

【００２９】本来各素子には、求められる特性があり、
この特性を正確に測定し、あらかじめ定められた規格に
合格したもののみが製品として出荷されるべきものであ
る。しかるに、求められる素子の特性にもバラツキの許
容度があり、その許容度の範囲の中で最も悪い組み合わ
せで組立てられ、回路の動作特性で合否の判断をせざる
をえなくなった時に、前記したような大きな問題となっ
て浮かび上がってくる。

【００３０】そこで、本発明者等は鋭意検討した結果、
素子内蔵配線板、又はこの素子内蔵配線板がビルドアッ
プされて出来上がる素子内蔵多層配線板を構成する素子
そのものを単体で測定できるようにし、個々の素子の性
能が保証できる素子内蔵配線板及び素子内蔵多層配線板
の構造を案出したものであり、かかる素子内蔵配線板及
び素子内蔵多層配線板を提供することを目的にする。

【００３１】

【課題を解決するための手段】本発明は、かかる目的を
達成するためになされたものであり、請求項１記載の発
明は、第１の配線パターン６₁，７₁，８₁が形成された
コア基材１ａと、前記第１の配線パターン６₁，７₁，８
₁を有する面側の前記コア基材１ａ上に塗布・形成され
ており、接続用有底孔７₂，８₂を穿設した絶縁層１ｂ
と、前記絶縁層１ｂの表面に形成した、少なくとも１つ
の内蔵素子９ｂ及び前記内蔵素子９ｂと接続されていな
い第２の配線パターン６，７,８とを備え、前記第１、
第２の配線パターン間は、前記接続用有底孔７₂，８₂を
介して電気的に接続され、前記内蔵素子９ｂは、少なく
とも他のいかなる内蔵素子１１とも電気的、磁気的に接
続されておらず、その特性を個別に調整可能に構成した
ことを特徴とする。

【００３２】請求項２記載の発明は、第１の配線パター
ン６₁，７₁，８₁が形成されたコア基材１ａと、前記第
１の配線パターン６₁，７₁，８₁を有する面側の前記コ
ア基材１ａ上に塗布・形成されており、第１の接続用有
底孔７₂，８₂を穿設した第１の絶縁層１ｂと、前記第１
の絶縁層１ｂの表面に形成した、少なくともその特性が
調整済みの第１の内蔵素子９ｂ及び前記第１の内蔵素子
９ｂと接続されていない第２の配線パターン６，７,８
と、第３の配線パターン３，５を有すると共に第２の接
続用有底孔３ａ，３ｃ，５ａ，５ｃが穿設され、前記し
た第１の絶縁層１ｂ上に設けられる第２の絶縁層２と、
前記第２の絶縁層２の表面に形成した少なくとも１つの
第２の内蔵素子４ｂとを備え、前記第１、第２の配線パ
ターン間は、前記第１の接続用有底孔７₂，８₂を介して
電気的に接続されると共に前記第２、第３の配線パター
ン６，７,８、３，５間は、前記第２の接続用有底孔３
ａ，３ｃ，５ａ，５ｃを介して電気的に接続され、前記
第２の内蔵素子４ｂは、少なくとも他のいかなる内蔵素
子とも電気的、磁気的に接続されておらず、その特性を
個別に調整可能に構成したことを特徴とする。

【００３３】請求項３記載の発明は、請求項１又は請求
項２記載の素子内蔵配線板又は素子内蔵多層配線板にお
いて、前記内蔵素子は、抵抗素子、コンデンサ素子、コ
イル素子、ダイオード素子、トランジスター素子の何れ
かであることを特徴とする。

【００３４】

【発明の実施の形態】以下、本発明の好適な一実施例を
添付図面に基づいて説明する。なお、以下に述べる実施
例は本発明の好適な具体例であるから、技術的に好まし
い種々の限定が付されているが、本発明の範囲は、以下
の説明において特に本発明を限定する旨の記載がない限
り、これらの態様に限られるものではない。

【００３５】図１は、本発明に係る素子内蔵配線板の一
実施例を示す斜視図、図２は、本発明に係る素子内蔵配
線板を構成する素子内蔵基板の斜視図、図３は、本発明
に係る素子内蔵配線板を作製するための第１の状態を示
す斜視図、図４は、本発明に係る素子内蔵配線板を作製
するための第２の状態を示す斜視図、図５は、本発明に
係る素子内蔵配線板を作製するための第３の状態を示す
斜視図、図６は、本発明に係る素子内蔵配線板を作製す
るための第４の状態を示す斜視図、図７は、本発明に係
る素子内蔵多層配線板を作製するための第１の状態を示
す斜視図、図８は、本発明に係る素子内蔵多層配線板を
作製するための第２の状態を示す斜視図工程図である。
なお、以下の説明において、従来と同一構成部分は同一
の符号を用い、その詳細な説明は省略する。

【００３６】図１は、本実施例に係る完成した素子内蔵
多層配線板１０Ａの好ましい一実施例を示す斜視図であ
る。図１において１は、例えば、エポキシ樹脂製，ガラ
ス繊維強化エポキシ樹脂製などの平板状の絶縁基板より
なる後に詳述するベース基板、２は、このベース基板１
上に設けられる外層側絶縁層、３は、この外層側絶縁層
２の例えば上部側に設けられる第１の接続パターンで、
接続用有底孔であるレーザバイヤホール３ａ，同、レー
ザバイヤホール３ｃ及びこれらレーザバイヤホール３
ａ，３ｃを接続するための接続パターン３ｂとより構成
されている。

【００３７】４は、大略Ｌ字状のパターンであり、外層
側絶縁層２上の幅方向に向かって一端部４ａが、外層側
絶縁層２上の長手方向に向かって他端部４ｃがそれぞれ
延出されている。なお、４ｂは、パターン４の長手方向
略中央部に形成された内蔵抵抗素子である。

【００３８】５は、前記した外層側絶縁層２の例えば下
部側に設けられる第２の接続パターンで、前記と同様の
接続用有底孔であるレーザバイヤホール５ａ，同、レー
ザバイヤホール５ｃ及びこれらレーザバイヤホール５
ａ，５ｃを接続するための接続パターン５ｂとより構成
されている。

【００３９】次に、図２以降を参照して本実施例に係る
素子内蔵多層配線板１０の具体的構成につき詳細に説明
する。図２は、本実施例に係る素子内蔵多層配線板１０
を構成する素子内蔵基板（ベース基板）１の斜視図であ
り、前記した図１において、外層側絶縁層２を取り除い
た斜視図である。

【００４０】図２中６は、前記したベース基板１上に設
けられた、例えば、コンデンサ外側電極、６ａは前記し
たコンデンサ外側電極６の一端部、６ｅはこのコンデン
サ外側電極６の他端でコンデンサ外部電極側のレーザバ
イヤホールパッド、６ｂは前記した一端部６ａと連続し
ている接続部、６ｄは前記したレーザバイヤホールパッ
ド６ｅと連続している接続部、６ｃはこれら接続部６
ｂ、６ｄと連続している接続部である。

【００４１】７₂は、インナーバイヤホール、７ａはこ
のインナーバイヤホール７₂に接続しており、前記した
ベース基板１の幅方向の一端に向かって延出している延
出部である。

【００４２】８は、コンデンサ内部電極であり、コンデ
ンサ内部電極側レーザバイヤホール８₂が設けられた一
端部、８ｃは、コンデンサ内部電極側のレーザバイヤホ
ールパッド、８ｂは、これらレーザバイヤホール８₂と
レーザバイヤホールパッド８ｃを接続するための接続パ
ターンである。

【００４３】９は、大略Ｌ字状の抵抗体であり、前記し
たベース基板１上の幅方向に抵抗、レーザバイヤホール
パッドとなる一端部９ａが、ベース基板１上の長手方
向に抵抗、レーザバイヤホールパッドとなる他端部９
ｃがそれぞれ延出されている。なお、９ｂは、抵抗体９
の長手方向略中央部に形成された内蔵抵抗素子である。

【００４４】また、１１は前記したコンデンサ外側電極
６の一端部６ａと相対向する如く設けられたコンデン
サ、１２は、コンデンサ内側電極である。

【００４５】ここで、図３以降を参照して本実施例に係
る素子内蔵配線板１０及び素子内蔵多層配線板１０Ａの
製造工程を説明すると共に素子内蔵配線板１０及び素子
内蔵多層配線板１０Ａを構成する素子そのものの測定方
法についても併せて説明する。図３は、本実施例に係る
素子内蔵配線板１０Ａを作製するための第１の状態を示
す斜視図であり、前記したベース基板１を構成するコア
材１ａの上部側にインナーバイヤホールパッド７₁、下
部側にコンデンサ内部電極６₁及びコンデンサ内部電極
側レーザーバイヤホールパッド８₁がそれぞれ形成され
ている。

【００４６】次に、素子内蔵配線板１０の具体的な作製
方法について詳述する。本実施例においては、厚さ０．
４mmの両面銅張りのコア材１ａに、パターニング、絶縁
層形成を繰り返し、所定の内蔵素子基板を形成するもの
で、その具体的工程につき図３〜図８を参照して説明す
る。実際の多層配線板では、両面を同時に形成していく
ものであるが、便宜上片側（表面）のみについて説明す
る。

【００４７】まず、図３において、後に形成することと
なるコンデンサ外側電極（図５の６ａ）に対向する内部
電極６₁を、あらかじめコア材１ａに設けられている２
０μｍ厚の銅箔をエッチング法にてパターン形成するこ
とにより形成する。同時に、外層側とレーザーバイヤを
接続するためのパット、レーザーバイヤホールパット８
₁、コア材１ａの表裏のパターンを接続するためのイン
ナーバイヤホール用のパット７₁も形成する。ここにお
けるエッチング法は、パターンとなる部分にエッチング
マスクを設け、パターン以外の不要な部分の銅を塩化第
２銅を主成分とするエッチング液にて、エッチング、除
去する方法を用いる。

【００４８】次に、図４は、図３の状態において、コア
材１ａの上部より絶縁性のある樹脂を形成した状態、す
なわち、本実施例に係る素子内蔵配線板１０を作製する
ための第２の状態を示す斜視図であり、この絶縁層１ｂ
は、例えば、３５μｍの厚さで形成する。絶縁性のある
樹脂としては、例えば、エポキシ系の樹脂や、ポリイミ
ド系樹脂、液晶ポリマー系樹脂、ポリオレフィン系樹脂
を用いる。本実施例では熱硬化性のあるエポキシ系の樹
脂を用いるが、光硬化性のある樹脂を用いても良い。形
成方法は、半硬化の状態にしたシートを真空中で熱圧着
する方法で行うが、インク状の樹脂を印刷法にて塗布す
る方法などもある。また、本実施例では絶縁層の厚さを
３５μｍとしたが、５μｍ〜２００μｍの範囲内で、素
子内蔵配線板の特性を考慮した厚さにすると便利であ
る。

【００４９】この図４において、７₂は、前記したイン
ナーバイヤホールパッド７₁と接続されるべくこの絶縁
層１ｂに形成したインナーバイヤホール、８₂は、前記
したコンデンサ内部電極側レーザーバイヤホールパッド
８₁と接続されるべくこの絶縁層１ｂに形成したレーザ
ーバイヤホールである。

【００５０】それぞれのバイヤホール７₂、８₂の形成方
法としては、絶縁層１ｂが形成された後、ドリルを用い
て、インナーバイヤホールに対応するφ１５０μｍの穴
７₂を明け、またＹＡＧレーザーにてレーザーバイヤホ
ール８₂を形成する。レーザーによるバイヤの加工に
は、今回はＹＡＧレーザーを用いたが、ＣＯ₂レーザー
などでも良い。この時、開孔する絶縁層樹脂の吸収波長
にあったレーザーの波長を用いることが望ましい。この
ときのレーザーバイヤホールの穴径は、上部でφ８０、
下部でφ６５である。また、インナーバイヤホールの径
は、φ１００μｍ〜φ５００μｍ、レーザーバイヤホー
ルの下部径は、φ２０μｍ〜φ４００μｍまでの範囲で
必要な穴径を選択する。

【００５１】ここで、インナーバイヤホールとは、ドリ
ル等で開孔したものをめっきをかけたスルーホールを、
樹脂多層基板内に埋め込んだものであり、本実施例では
ドリルを用いて開孔したが、レーザー光線を用いて開孔
する方法を用いてもよい。

【００５２】次に、絶縁層１ｂとその上に形成する導体
層との密着を良くするために、絶縁層１ｂ表面に微少な
凹凸を着け粗くする、すなわち粗化処理を施す（図は省
略）。この粗化方法は、薬液で絶縁樹脂表面のみをエッ
チングして粗すウエット工法と、プラズマ処理によって
絶縁樹脂表面を粗くする、ドライ工法がある。本実施例
では、次工程のスパッタによる成膜工程と連続処理が可
能な、プラズマ処理によるドライ工法を用いた。粗化処
理の終わった基板は、全面にスパッタ法を用いてＮｉＣ
ｒの抵抗体薄膜を０．２μｍの厚さになるように形成す
る。その後、電解めっき法により、銅を樹脂基板全面に
厚さ２０μｍで形成する。

【００５３】この後、図５において、パターン９、コン
デンサ外部側電極６ａ、レーザーバイヤホールパット８
ｃを、前記したパターン形成と同様は方法で、塩化第２
銅を主成分とするエッチング液にて、エッチング、形成
する。

【００５４】図５は、前記したベース基板１を構成する
絶縁層１ｂ上に形成された各内層パターンの詳細図、す
なわち、本実施例に係る素子内蔵配線板１０を作製する
ための第３の状態を示す斜視図であり、前記した如くこ
の絶縁層１ｂ上にインナーバイヤホール７₂、コンデン
サ外側電極６、コンデンサ内部電極８、抵抗体９等が形
成されている。

【００５５】続いて、図５の状態において、抵抗体９に
図６の抵抗部（内蔵素子）９ｂに対応したエッチングレ
ジストマスクを施し、銅のみを選択的にエッチング可能
なアルカリ系のエッチング剤を用いて、同抵抗部９ｂ上
の銅のみをエッチングすることにより、同抵抗体９ｂを
形成する。

【００５６】ここまでの状態で作製された状態を示した
ものが図６である。図６は、この図５の状態において略
Ｌ字状の抵抗体９の略中央部を、例えば、トリミングし
て抵抗部（内蔵素子）９ｂを設けたものである。すなわ
ち、この図６は、本実施例に係る素子内蔵配線板１０を
作製するための第４の状態、すなわち、素子内蔵配線板
１０の完成した状態を示す斜視図である。なお、この抵
抗部９ｂは、通常はエッチングのみで精度を出すもので
あり、トリミングは精度が出ないときのみ行うものであ
る。

【００５７】ここで、内蔵素子である抵抗体９を測定器
にて測定、合否の判断をする。測定の一例として、抵抗
体９ｂの測定を例にとって説明する。抵抗測定器のプロ
ーブを抵抗体９ｂの両端にあるレーザーバイヤホールパ
ット９ａ、９ｃに当てる。このとき、パット９ａ、９ｃ
表面にプローブによる打痕が残らないようなプローブ接
触条件にて行う。これは、打痕等の傷がレーザーバイヤ
ホールパット９ａ、９ｃに当てると、バイヤの接続信頼
性が悪くなるからである。

【００５８】抵抗体９ｂの測定と同様に、内蔵されたコ
ンデンサや、コイルは、その両端に用意したレーザーバ
イヤホールパット９ａ、９ｃを測定パットとして用い、
インピーダンス測定器で測定し合否の判断をする。測定
用のパットは、レーザーバイヤホールパット９ａ、９ｃ
以外でも、パターンの幅が広い部分や、専用の測定用パ
ットを設けることや、コンデンサなどでは直接、電極を
測定パットとしてもよい。測定パットはこのように、測
定器プローブが十分接触でき、測定に支障がない大きさ
があれば、特にどのような部分でもよい。このようにし
て、本実施例に係る素子内蔵配線板１０が完成するもの
である。

【００５９】図７は図６の状態において、抵抗素子が形
成された絶縁層１ｂの上部より、絶縁性のある樹脂より
なる絶縁層２を、例えば、３５μｍの厚さで形成した状
態を示す斜視図、すなわち、本実施例に係る素子内蔵多
層配線板１０Ａを作製するための第１の状態を示す斜視
図である。絶縁層２に用いられる樹脂は、前工程で形成
した絶縁層１ｂとは、同一の樹脂でなくてもよいが、本
実施例の試作では同一樹脂を用いた。また、絶縁層２の
厚さを３５μｍとしたが、前記したものと同様に５μｍ
〜２００μｍの範囲で適切な厚さを選択すればよい。

【００６０】絶縁層２が形成された後、第３の配線パタ
ーンである前記した第１の接続パターン３及び第２の接
続パターン５にそれぞれ設けられたレーザーバイヤホー
ルパッド部（図示せず）にＹＡＧレーザーにてレーザー
光を当て、そこにレーザーバイヤホール３ａ，３ｃ，５
ａ，５ｃをそれぞれ形成する。このときのレーザーバイ
ヤホールの穴径は、前記のレーザーバイヤホールと同様
に上部でφ８０、下部でφ６５の範囲のものがよい。こ
のレーザーバイヤホールも、下部径は、φ２０μｍ〜φ
４００μｍまでの範囲で必要な穴径を選択すればよく、
必ずしも前記したものと同じ径にする必要はない。

【００６１】すなわち、図７は、前記した図６の状態に
おいて、絶縁層１ｂ上に更に絶縁層２を形成し、この絶
縁層２上に抵抗、コンデンサ接続用パターンとなる第
１の接続用パターン３を形成したものである。また、４
は、大略Ｌ字状のパターンであり、前記した如く外層側
絶縁層２上の幅方向に向かって一端部４ａが、外層側絶
縁層２上の長手方向に向かって他端部４ｃがそれぞれ延
出されているものである。なお、第２の接続用パターン
５も前記した第１の接続用パターン３と同様な方法で形
成されるものである。この場合、第２の接続用パターン
５は、コンデンサ接続用パターンとなるものである。

【００６２】次に、前記したと同様に絶縁層２とその上
に形成する導体層との密着を良くするために、絶縁層２
の表面に粗化処理をドライ工法で施す（図は省略）。粗
化処理の終わった基板は、全面にスパッタ法を用いてＮ
ｉＣｒの抵抗体薄膜を０．２μｍの厚さになるように形
成する。その後、電解めっき法により、Ｃｕを基板全面
に厚さ２０μｍで形成する。

【００６３】この後、パターン４内部側の前記した素子
の接続用パターン３ｂ，５ｂを、塩化第２銅を主成分と
するエッチング液にて、エッチングにより形成すること
で、前記した第１の接続用パターン３、第２の接続用パ
ターン５が形成される。続いて、後述する図８の抵抗部
４ｂに対応した部分にエッチングマスクを施し、銅のみ
を選択的にエッチングして、抵抗体４ｂを形成する。

【００６４】ここまでの状態で作製された状態を示した
ものが、図８である。ここで、前記したと同様に内蔵素
子である抵抗体４を測定器にて測定、合否の判断をす
る。測定の方法は、抵抗部９ｂの測定法と同様に、外部
接続用のレーザービアホールパットに、抵抗測定器のプ
ローブを当てて測定する。

【００６５】更に、多層に形成する場合は、前記した工
程を繰り返して、導体、内蔵素子層を必要段形成した
後、前記したと同様の工程で、その内部にある素子の接
続用パターンを形成することで行う。

【００６６】また、層間の接続については、基板の全層
を貫通して空けられるスルーホールによる接続や、本実
施例にあるように、レーザーバイヤホール、インナーバ
イヤホールを用いると便利である。最外層となる層は、
内部にある素子の接続用パターンを形成すると同時に、
部品取り付け用ランドなども形成する。

【００６７】以後、必要に応じて、基板の表面にソルダ
ーレジストを形成、シルク文字印刷にて実装法などの情
報を形成した後に、外形の加工をし、素子内蔵のプリン
ト基板として完成することとなる。

【００６８】図８は、前記した図７の状態において、大
略Ｌ字状に形成したパターン４の幅方向の略中央部を、
例えば、トリミングして抵抗部（内蔵素子）４ｂを形成
したもので、この状態は、前記した図１の完成した素子
内蔵多層配線板１０Ａと同じ状態を示すものである。す
なわち、図８は、本実施例に係る素子内蔵多層配線板１
０Ａを作製するための第２の状態を示す斜視図である。
なお、この抵抗部４ｂも、前記した如く通常はエッチン
グのみで精度が出るものであり、トリミングは精度が出
ないときのみ行うものである。

【００６９】ここで、本実施例になる素子内蔵配線板１
０及び素子内蔵多層配線板１０Ａを構成する素子そのも
のの測定につき説明する。本実施例になる素子内蔵配線
板１０及び素子内蔵多層配線板１０Ａにおいて、形成し
た直後の内蔵素子は、その形成された層とその他の層で
は、他のどの素子にも電気的、磁気的に接続せず、その
後に形成される外側の層にて、スルーホール、インナー
バイヤホール、レーザーバイヤホールなどの層間を接続
するものを介し、パターンによって他の素子と接続、回
路として形成される構造である

【００７０】このように構成することで、内蔵素子を形
成した直後に、素子の諸特性を任意の測定器で測ること
ができる。この時、必要によりレーザー等でトリミング
をして所定の特性になるよう調整することも可能であ
る。

【００７１】前記した図２は、作成途中の素子内蔵配線
板１０の概念図で、内蔵素子である抵抗部９ｂおよびコ
ンデンサ１１の形成が終了した状態を示すものである。
ここで、抵抗部９ｂの特性を計測する場合は、外層との
接続に使用するレーザーバイヤホールのパット９ａ，９
ｃに測定器の端子を当てて測定すればよい。

【００７２】また、コンデンサ１１については、内部電
極から引き出された図示しない接続線につながるレーザ
ーバイヤホール８ａから、引き出された接続線８ｂによ
り接続されている外層接続用のレーザーバイヤホール８
ｃと、外部電極６ａから引き出された接続線につながる
外層接続用のレーザーバイヤホール６ｅ間で、測定すれ
ばよい。

【００７３】測定後、図１のように、図２の基板１上に
外側に絶縁層、パターンを形成し、内部の素子を接続部
３ｂ，５ｂにより接続する。必要により、抵抗４ｂやコ
イル、キャパシタなど内蔵素子をさらにこの層に形成し
てもよい。この場合も、他の素子とは直接接続せず、個
々の素子特性が測定できるようにし、素子の測定評価を
した後に、外層側に層を形成し、その形成した層に配し
たパターンによって接続する。

【００７４】

【発明の効果】請求項１の発明によれば、第１の配線パ
ターンが形成されたコア基材と、前記第１の配線パター
ンを有する面側の前記コア基材上に塗布・形成されてお
り、接続用有底孔を穿設した絶縁層と、前記絶縁層の表
面に形成した少なくとも１つの内蔵素子及び前記内蔵素
子と接続されていない第２の配線パターンとを備え、前
記第１、第２の配線パターン間は、前記接続用有底孔を
介して電気的に接続され、前記内蔵素子は、少なくとも
他のいかなる内蔵素子とも電気的、磁気的に接続されて
おらず、その特性を個別に調整可能に構成したことによ
り、個々の素子の特性を保証することができ、従って、
個々の素子特性の集合体である回路の特性も保証するこ
とができるものである。

【００７５】請求項２の発明によれば、第１の配線パタ
ーンが形成されたコア基材と、前記第１の配線パターン
を有する面側の前記コア基材上に塗布・形成されてお
り、第１の接続用有底孔を穿設した第１の絶縁層と、前
記第１の絶縁層の表面に形成した、少なくともその特性
が調整済みの第１の内蔵素子及び前記第１の内蔵素子と
接続されていない第２の配線パターンと、第３の配線パ
ターンを有すると共に第２の接続用有底孔が穿設され、
前記した第１の絶縁層上に設けられる第２の絶縁層と、
前記第２の絶縁層の表面に形成した少なくとも１つの第
２の内蔵素子とを備え、前記第１、第２の配線パターン
間は、前記第１の接続用有底孔を介して電気的に接続さ
れると共に前記第２、第３の配線パターン間は、前記第
２の接続用有底孔を介して電気的に接続され、前記第２
の内蔵素子は、少なくとも他のいかなる内蔵素子とも電
気的、磁気的に接続されておらず、その特性を個別に調
整可能に構成したことにより、個々の素子の特性を保証
することができ、従って、個々の素子特性の集合体であ
る回路の特性も保証することができるものである。

【００７６】また、作成途中で素子の合否が判断できる
ので、素子内蔵多層配線板の各製造工程により早い情報
の伝達ができ、製造工程の改善が素早くできる。

【００７７】また、規定された特性に入らない素子は、
製造工程内でトリミング等による特性調整が可能であ
り、歩留まりの向上が期待できる。

【図面の簡単な説明】

【図１】本発明に係る素子内蔵配線板の一実施例を示す
斜視図である。

【図２】本発明に係る素子内蔵配線板を構成する素子内
蔵基板の説明図である。

【図３】本発明に係る素子内蔵配線板を作製するための
第１の状態を示す斜視図である。

【図４】本発明に係る素子内蔵配線板を作製するための
第２の状態を示す斜視図である。

【図５】本発明に係る素子内蔵配線板を作製するための
第３の状態を示す斜視図である。

【図６】本発明に係る素子内蔵配線板を作製するための
第４の状態を示す斜視図である。

【図７】本発明に係る素子内蔵多層配線板を作製するた
めの第１の状態を示す斜視図である。

【図８】本発明に係る素子内蔵多層配線板を作製するた
めの第２の状態を示す斜視図である。

【図９】従来の素子内蔵多層配線板の第１の状態を示す
斜視図である。

【図１０】従来の素子内蔵多層配線板の第２の状態を示
す斜視図である。

【図１１】従来の素子内蔵多層配線板の斜視図である。

【図１２】図１１の状態における回路図である。

【図１３】先願発明になる多層プリント配線基板の製造
工程を示す説明図である。

【符号の説明】

１ａ ベース基板（コア基材） １ｂ 絶縁層 ２ 外層側絶縁層 ３ 第１の接続パターン ４ パターン ４ｂ 抵抗部（内蔵素子） ５ 第２の接続パターン ６ コンデンサ外側電極（第２の配線パターン） ６₁，７₁，８₁ 第１の配線パターン ７ インナーバイヤホール ７₂，８₂ 接続用有底孔 ７ａ 延出部 ８ コンデンサ内部電極（第２の配線パターン） ９ｂ 抵抗部（内蔵素子） １０ 素子内蔵多層配線板 １１ コンデンサ（内蔵素子） １２ コンデンサ内側電極

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E346 AA05 AA12 AA15 AA43 CC08 CC09 CC10 CC32 CC55 DD02 DD17 DD24 DD32 DD48 EE32 FF04 FF07 FF14 GG15 GG17 GG22 GG27 GG31 HH33

Claims (3)

【特許請求の範囲】
1. 【請求項１】第１の配線パターンが形成されたコア基材
   と、 前記第１の配線パターンを有する面側の前記コア基材上
   に塗布・形成されており、接続用有底孔を穿設した絶縁
   層と、 前記絶縁層の表面に形成した少なくとも１つの内蔵素子
   及び前記内蔵素子と接続されていない第２の配線パター
   ンとを備え、 前記第１、第２の配線パターン間は、前記接続用有底孔
   を介して電気的に接続され、 前記内蔵素子は、少なくとも他のいかなる内蔵素子とも
   電気的、磁気的に接続されておらず、その特性を個別に
   調整可能に構成したことを特徴とする素子内蔵配線板。
2. 【請求項２】第１の配線パターンが形成されたコア基材
   と、 前記第１の配線パターンを有する面側の前記コア基材上
   に塗布・形成されており、第１の接続用有底孔を穿設し
   た第１の絶縁層と、 前記第１の絶縁層の表面に形成した、少なくともその特
   性が調整済みの第１の内蔵素子及び前記第１の内蔵素子
   と接続されていない第２の配線パターンと、 第３の配線パターンを有すると共に第２の接続用有底孔
   が穿設され、前記した第１の絶縁層上に設けられる第２
   の絶縁層と、 前記第２の絶縁層の表面に形成した少なくとも１つの第
   ２の内蔵素子とを備え、 前記第１、第２の配線パターン間は、前記第１の接続用
   有底孔を介して電気的に接続されると共に前記第２、第
   ３の配線パターン間は、前記第２の接続用有底孔を介し
   て電気的に接続され、 前記第２の内蔵素子は、少なくとも他のいかなる内蔵素
   子とも電気的、磁気的に接続されておらず、その特性を
   個別に調整可能に構成したことを特徴とする素子内蔵多
   層配線板。
3. 【請求項３】前記内蔵素子は、抵抗素子、コンデンサ素
   子、コイル素子、ダイオード素子、トランジスター素子
   の何れかであることを特徴とする請求項１又は請求項２
   記載の素子内蔵配線板又は素子内蔵多層配線板。