JP2006091823A - フォトレジスト用剥離剤及びその剥離剤を利用した薄膜トランジスタ表示板の製造方法 - Google Patents

フォトレジスト用剥離剤及びその剥離剤を利用した薄膜トランジスタ表示板の製造方法 Download PDF

Info

Publication number
JP2006091823A
JP2006091823A JP2005047721A JP2005047721A JP2006091823A JP 2006091823 A JP2006091823 A JP 2006091823A JP 2005047721 A JP2005047721 A JP 2005047721A JP 2005047721 A JP2005047721 A JP 2005047721A JP 2006091823 A JP2006091823 A JP 2006091823A
Authority
JP
Japan
Prior art keywords
photoresist
weight
film transistor
thin film
transistor array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005047721A
Other languages
English (en)
Other versions
JP4653517B2 (ja
Inventor
Koshoku Boku
弘 植 朴
Seok Il Yoon
錫 壹 尹
Seong Bae Kim
聖 培 金
Wy-Youn Kim
▲ウィ▼ 溶 金
Shunhan Kyo
舜 範 許
Heiiku Kim
柄 郁 金
Sogen Tei
宗 鉉 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006091823A publication Critical patent/JP2006091823A/ja
Application granted granted Critical
Publication of JP4653517B2 publication Critical patent/JP4653517B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/422—Stripping or agents therefor using liquids only
    • G03F7/425—Stripping or agents therefor using liquids only containing mineral alkaline compounds; containing organic basic compounds, e.g. quaternary ammonium compounds; containing heterocyclic basic compounds containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Paints Or Removers (AREA)

Abstract

【課題】 フォトレジスト溶解性能及び剥離性が優れていて、フォトレジスト膜の下部に位置した金属配線の腐蝕を起こさないフォトレジスト用剥離剤及びその剥離剤を利用した薄膜トランジスタ表示板の製造方法を提供する。
【解決手段】 本発明は、５〜２０重量％のアルコールアミン、４０〜７０重量％のグリコールエーテル、２０〜４０重量％のＮ−メチルピロリドン及び０．２〜６重量％のキレート剤を含むフォトレジスト用剥離剤を利用してフォトレジスト剥離工程を行うことにより、フォトレジスト剥離工程で発生する金属層内のアンダーカットまたはオーバーハングのような配線のプロファイルを変形させる問題点を解決することができる。
【選択図】 図２

Description

本発明はフォトレジスト用剥離剤及びその剥離剤を利用した薄膜トランジスタ表示板の製造方法に関し、より詳しくは、液晶表示装置または有機発光表示素子などで使用される薄膜トランジスタ表示板の製造工程のうちフォトレジスト膜の下部に位置した金属層の腐蝕を防止することができるフォトレジスト用剥離剤及びその剥離剤を利用した薄膜トランジスタ表示板の製造方法に関する。
液晶表示装置は現在最も広く使用されている平板表示装置のうちの一つであって、電極が形成されている二枚の表示板と、その間に挿入される液晶層から構成され、電極に電圧を印加して液晶層の液晶分子を再配列させることによって透過する光量を調節する表示装置である。
液晶表示装置の中でも現在主に使用されているのは、電界生成電極が二つの表示板に各々備えられている構造である。一つの表示板には、複数の画素電極が行列形態で配列されていて、他の表示板には、一つの共通電極が表示板全面を覆っている構造の形態が主流である。このような液晶表示装置における画像の表示は、各画素電極に別途の電圧を印加することによって行われる。このために画素電極に印加される電圧をスイッチングするための三端子素子である薄膜トランジスタを各画素電極に連結し、この薄膜トランジスタを制御するための信号を伝達するゲート線と画素電極に印加される電圧を伝達するデータ線とを表示板（以下、‘薄膜トランジスタ表示板’と言う）に形成する。
この薄膜トランジスタは、ゲート線を通じて伝達される走査信号によってデータ線を通じて伝達される画像信号を画素電極に伝達または遮断するスイッチング素子としての役割を果たす。このような薄膜トランジスタは、自発光素子である能動型有機発光表示素子（AM-OLED）でも各発光素子を個別的に制御するスイッチング素子としての役割を果たす。
最近は、液晶表示装置または有機発光表示素子などの平板表示装置の面積が次第に大型化されていく傾向があり、ゲート線及びデータ線の長さが次第に長くなる。そのために低い比抵抗を有する材料で配線を形成することがより求められている。
このような低い比抵抗を満足する金属としてはアルミニウムなどがある。
しかし、このような金属は耐薬品性が低いため、薄膜トランジスタ表示板の製造中にエッチング工程で使用されるエッチング液またはエッチング後のフォトレジスト剥離工程で使用される剥離剤によって腐食され、アンダーカットまたはオーバーハングのような配線のプロファイルの変形が生じるという問題点がある。
本発明はフォトレジスト溶解能及び剥離性に優れ、フォトレジスト下部に位置する金属配線の腐蝕を防止することができるフォトレジスト用剥離剤及びその剥離剤を利用した薄膜トランジスタ表示板の製造方法を提供する。
本発明のフォトレジスト用剥離剤は、（i)５〜２０重量％のアルコールアミン、４０〜７０重量％のグリコールエーテル、２０〜４０重量％のＮ−メチルピロリドン及び０．２〜６重量％のキレート剤を含むか、(ii)Ｎ−モノエタノールアミン、ブチルジグリコール、Ｎ−メチルピロリドン及びキレート剤を含むか、(iii)５〜２０重量％のＮ−モノエタノールアミン、４０〜７０重量％のブチルジグリコール、２０〜４０重量％のＮ−メチルピロリドン、０．１〜３重量％のメチルガレート及び０．１〜３重量％のヒドロキシルエチルピペラザンを含む。
このように、フォトレジスト用剥離剤が特定の成分を含むことにより、アルミニウムのように耐薬品性の低い金属層で発生するガルバニック腐食を抑制しながら、金属層に対して悪影響を与えず、フォトレジストとの表面張力を適切に調節しながら、フォトレジスト剥離回数が増加しても、フォトレジストへの吸収性及び剥離性が低下せず、確実にフォトレジストの除去を実現することができる。
これらのフォトレジスト用剥離剤では、アルコールアミンはモノイソプロパノールアミン及びＮ−モノエタノールアミンからなる群より選択される少なくとも一つの化合物であるか、グリコールエーテルはカルビトール、メチルジグリコール及びブチルジグリコールからなる群より選択される少なくとも一つの化合物であるか、アルコールアミンはＮ−モノエタノールアミンであり、前記グリコールエーテルはブチルジグリコールであるか、キレート剤はメチルガレート及びヒドロキシルエチルピペラザンからなる群より選択される少なくとも一つであるか、及び／又はキレート剤は、メチルガレート及びヒドロキシルエチルピペラザンを同一の比率で含むものであることが好ましい。
このように、特定の割合及び／又は組成とすることにより、上述したように、各成分の機能を最大限に発揮させることができる。
また、本発明の薄膜トランジスタ表示板の製造方法は、
絶縁基板上に導電体からなるゲート電極を含むゲート線を形成する工程と、
前記ゲート線上にゲート絶縁膜、半導体層及び抵抗性接触層を順次に積層する工程と、
前記半導体層及び抵抗性接触層をエッチングしてパターニングする工程と、
前記ゲート絶縁膜及び抵抗性接触層上にソース電極を含むデータ線及び前記ソース電極と所定間隔をおいて対向しているドレイン電極を形成する工程と、
前記データ線上に前記ドレイン電極を露出するコンタクトホールを含む保護膜を形成する工程と、
前記保護膜上に前記コンタクトホールを通じて前記ドレイン電極と連結される画素電極を形成する工程とを含み、
前記ゲート線を形成する工程と前記データ線及びドレイン電極を形成する工程のうちの少なくとも一つの工程は５〜２０重量％のアルコールアミン、４０〜７０重量％のグリコールエーテル、２０〜４０重量％のＮ−メチルピロリドン及び０．２〜６重量％のキレート剤を含むフォトレジスト用剥離剤でフォトレジストを剥離する工程を含む。
このように、一連の薄膜トランジスタ表示板の製造方法において、上述した特定のフォトレジスト用剥離剤を用いることにより、配線となる金属層を腐食することなく、フォトレジストのプロファイル変形を生じさせたり、フォトレジスト残りが生じたりすることを防止することができるため、簡便でかつ歩留まりの良好な製造方法を提供することができる。
この製造方法では、ゲート線を形成する工程はアルミニウムを含む第１金属層及びモリブデンを含む第２金属層を順次に積層してフォトエッチングする工程とすることができる。
これにより、金属層の抵抗を低減ながら、プロセスにおける金属腐食を回避することができる。
また、第１金属層はアルミニウム-ネオジム合金からなることが好ましい。
これにより、金属層の抵抗の低減及び金属腐食の回避を確実にすることができる。
さらに、データ線及びドレイン電極を形成する工程は、モリブデンを含む第１金属層、アルミニウムを含む第２金属層及びモリブデンを含む第３金属層を順次に積層してフォトエッチングする工程とすることができる。
これにより、金属層の抵抗の低減及び金属腐食の回避を確実にすることができる。
また、フォトレジストを剥離する工程を５０〜８０℃で行うか及び／又は６０〜３００秒間行うことが好ましく、フォトレジストを剥離する工程は、フォトレジスト用剥離剤組成物を噴霧する方式でフォトレジスト上に適用することが好ましい。
これにより、フォトレジストの剥離を必要かつ十分に行うことができる。
さらに、ゲート線を形成する工程と前記データ線及びドレイン電極を形成する工程のうちの少なくとも一つの工程はリン酸、硝酸及び酢酸を含むエッチング液を利用してエッチングすることが好ましい。
これにより、電極や配線のアンダーカットやオーバーハングを防止することができ、適切な電極及び配線プロファイルを得ることができる。
また、フォトレジスト用剥離剤でフォトレジストを剥離する工程は、５〜２０重量％のＮ−モノエタノールアミン、４０〜７０重量％のブチルジグリコール、２０〜４０重量％のＮ−メチルピロリドン、０．１〜３重量％のメチルガレート及び０．１〜３重量％のヒドロキシルエチルピペラザンを含むフォトレジスト用剥離剤で行うことが好ましい。
さらに、データ線及び半導体層は、第１部分と、前記第１部分より厚さの厚い第２部分と、前記第１部分の厚さより厚さの薄い第３部分を有するフォトレジストパターンを利用してフォトエッチングすることが好ましく、第１部分は前記ソース電極と前記ドレイン電極との間に位置するように形成し、前記第２部分は前記データ線上部に位置するように形成することが好ましい。
これにより、製造工程をより簡略化することが可能となる。
本発明のフォトレジスト用剥離剤は、剥離性が良好で、金属層の腐蝕を抑制することができるために、フォトレジスト剥離工程で発生する金属層内のアンダーカットまたはオーバーハングのような配線のプロファイル変形を防止することが可能となる。
また、本発明の製造方法では、上述したフォトレジスト用剥離剤を用いることにより、簡便かつ容易に、アンダーカットまたはオーバーハングのような配線のプロファイル変形が生じることなく、所望の形状の配線を確実に形成することが可能となり、高品質の薄膜トランジスタ表示板を製造することが可能となる。
本発明は、アルコールアミン、グリコールエーテル、Ｎ−メチルピロリドン及びのキレート剤を含むフォトレジスト用剥離剤を提供する。
前記アルコールアミンとしては、フォトレジストを剥離する機能を有する成分であって、例えば、モノイソプロパノールアミン（CH3CH(OH)CH2NH2）またはＮ−モノエタノールアミン（HO(CH2)2NH2が挙げられる。これらは単独又は組み合わせて用いることができるが、中でも、Ｎ−モノエタノールアミンが好ましい。
本発明では、アルコールアミンは、剥離剤中に５〜２０重量％含まれていることが好ましい。５重量％未満であれば、フォトレジスト剥離回数が増加することによってアルコールアミンの蒸発損失によりフォトレジストを剥離する性能が低下してフォトレジストの微粒子が電膜質に残存する傾向がある。一方、２０重量％を超えればフォトレジストへの吸収性が低下して接触角が大きくなる傾向がある。
グリコールエーテルは、フォトレジストを溶解する溶剤機能とフォトレジスト膜との表面張力を調節する機能を同時に行う成分であって、例えばカルビトール（C2H5O(CH2CH2O)2H）、メチルジグリコール（CH3O(CH2CH2O)2H）及びブチルジグリコール（C4H9O(CH2CH2O)2H）などが挙げられる。これらは単独又は組み合わせて用いることができるが、なかでも、ブチルジグリコールが好ましい。
グリコールエーテルは、剥離剤中に４０〜７０重量％含まれることが好ましい。４０重量％未満であれば剥離剤組成物がフォトレジスト層に容易に吸収されず、接触角が大きくなる傾向がある、７０重量％を超えればフォトレジストの剥離性能が低下する傾向がある。
Ｎ−メチルピロリドン（C5H9NO）は、グリコールエーテルと共にフォトレジストを溶解する溶剤で、強い極性によってフォトレジストの剥離回数を増加させる場合にもフォトレジスト剥離性能を維持する機能をする。
Ｎ−メチルピロリドンは、剥離剤に対して２０〜４０重量％含まれることが好ましい。２０重量％未満であればフォトレジストの溶解性が低下する傾向がある。４０重量％を超えれば溶剤の極性が強くなってアルコールアミンをさらに投入しなければならない傾向がある。
また、キレート剤は前記成分と混合されてアルミニウムのように耐薬品性の弱い金属層で発生するガルバニック腐食を抑制する機能を行う。例えば、アルミニウム層とモリブデン層とが順次積層されている金属層に、本発明のキレート剤が含まれている剥離剤を利用してフォトレジストを剥離することにより、耐薬品性のより弱いアルミニウム層からモリブデン層へ電子が移動してアルミニウム層が腐食されるというガルバニック腐食を抑制し、下部のアルミニウム層に発生するアンダーカットを防止することができる。
キレート剤は、剥離剤中に０．２〜６重量％含まれることが好ましい。０．２重量％未満であればガルバニック効果を抑制する効果が小さい傾向があり、６重量％を超えれば金属層に何らかの影響を与える傾向がある。キレート剤としては、メチルガレート又はヒドロキシルエチルピペラザン（HEP）が挙げられる。これらは単独又は組み合わせて用いることができる。なかでも、メチルガレート及びヒドロキシルエチルピペラザンを同じ割合で用いることが好ましい。
本発明のフォトレジスト用剥離剤は、特に、（１）５〜２０重量％のアルコールアミン、４０〜７０重量％のグリコールエーテル、２０〜４０重量％のＮ−メチルピロリドン及び０．２〜６重量％のキレート剤を含むフォトレジスト用剥離剤、（２）Ｎ−モノエタノールアミン、ブチルジグリコール、Ｎ−メチルピロリドン及びキレート剤を含むフォトレジスト用剥離剤、（３）５〜２０重量％のＮ−モノエタノールアミン、４０〜７０重量％のブチルジグリコール、２０〜４０重量％のＮ−メチルピロリドン、０．１〜３重量％のメチルガレート及び０．１〜３重量％のヒドロキシルエチルピペラザンを含むフォトレジスト用剥離剤が好ましい。
また、本発明は、前記フォトレジスト用剥離剤組成物を利用して薄膜トランジスタ表示板を製造する方法を提供する。
以下、添付した図面を参照して本発明の実施例について本発明が属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様で相異な形態で実現することができ、ここで説明する実施例に限定されない。
図面で多様な層及び領域を明確に表現するために厚さを拡大して示した。明細書全体にわたって類似な部分については同一図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上”にあるとする時、これは他の部分の“すぐ上”にある場合だけでなく、その中間に他の部分がある場合も含む。反対に、ある部分が他の部分の“上”にあるとする時には中間に他の部分がないことを意味する。
実施例１及び２
この実施例では本発明のフォトレジスト用剥離剤及び既存の剥離剤の剥離性能及びアルミニウム腐食性を評価した。
アルコールアミンとアルコールアミンを溶解することができる溶剤からなる各々の剥離剤を表１に記載した成分比によって混合してフォトレジスト用剥離剤を調製した。
この実施例において、Ｎ−モノエタノールアミン（N-MEA）はフォトレジストを剥離するアルコールアミンとして、ブチルジグリコール（BDG）及びＮ−メチルピロリドン（NMP）はフォトレジスト溶剤として、メチルガレート（MG）とヒドロキシルエチルピペラザン（HEP）はキレート剤として使用されている。比較例では、既存に使用される剥離剤としてジメチルスルホキシド（DMSO）または超純水（DI）を含む。
Figure 2006091823
 実施例１、２及び比較例１、２によるフォトレジスト用剥離剤に対してフォトレジスト溶解性能及びアルミニウム腐蝕程度を測定した。
i）剥離性能評価
１０×１０ｃｍ2ベアーガラス４枚を準備し、各々のガラス上に２．０μｍ厚さのフォトレジスト膜をスピンコーティング方法で塗布した後、約６５℃の温度で前記フォトレジスト膜が形成されているガラスに実施例１、２及び比較例１、２の剥離剤を各々噴霧し、１８０秒間保持した。その後、超純水で３０秒間洗浄した後、１次的に肉眼観察し、２次的に顕微鏡観察した。
その結果、実施例１及び２の組成物は非常に優れた剥離性能を示したが、比較例１は実施例１及び２に比べて剥離性能が多少低下しており、比較例２は不良な状態を示した。
ii）アルミニウム腐食性評価
１０×１０ｃｍ2ベアーガラス３枚を準備し、前記ガラス上にフォトレジストを利用してアルミニウムとモリブデンとの積層パターンを形成した後、フォトレジストパターン上に実施例１、２及び比較例１の剥離剤を各々噴霧し、１５０秒間保持した。その後、超純水で３０秒間洗浄して乾燥した。
その結果、実施例１及び２の剥離剤を適用した場合では、図２３（ｂ）に示すように、下部のアルミニウム層が腐食されずに、アルミニウムとモリブデンとの側面が略面一となり、良好なプロファイルを示した。
これに対して、比較例１の剥離剤を適用した場合では、図２３（ａ）に示すように、下部のアルミニウムが１４３４ｎｍアンダーカットされて不良なプロファイルを示すことが確認できる。
したがって、実施例１及び２の剥離剤に優れた剥離性能及びアルミニウム腐食性を示すことが分かる。
実施例３
この実施例では、実施例１及び２で調製したフォトレジスト用剥離剤を利用して薄膜トランジスタ表示板を製造する方法について図面を参照して詳細に説明する。
図１は本発明の実施例による液晶表示装置用薄膜トランジスタ表示板の構造を示した平面図であり、図２は図１の薄膜トランジスタ表示板のII-II’線断面図である。
絶縁基板１１０上にゲート信号を伝達する複数のゲート線１２１が形成されている。ゲート線１２１は、横方向に延びており、各ゲート線１２１の一部は複数のゲート電極１２４を構成する。また、各ゲート線１２１の他の一部は下方向に突出して複数の拡張部１２７を構成する。
ゲート線１２１は、アルミニウムまたはアルミニウムにネオジムが添加されたアルミニウム合金（AlNd）からなる第１金属層１２４ａと、第１金属層１２４ａ上部に形成されたモリブデンからなる第２金属層１２４ｂとで構成される。
第１金属層１２４ａと第２金属層１２４ｂとの側面は傾斜しており、その傾斜角は基板１１０の表面に対して約３０〜８０°である。
ゲート線１２１上には窒化ケイ素などからなるゲート絶縁膜１４０が形成されている。
ゲート絶縁膜１４０上部には水素化非晶質シリコンなどからなる複数の線形半導体層１５１が形成されている。線形半導体層１５１は縦方向に延びていて、これから複数の突出部１５４がゲート電極１２４に向かって延びている。また、線形半導体層１５１はゲート線１２１と交差する領域付近で幅が大きくなってゲート線１２１の広い面積を覆っている。
半導体層１５１の上部にはシリサイドまたはｎ型不純物が高濃度でドーピングされたｎ+水素化非晶質シリコンなどの物質で形成された複数の島形抵抗性接触層１６３、１６５が形成されている。抵抗性接触層１６３、１６５は対をなして半導体層１５１の突出部１５４上に位置する。半導体層１５１と抵抗性接触層１６３、１６５との側面もやはり傾斜しており、傾斜角は基板１１０に対して約３０〜８０゜である。
抵抗性接触層１６３、１６５及びゲート絶縁膜１４０上には各々複数のデータ線１７１、複数のドレイン電極１７５及び複数の維持容量用導電体１７７が形成されている。
データ線１７１は縦方向に延びてゲート線１２１と交差しており、データ電圧を伝達する。各データ線１７１からドレイン電極１７５に向かって延びた複数の分枝がソース電極１７３を構成する。一対のソース電極１７３とドレイン電極１７５とは互いに分離されており、ゲート電極１２４に対して互いに反対側に位置する。
ソース電極１７３を含むデータ線１７１、１７５及びドレイン電極１７５は、アルミニウムを含む第１金属層１７１ｂ、１７５ｂ及び第１金属層の下部及び上部に形成されたモリブデンを含む第２金属層１７１ａ、１７５ａ及び第３金属層１７１ｃ、１７５ｃからなる複数層で形成される。このように、比抵抗の低いアルミニウムまたはアルミニウム合金層をモリブデン合金層の間に介在する構造とすることによって、低い比抵抗の特性をそのまま維持しながら、中間に介されたアルミニウム層が下部の半導体層及び上部の画素電極と直接接触しないことによって接触不良による薄膜トランジスタの特性低下を防止することができる利点がある。
ゲート電極１２４、ソース電極１７３及びドレイン電極１７５は半導体層１５１の突出部１５４と共に薄膜トランジスタ（TFT）を構成し、薄膜トランジスタのチャンネルはソース電極１７３とドレイン電極１７５との間の突出部１５４に形成される。維持容量用導電体１７７はゲート線１２１の拡張部１２７と重なっている。
データ線１７１、ドレイン電極１７５及び維持容量用導電体１７７は、ゲート線１２１と同様にその側面が基板１１０に対して約３０〜８０゜の角度で傾斜している。
抵抗性接触層１６３、１６５はその下部の半導体層１５４とその上部のソース電極１７３及びドレイン電極１７５との間にのみ存在し、接触抵抗を下げる役割を果たす。線形半導体層１５１は、ソース電極１７３とドレイン電極１７５との間において、データ線１７１及びドレイン電極１７５に覆われずに露出された部分を有している。大部分の領域では、線形半導体層１５１の幅がデータ線１７１の幅より小さいが、上述したようにゲート線１２１と交差する領域で幅が大きくなって、ゲート線１２１とデータ線１７１との間の絶縁性を確保している。
データ線１７１、ドレイン電極１７５及び維持容量用導電体１７７と露出された半導体層１５１部分の上には、平坦化特性が優れていて感光性を有する有機物質、プラズマ化学気相蒸着（PECVD）で形成されるａ-Si:C:O、ａ-Si:O:Fなどの低誘電率絶縁物質、または無機物質である窒化シリコンなどからなる保護膜１８０が単一層または複数層で形成されている。例えば、有機物質で形成する場合には、ソース電極１７３とドレイン電極１７５との間の半導体層１５４が露出された部分に保護膜１８０の有機物質が接触することを防止するために、有機膜の下部に窒化シリコンまたは酸化シリコンからなる絶縁膜（図示せず）を追加的に形成することもできる。
保護膜１８０にはドレイン電極１７５、維持容量用導電体１７７及びデータ線１７１の端部を各々露出する複数のコンタクトホール１８５、１８７、１８２が形成されている。
保護膜１８０上にはＩＴＯまたはＩＺＯからなる複数の画素電極１９０及び複数の接触補助部材８２が形成されている。
画素電極１９０はコンタクトホール１８５、１８７を通じてドレイン電極１７５及び維持容量用導電体１７７と各々物理的・電気的に連結されてドレイン電極１７５からデータ電圧の印加を受けて、維持容量用導電体１７７にデータ電圧を伝達する。
データ電圧が印加された画素電極１９０は、共通電圧の印加を受ける他の表示板（図示せず）の共通電極（図示せず）と共に電場を生成することによって液晶層の液晶分子を再配列させる。
また、上述したように、画素電極１９０と共通電極は液晶容量を構成して薄膜トランジスタが遮断された後にも印加された電圧を維持するが、電圧維持能力を強化するために液晶容量と並列に連結された他の容量、“維持容量” をおく。維持容量は画素電極１９０及びこれと隣接するゲート線（これを“前段ゲート線“と言う）１２１のオーバーラップなどで形成され、維持容量の容量値を増やすためにゲート線１２１に拡張した拡張部１２７を形成して、オーバーラップ面積を大きくする一方、画素電極１９０と連結されて拡張部１２７とオーバーラップする維持容量用導電体１７７との距離を、保護膜１８０下において近接させる。
低誘電率有機物質で保護膜１８０を形成する場合には画素電極１９０と隣接するゲート線１２１及びデータ線１７１と重複して開口率を高めることができる。
接触補助部材８２はコンタクトホール１８２を通じてデータ線１７１の端部と各々連結される。接触補助部材８２はデータ線１７１の端部と駆動集積回路のような外部装置との接着性を補完し、これらを保護する。
以下、図１及び図２に示した前記液晶表示装置用薄膜トランジスタ表示板を本発明の一実施例によって製造する方法について図３〜図１２Ｂと図１及び図２を参照して詳細に説明する。
まず、図３に示すように、絶縁基板１１０上にアルミニウムを含む第１金属層１２０ａ及びモリブデンを含有した第２金属層１２０ｂを順次に積層する。ここで、前記第１金属層１２０ａと第２金属層１２０ｂは共同スパッタリングで形成する。本発明の実施例では共同スパッタリングのターゲットとしてアルミニウムまたはアルミニウムにネオジムが２ａt％程度添加されたアルミニウム合金（Ａｌ−Ｎｄ）とモリブデンとを使用する。前記共同スパッタリングは、初期にモリブデンターゲットにはパワーを印加せず、アルミニウムまたはアルミニウム合金ターゲットにのみパワーを印加して、基板上にアルミニウムまたはアルミニウム合金からなる第１金属層１２０ａを形成する。この場合、約２，５００Å程度の厚さを有するのが好ましい。その後、アルミニウムターゲットに印加されるパワーをオフし、モリブデン合金に印加されるパワーを印加して第２金属層１２０ｂを形成する。
その後、図４に示すように、前記第２金属層１２０ｂ上にスピンコーティング方法でフォトレジスト４０を塗布し、マスク５０を利用して露光した後、現像する。
次に、図５に示すように、フォトレジストパターン４０ａが残っている部分を除いた領域の第１金属層１２０ａ及び第２金属層１２０ｂを一度にエッチングする。この時、エッチング液としてはリン酸、硝酸、酢酸及び超純水を適正比率で含んだエッチング液が適している。
また、実施例１で調製したフォトレジスト用剥離剤を利用してフォトレジストパターン４０ａを剥離する。
この時、フォトレジスト剥離工程は約５０〜８０℃の温度で約６０〜３００秒間フォトレジストパターン４０ａ上に噴霧する方式で行われる。
また、剥離剤は、Ｎ−モノエタノールアミン（N-MEA）１５重量％、ブチルジグリコール（BDG）４７重量％、Ｎ−メチルピロリドン（NMP）３５重量％、メチルガレート（MG）１．５重量％及びヒドロキシルエチルピペラザン（HEP）１．５重量％の組成比で調製した。ただし、本発明のフォトレジスト剥離剤は、５〜２０重量％のアルコールアミン、４０〜７０重量％のグリコールエーテル、２０〜４０重量％のＮ−メチルピロリドン及び０．２〜６重量％のキレート剤を含むのであれば、この実施例の組成比に限定されない。
これにより、図６Ａ及び図６Ｂのようにゲート電極１２４と複数の拡張部１２７を含むゲート線１２１を形成する。
次に、図７Ａ及び図７Ｂに示したように、ゲート線１２１及びゲート電極１２４を覆うように窒化シリコンまたは酸化シリコンを蒸着して、ゲート絶縁膜１４０を形成する。ゲート絶縁膜１４０の積層温度は約２５０〜５００℃、厚さは２，０００〜５，０００Å程度であるのが好ましい。
そして、ゲート絶縁膜１４０上に真性非晶質シリコン層、不純物がドーピングされた非晶質シリコン層の三層膜を連続して積層し、不純物がドーピングされた非晶質シリコン層と真性非晶質シリコン層をフォトエッチングして複数の突出部１５４と複数の不純物半導体パターン１６４を各々含む線形真性半導体層１５１及び不純物がドーピングされた非晶質シリコン層１６１を形成する。
その後、図８のように、不純物がドーピングされた非晶質シリコン層１６１上にスパッタリングなどの方法でモリブデンを含む第１金属層１７０ａ、アルミニウムを含む第２金属層１７０ｂ及びモリブデンを含む第３金属層１７０ｃを順次に蒸着する。金属層は第１金属層１７０ａ、第２金属層１７０ｂ及び第３金属層１７０ｃを全て合せて約３０００Å程度の厚さで形成し、スパッタリング温度は約１５０℃程度が好ましい。
次に、図９に示すように、前記第３金属層１７０ｃ上にスピンコーティングなどの方法でフォトレジスト４１を塗布し、マスク５１を利用して露光した後、現像する。
また、図１０に示すように、フォトレジストパターン４１ａが残っている部分を除いた領域の金属層１７０をエッチングする。この時、エッチング液はリン酸、硝酸、酢酸及び超純水を適正比率で含むエッチング液が適している。
次に、実施例１で調製したフォトレジスト用剥離剤を利用してフォトレジストパターン４１ａを剥離する。この時、フォトレジスト剥離工程は、約５０〜８０℃の温度で約６０〜３００秒間フォトレジストパターン４０ａ上に剥離剤を噴霧する方式で行う。また、フォトレジスト剥離剤は、５〜２０重量％のアルコールアミン、４０〜７０重量％のグリコールエーテル、２０〜４０重量％のＮ−メチルピロリドン、０．２〜６重量％のキレート剤を含む。
これにより、図１１Ａ及び図１１Ｂに示すように、ソース電極１７３、ドレイン電極１７５及び維持容量用導電体１７７を形成する。
次に、ソース電極１７３、ドレイン電極１７５及び維持容量用導電体１７７で覆われずに露出された不純物半導体層１６１、１６５部分を除去することによって複数の突出部１６３を各々含む複数の線形抵抗性接触層１６１と複数の島形抵抗性接触層１６５を完成する一方、その下の真性半導体１５４部分を露出させる。この場合、露出された真性半導体１５４部分の表面を安定化させるために酸素プラズマを実施するのが好ましい。
また、図１２Ａ及び図１２Ｂに示すように、平坦化特性が優れていて感光性を有する有機物質、プラズマ化学気相蒸着（PECVD）で形成されるａ-Si:C:O、ａ-Si:O:Fなどの低誘電率絶縁物質、または無機物質である窒化シリコンなどを単一層または複数層で形成して保護膜を形成する。
その後、保護膜１８０上にフォトレジストをコーティングした後、光マスクを通じてフォトレジストに光を照射し、現像するしかるべき工程によって、複数のコンタクトホール１８５、１８７、１８２を形成する。この時、保護膜１８０が、感光性を有する有機膜で形成されている場合にはフォトエッチング工程のみでコンタクトホールを形成することができる。また、ゲート絶縁膜１４０と保護膜１８０に対して実質的に同一エッチング比を有するエッチング条件で実施するのが好ましい。
次に、最後に図１及び図２に示したように、基板上にＩＴＯまたはＩＺＯをスパッタリングで積層し、フォトエッチング工程で複数の画素電極１９０と複数の接触補助部材８２を形成する。
この実施例ではゲート線１２１及びデータ線１７１をアルミニウムを含む層及びモリブデンを含む層からなる複数層で形成した場合についてのみ開示したが、ゲート線１２１及びデータ線１７１のうちのある一つの層に対してのみ複数層で形成することもできる。
実施例４
実施例３は半導体層及びデータ線を互いに異なるマスクを利用したフォトエッチング工程で形成する方法について説明したが、この実施例では製造費用を最少化するために半導体層とデータ線を一つの感光膜パターンを利用したフォトエッチング工程で形成する液晶表示装置用薄膜トランジスタ表示板の製造方法に対して適用する。
これについて図面を参照して詳細に説明する。
図１３は本発明の他の実施例による液晶表示装置用薄膜トランジスタ表示板の平面図であり、図１４は図１３のXIV-XIV’線断面図である。
図１３及び図１４に示したように、この実施例による液晶表示装置用薄膜トランジスタ表示板の層状構造は図１及び図２に示した液晶表示装置用薄膜トランジスタ表示板の層状構造とほとんど同一である。つまり、絶縁基板１１０上にアルミニウムを含む第１金属層１２１ａ、１２４ａ及びモリブデンからなる第２金属層１２１ｂ、１２４ｂを含む複数のゲート線１２１が形成されており、その上にゲート絶縁膜１４０、複数の突出部１５４を含む複数の線形半導体層１５１、複数の突出部１６３を各々含む複数の線形抵抗性接触層１６１及び複数の島形抵抗性接触層１６５が順次に形成されている。抵抗性接触層１６１、１６５及びゲート絶縁膜１４０上にはアルミニウムを含む第１金属層１７１ｂ、１７５ｂ及び前記第１金属層の下部及び上部に形成されたモリブデンを含む第２金属層１７１ａ、１７５ａ及び第３金属層１７１ｃ、１７５ｃからなる複数のデータ線１７１及びドレイン電極１７５が形成されており、その上に保護膜１８０が形成されている。保護膜１８０及び/またはゲート絶縁膜１４０には複数のコンタクトホール１８２、１８５が形成されており、保護膜１８０上には複数の画素電極１９０と複数の接触補助部材８２が形成されている。
しかし、図１及び図２に示した薄膜トランジスタ表示板とは異なって、この実施例による薄膜トランジスタ表示板は、ゲート線１２１に拡張部を形成する代わりにゲート線１２１と同一層にゲート線１２１と電気的に分離された複数の維持電極線１３１を形成して、ドレイン電極１７５と重ねて維持容量を形成する。維持電極線１３１は共通電圧などの既に決められた電圧の印加を外部から受け、画素電極１９０とゲート線１２１とのオーバーラップで生じる維持容量が十分であれば維持電極線１３１を省略することはでき、画素の開口率を極大化するために画素領域の周縁に配置することもできる。
そして半導体層１５１は薄膜トランジスタが位置する突出部１５４を除けばデータ線１７１、ドレイン電極１７５及びその下部の抵抗性接触層１６３、１６５と実質的に同一の平面形態を有している。具体的には、線形半導体層１５１はデータ線１７１及びドレイン電極１７５とその下部の抵抗性接触層１６３、１６５の下に存在する部分の他にもソース電極１７３とドレイン電極１７５との間に、これらに覆われずに露出された部分を有している。
以下に、この実施例による薄膜トランジスタ表示板の製造方法を、図１５〜図２２Ｂ及び図１３と図１４とを参照して詳細に説明する。
まず、図１５に示すように、透明ガラスなどで形成された絶縁基板１１０上にアルミニウムまたはアルミニウム合金層からなる第１金属層１２０ａとモリブデンまたはモリブデン合金層からなる第２金属層１２０ｂをスパッタリング方法で各々形成する。
その後、図１６に示すように、第２金属層１２０ｂ上にスピンコーティング方法でフォトレジスト４２を塗布し、マスク５２ａを利用して露光した後、現像する。
次に、図１７のように、フォトレジストパターン４２ａが残っている部分を除いた領域の第１金属層１２０ａ及び第２金属層１２０ｂを一度にエッチングする。この時、エッチング液としてはリン酸、硝酸、酢酸及び超純水を適正比率で含むエッチング液が適している。
その後、実施例２で調製したフォトレジスト用剥離剤を利用してフォトレジストパターン４２ａを剥離する。この時、フォトレジスト剥離工程は、約５０〜８０℃の温度で約６０〜３００秒間フォトレジストパターン４０ａ上に噴霧する方式で行う。また、この剥離剤は、Ｎ−モノエタノールアミン（N-MEA）１８重量％、ブチルジグリコール（BDG）５１重量％、Ｎ−メチルピロリドン（NMP）２５重量％、メチルガレート（MG）３．０重量％及びヒドロキシルエチルピペラザン（HEP）３．０重量％の組成比で調製した。
これにより、図１８Ａ及び図１８Ｂのようにゲート電極１２４を含むゲート線１２１を形成し、前記ゲート線１２１と電気的に分離された複数の維持電極線１３１を形成する。
その後、図１９に示したように、ゲート線１２１を覆う窒化シリコンなどの絶縁物質を蒸着してゲート絶縁膜１４０を形成する。次いで、ゲート絶縁膜１４０上に不純物がドーピングされていない非晶質シリコン（ａ-Ｓｉ）、不純物がドーピングされた非晶質シリコン（ｎ+ａ−Ｓｉ）を蒸着して真性非晶質シリコン層１５１、不純物がドーピングされた非晶質シリコン層１６１を順次に積層する。真性非晶質シリコン層１５１は水素化非晶質シリコンなどで形成し、不純物がドーピングされた非晶質シリコン層１６１はリン（Ｐ）などのｎ型不純物が高濃度でドーピングされた非晶質シリコンまたはシリサイドで形成する。
その後、不純物がドーピングされた非晶質シリコン層１６１上にスパッタリングなどの方法でモリブデンを含む第１金属層１７１ａ、アルミニウムを含む第２金属層１７１ｂ及びモリブデンを含む第３金属層１７１ｃを順次に蒸着する。
次に、第３金属層１７１ｃ上にフォトレジスト膜を形成した後、露光及び現像して互いに異なる厚さを有するフォトレジストパターン５２、５４を形成する。
なお、説明の便宜上、配線が形成される部分の金属層１７１、不純物がドーピングされた非晶質シリコン層１６０、不純物がドーピングされていない非晶質シリコン層１５０の部分を配線部分（Ａ）とし、チャンネルが形成される部分に位置した不純物ドーピングされた非晶質シリコン層１６１、不純物がドーピングされていない非晶質シリコン層１５１の部分をチャンネル部分（Ｂ）とし、チャンネル及び配線部分を除いた領域に位置する不純物がドーピングされた非晶質シリコン層１６１、不純物がドーピングされていない非晶質シリコン層１５１の部分をその他の部分（Ｃ）とする。
フォトレジストパターン５２、５４の中で薄膜トランジスタのチャンネル部分（Ｂ）に位置した第１部分のフォトレジストパターン５４はデータ線が形成される部分（Ａ）に位置した部分より厚さが薄くなるようにし、その他の部分（Ｃ）のフォトレジスト膜は全て除去する。この時、チャンネル部分（Ｂ）に残っているフォトレジストパターン５４の厚さとＡ部分に残っているフォトレジストパターン５２の厚さの比は、後述するエッチング工程における工程条件によって異なるようにし、第１部分のフォトレジストパターン５４の厚さを第２部分のフォトレジストパターン５２の厚さの１/２以下にするのが好ましい。
このように、位置によってフォトレジスト膜の厚さを別にする方法として多様な方法があるが、露光マスクに透明領域と遮光領域だけでなく、半透光領域を形成してもよい。半透光領域にはスリットパターン、格子パターンまたは透過率が中間であるか厚さが中間である薄膜が備えられる。スリットパターンを使用する時には、スリットの幅やスリットの間の間隔が写真工程に使用する露光器の分解能より小さいのが好ましい。
他の例は、リフローが可能な感光膜を使用することである。つまり、透明領域と遮光領域のみを有する通常のマスクでリフロー可能な感光膜パターンを形成した後、リフローさせて感光膜が残留しない領域に流して薄い部分を形成する。
適切な工程条件を与えればフォトレジストパターン５２、５４の厚さ差のために下部層を選択的にエッチングすることができる。一連のエッチング工程を経た後、フォトレジストパターン５２、５４上に、実施例２で調製したフォトレジスト用剥離剤を適用し、フォトレジストパターン５２、５４を剥離する。この時、フォトレジスト剥離工程は、約５０〜８０℃の温度で約６０〜３００秒間フォトレジストパターン４０ａ上に噴霧する方式で行う。また、フォトレジスト剥離剤としてフォトレジストパターン４１ａを剥離することによって、図２１Ａ及び図２１Ｂに示されているように複数のソース電極１７３を各々含む複数のデータ線１７１及び複数のドレイン電極１７５を形成し、複数の突出部１６３を各々含む複数の線形抵抗性接触層１６１及び複数の島形抵抗性接触層１６５及び複数の突出部１５４を含む複数の線形半導体層１５１を形成する。
このような構造を形成する順序の一例は次の通りである。
図２０に示したように、その他の部分（Ｃ）に露出されている金属層１７１を湿式エッチングまたは乾式エッチングで除去して、その下部の不純物がドーピングされた非晶質シリコン層１６１のその他の部分（Ｃ）を露出させる。
次に、その他の部分（Ｃ）に位置した不純物がドーピングされた非晶質シリコン層１６１及びその下部の真性非晶質シリコン層１５１を除去すると同時に、チャンネル部分（Ｂ）のフォトレジストパターン５４を除去して下部の金属層１７４を露出させる。
チャンネル部分（Ｂ）のフォトレジスト膜の除去はその他の部分（Ｃ）の不純物がドーピングされた非晶質シリコン層１６１及び真性非晶質シリコン層１５１の除去と同時に行ってもよいし、別途に行ってもよい。チャンネル部分（Ｂ）に残っているフォトレジストパターン５４の残留物はアッシングで除去する。この工程で半導体層１５１、１５４が完成される。
ここで、金属層１７１が乾式エッチング可能な物質であれば、その下部の不純物がドーピングされた非晶質シリコン層１６１と真性非晶質シリコン層１５１を連続して乾式エッチングすることによって製造工程を単純化することができる。この場合に同一エッチングチャンバーで三層１７１、１６１、１５１に対する乾式エッチングを連続的に行うイン・シトゥー方法で行うこともできるが、必ずしも連続して行う必要はない。
その後、図２１Ａ及び図２１Ｂに示したように、チャンネル部分（Ｂ）に位置した金属層１７４及び不純物がドーピングされた非晶質シリコン層１６４をエッチングして除去する。また、残っている配線部分（Ａ）のフォトレジストパターン５２も除去する。
この時、チャンネル部分（Ｂ）に位置した真性非晶質シリコン層１５４の上部が一部除去されて厚さが薄くなることがあり、配線部分（Ａ）のフォトレジストパターン５２もこの際ある程度エッチングされることがある。
その結果、金属層１７４の各々がソース電極１７３を含む一つのデータ線１７１と複数のドレイン電極１７５に分離されて完成され、不純物がドーピングされた非晶質シリコン層１６４も線形抵抗性接触層１６１と島形抵抗性接触層１６５に分けられて完成される。
次に、図２２Ａ及び図２２Ｂに示したように、データ線１７１、１７３及びドレイン電極１７５によって覆われない半導体層１５４を覆うように保護膜１８０を形成する。この時、保護膜１８０は平坦化特性が優れていて感光性を有する有機物質、プラズマ化学気相蒸着（PECVD）で形成されるａ-Si:C:O、ａ-Si:O:Fなどの低誘電率絶縁物質、または無機物質である窒化シリコンなどを断層または複数層で形成して保護膜を形成する。
その後、保護膜１８０にフォトエッチング工程で複数のコンタクトホール１８５、１８２を形成する。この時、保護膜１８０が感光性を有する有機膜である場合にはフォトエッチング工程のみでコンタクトホールを形成することができる。
次に、図１３及び図１４に示したように、基板１１０にＩＴＯまたはＩＺＯなどの透明な導電物質を蒸着し、マスクを利用したフォトエッチング工程でエッチングしてコンタクトホール１８５、１８２を通じてゲート線及びデータ線の一端部と各々連結される接触補助部材８２、コンタクトホール１８５を通じてドレイン電極１７５と連結される画素電極１９０を形成する。
この実施例では、ゲート線１２１及びデータ線１７１をアルミニウムを含む層とモリブデンを含む層からなる複数層で形成した場合についてのみ開示したが、ゲート線１２１及びデータ線１７１のうちのある一つの層に対してのみ複数層で形成することもできる。
以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態もまた本発明の権利範囲に属する。
本発明の実施例３による液晶表示装置用薄膜トランジスタ表示板の構造を示した平面図である。 図１の薄膜トランジスタ表示板のII-II’線断面図である。 本発明の実施例３による液晶表示装置用薄膜トランジスタ表示板の製造方法を順次に示す断面図である。 本発明の実施例３による液晶表示装置用薄膜トランジスタ表示板の製造方法を順次に示す断面図である。 本発明の実施例３による液晶表示装置用薄膜トランジスタ表示板の製造方法を順次に示す断面図である。 本発明の実施例３による液晶表示装置用薄膜トランジスタ表示板の製造方法を順次に示す平面図である。 本発明の実施例３による液晶表示装置用薄膜トランジスタ表示板の製造方法を順次に示す断面図である。 本発明の実施例３による液晶表示装置用薄膜トランジスタ表示板の製造方法を順次に示す平面図である。 本発明の実施例３による液晶表示装置用薄膜トランジスタ表示板の製造方法を順次に示す断面図である。 本発明の実施例３による液晶表示装置用薄膜トランジスタ表示板の製造方法を順次に示す断面図である。 本発明の実施例３による液晶表示装置用薄膜トランジスタ表示板の製造方法を順次に示す断面図である。 本発明の実施例３による液晶表示装置用薄膜トランジスタ表示板の製造方法を順次に示す断面図である。 本発明の実施例３による液晶表示装置用薄膜トランジスタ表示板の製造方法を順次に示す平面図である。 本発明の実施例３による液晶表示装置用薄膜トランジスタ表示板の製造方法を順次に示す断面図である。 本発明の実施例３による液晶表示装置用薄膜トランジスタ表示板の製造方法を順次に示す平面図である。 本発明の実施例３による液晶表示装置用薄膜トランジスタ表示板の製造方法を順次に示す断面図である。 本発明の実施例４による液晶表示装置用薄膜トランジスタ表示板の平面図である。 図１３の薄膜トランジスタ表示板のXIV-XIV’線断面図である。 本発明の実施例４による液晶表示装置用薄膜トランジスタ表示板の製造方法を順次に示す断面図である。 本発明の実施例４による液晶表示装置用薄膜トランジスタ表示板の製造方法を順次に示す断面図である。 本発明の実施例４による液晶表示装置用薄膜トランジスタ表示板の製造方法を順次に示す断面図である。 本発明の実施例４による液晶表示装置用薄膜トランジスタ表示板の製造方法を順次に示す平面図である。 本発明の実施例４による液晶表示装置用薄膜トランジスタ表示板の製造方法を順次に示す断面図である。 本発明の実施例４による液晶表示装置用薄膜トランジスタ表示板の製造方法を順次に示す断面図である。 本発明の実施例４による液晶表示装置用薄膜トランジスタ表示板の製造方法を順次に示す断面図である。 本発明の実施例４による液晶表示装置用薄膜トランジスタ表示板の製造方法を順次に示す平面図である。 本発明の実施例４による液晶表示装置用薄膜トランジスタ表示板の製造方法を順次に示す断面図である。 本発明の実施例４による液晶表示装置用薄膜トランジスタ表示板の製造方法を順次に示す平面図である。 本発明の実施例４による液晶表示装置用薄膜トランジスタ表示板の製造方法を順次に示す断面図である。 既存のフォトレジスト用剥離剤を適用した場合のアルミニウム金属層の腐蝕状態を示す断層写真である。 本発明の実施例１及び２で調製したフォトレジスト用剥離剤を適用した場合のアルミニウム金属層の腐蝕状態を示す断層写真である。
符号の説明
４０、４１、４２ フォトレジスト
４０ａ、４１ａ、４２ａ フォトレジストパターン
５０、５１、５２ａ マスク
５２、５４ フォトレジストパターン
１１０ 絶縁基板
１２０ 金属層
１２１ ゲート線
１２４ ゲート電極
１３１ 維持電極線
１４０ ゲート絶縁膜
１５０ 真性非晶質シリコン層
１６０ 不純物非晶質シリコン層
１７１ データ線
１７３ ソース電極
１７５ ドレイン電極
１７７ 維持容量用導電体
１８０ 保護膜
１８２、１８５、１８７、１８９ コンタクトホール
９０１ 画素電極
９０６、９０８ 接触補助部材

Claims (19)

  1. ５〜２０重量％のアルコールアミン、４０〜７０重量％のグリコールエーテル、２０〜４０重量％のＮ−メチルピロリドン及び０．２〜６重量％のキレート剤を含むフォトレジスト用剥離剤。
  2. 前記アルコールアミンはモノイソプロパノールアミン及びＮ−モノエタノールアミンからなる群より選択される少なくとも一つの化合物である請求項１に記載のフォトレジスト用剥離剤。
  3. 前記グリコールエーテルはカルビトール、メチルジグリコール及びブチルジグリコールからなる群より選択される少なくとも一つの化合物である請求項１又は２に記載のフォトレジスト用剥離剤。
  4. 前記アルコールアミンはＮ−モノエタノールアミンであり、前記グリコールエーテルはブチルジグリコールである請求項１〜３のいずれか１つに記載のフォトレジスト用剥離剤。
  5. 前記キレート剤はメチルガレート及びヒドロキシルエチルピペラザンからなる群より選択される少なくとも一つである請求項１〜４のいずれか１つに記載のフォトレジスト用剥離剤。
  6. 前記メチルガレート及びヒドロキシルエチルピペラザンを同一の比率で含む請求項５に記載のフォトレジスト用剥離剤。
  7. Ｎ−モノエタノールアミン、ブチルジグリコール、Ｎ−メチルピロリドン及びキレート剤を含むフォトレジスト用剥離剤。
  8. ５〜２０重量％のＮ−モノエタノールアミン、４０〜７０重量％のブチルジグリコール、２０〜４０重量％のＮ−メチルピロリドン、０．１〜３重量％のメチルガレート及び０．１〜３重量％のヒドロキシルエチルピペラザンを含むフォトレジスト用剥離剤。
  9. 絶縁基板上に導電体からなるゲート電極を含むゲート線を形成する工程と、
    前記ゲート線上にゲート絶縁膜、半導体層及び抵抗性接触層を順次に積層する工程と、
    前記半導体層及び抵抗性接触層をエッチングしてパターニングする工程と、
    前記ゲート絶縁膜及び抵抗性接触層上にソース電極を含むデータ線及び前記ソース電極と所定間隔をおいて対向しているドレイン電極を形成する工程と、
    前記データ線上に前記ドレイン電極を露出するコンタクトホールを含む保護膜を形成する工程と、
    前記保護膜上に前記コンタクトホールを通じて前記ドレイン電極と連結される画素電極を形成する工程とを含み、
    前記ゲート線を形成する工程と前記データ線及びドレイン電極を形成する工程のうちの少なくとも一つの工程は５〜２０重量％のアルコールアミン、４０〜７０重量％のグリコールエーテル、２０〜４０重量％のＮ−メチルピロリドン及び０．２〜６重量％のキレート剤を含むフォトレジスト用剥離剤でフォトレジストを剥離する工程を含む薄膜トランジスタ表示板の製造方法。
  10. 前記ゲート線を形成する工程はアルミニウムを含む第１金属層及びモリブデンを含む第２金属層を順次に積層してフォトエッチングする工程である請求項９に記載の薄膜トランジスタ表示板の製造方法。
  11. 前記第１金属層はアルミニウム-ネオジム合金からなる請求項１０に記載の薄膜トランジスタ表示板の製造方法。
  12. 前記データ線及びドレイン電極を形成する工程は、モリブデンを含む第１金属層、アルミニウムを含む第２金属層及びモリブデンを含む第３金属層を順次に積層してフォトエッチングする工程である請求項９〜１１のいずれか１つに記載の薄膜トランジスタ表示板の製造方法。
  13. 前記フォトレジストを剥離する工程を５０〜８０℃で行う請求項９〜１２のいずれか１つに記載の薄膜トランジスタ表示板の製造方法。
  14. 前記フォトレジストを剥離する工程を６０〜３００秒間行う請求項９〜１２のいずれか１つに記載の薄膜トランジスタ表示板の製造方法。
  15. 前記フォトレジストを剥離する工程は、前記フォトレジスト用剥離剤組成物を噴霧する方式でフォトレジスト上に適用する請求項９〜１４のいずれか１つに記載の薄膜トランジスタ表示板の製造方法。
  16. 前記ゲート線を形成する工程と前記データ線及びドレイン電極を形成する工程のうちの少なくとも一つの工程はリン酸、硝酸及び酢酸を含むエッチング液を利用してエッチングする請求項９〜１５のいずれか１つに記載の薄膜トランジスタ表示板の製造方法。
  17. 前記フォトレジスト用剥離剤でフォトレジストを剥離する工程は、５〜２０重量％のＮ−モノエタノールアミン、４０〜７０重量％のブチルジグリコール、２０〜４０重量％のＮ−メチルピロリドン、０．１〜３重量％のメチルガレート及び０．１〜３重量％のヒドロキシルエチルピペラザンを含むフォトレジスト用剥離剤で行う請求項９〜１６のいずれか１つに記載の薄膜トランジスタ表示板の製造方法。
  18. 前記データ線及び半導体層は、第１部分と、前記第１部分より厚さの厚い第２部分と、前記第１部分の厚さより厚さの薄い第３部分を有するフォトレジストパターンを利用してフォトエッチングする請求項９〜１７のいずれか１つに記載の薄膜トランジスタ表示板の製造方法。
  19. 前記第１部分は前記ソース電極と前記ドレイン電極との間に位置するように形成し、前記第２部分は前記データ線上部に位置するように形成する請求項１８に記載の薄膜トランジスタ表示板の製造方法。

JP2005047721A 2004-09-24 2005-02-23 フォトレジスト用剥離剤及びその剥離剤を利用した薄膜トランジスタ表示板の製造方法 Active JP4653517B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040077501A KR101136026B1 (ko) 2004-09-24 2004-09-24 포토레지스트용 박리제 및 상기 박리제를 이용한 박막트랜지스터 표시판의 제조 방법

Publications (2)

Publication Number Publication Date
JP2006091823A true JP2006091823A (ja) 2006-04-06
JP4653517B2 JP4653517B2 (ja) 2011-03-16

Family

ID=36232831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005047721A Active JP4653517B2 (ja) 2004-09-24 2005-02-23 フォトレジスト用剥離剤及びその剥離剤を利用した薄膜トランジスタ表示板の製造方法

Country Status (6)

Country Link
US (3) US7294518B2 (ja)
EP (1) EP1640806B1 (ja)
JP (1) JP4653517B2 (ja)
KR (1) KR101136026B1 (ja)
CN (1) CN1752852B (ja)
TW (1) TWI463276B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100958219B1 (ko) * 2006-12-29 2010-05-17 우 옵트로닉스 코포레이션 박막 트랜지스터의 제조방법
CN103293883A (zh) * 2012-02-23 2013-09-11 奇美实业股份有限公司 光阻剥离液组合物及其应用

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101136026B1 (ko) * 2004-09-24 2012-04-18 주식회사 동진쎄미켐 포토레지스트용 박리제 및 상기 박리제를 이용한 박막트랜지스터 표시판의 제조 방법
KR20070075808A (ko) * 2006-01-16 2007-07-24 삼성전자주식회사 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판
KR101229277B1 (ko) * 2006-10-12 2013-02-04 삼성디스플레이 주식회사 박막 트랜지스터 기판의 제조 방법
KR20100070087A (ko) * 2008-12-17 2010-06-25 삼성전자주식회사 포토레지스트 박리제 조성물 및 박막 트랜지스터 어레이 기판의 제조 방법
KR101890425B1 (ko) * 2011-07-14 2018-08-22 삼성디스플레이 주식회사 포토레지스트 박리용 조성물 및 이를 이용한 표시 기판의 제조 방법
KR101857807B1 (ko) 2011-08-22 2018-06-19 동우 화인켐 주식회사 레지스트 박리액 조성물 및 이를 이용한 레지스트의 박리방법
CN102315279A (zh) * 2011-09-29 2012-01-11 深圳市华星光电技术有限公司 一种薄膜晶体管及其制造方法、阵列基板、液晶显示装置
US8883699B2 (en) 2011-10-25 2014-11-11 Dongwoo Fine-Chem Co., Ltd. Resist stripping composition and method of stripping resist using the same
KR101880302B1 (ko) 2011-10-25 2018-07-20 동우 화인켐 주식회사 레지스트 박리액 조성물 및 이를 이용한 레지스트 박리방법
KR102032321B1 (ko) 2012-11-13 2019-10-15 동우 화인켐 주식회사 얼룩 발생 방지용 레지스트 박리액 조성물
KR102002765B1 (ko) * 2012-11-13 2019-07-24 삼성디스플레이 주식회사 유기발광 표시장치 및 그것의 제조 방법
KR102296739B1 (ko) 2014-10-27 2021-09-01 삼성전자 주식회사 포토마스크용 세정 조성물을 이용한 집적회로 소자 제조 방법
CN110109323B (zh) * 2019-05-23 2020-06-30 西南交通大学 光刻胶、其制备方法、应用和医用材料表面的改性方法
KR20190116211A (ko) 2019-10-01 2019-10-14 동우 화인켐 주식회사 얼룩 발생 방지용 레지스트 박리액 조성물
KR102324927B1 (ko) 2019-10-01 2021-11-12 동우 화인켐 주식회사 얼룩 발생 방지용 레지스트 박리액 조성물

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000199971A (ja) * 1999-01-07 2000-07-18 Tokyo Ohka Kogyo Co Ltd ホトレジスト用剥離液組成物およびこれを用いたホトレジスト剥離方法
US20030144162A1 (en) * 2001-10-10 2003-07-31 Lg.Philips Lcd Co., Ltd. Composition and method for removing copper-compatible resist
JP2005331913A (ja) * 2004-05-20 2005-12-02 Korea Kumho Petrochem Co Ltd フォトレジスト用ストリッパー組成物及びこれをフォトレジスト剥離に用いる方法。
JP2006079093A (ja) * 2004-09-13 2006-03-23 Dongjin Semichem Co Ltd フォトレジスト剥離液組成物

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791043A (en) 1983-12-20 1988-12-13 Hmc Patents Holding Co., Inc. Positive photoresist stripping composition
JPS60131535A (ja) 1983-12-20 1985-07-13 エッチエムシー・パテンツ・ホールディング・カンパニー・インコーポレーテッド ポジのホトレジスト用のストリツピング組成物
US5988186A (en) * 1991-01-25 1999-11-23 Ashland, Inc. Aqueous stripping and cleaning compositions
JP2911792B2 (ja) 1995-09-29 1999-06-23 東京応化工業株式会社 レジスト用剥離液組成物
US5827757A (en) * 1996-07-16 1998-10-27 Direct Radiography Corp. Fabrication of large area x-ray image capturing element
US6440326B1 (en) * 1998-08-13 2002-08-27 Mitsubishi Gas Chemical Company, Inc. Photoresist removing composition
KR100268108B1 (ko) * 1998-08-25 2000-12-01 윤종용 포토레지스트용 스트리퍼 조성물
JP3328250B2 (ja) * 1998-12-09 2002-09-24 岸本産業株式会社 レジスト残渣除去剤
TWI270749B (en) * 1999-06-07 2007-01-11 Tokyo Ohka Kogyo Co Ltd Photoresist stripping liquid composition and a method of stripping photoresists using the same
KR100360985B1 (ko) * 2000-04-26 2002-11-18 주식회사 동진쎄미켐 레지스트 스트리퍼 조성물
US6455479B1 (en) * 2000-08-03 2002-09-24 Shipley Company, L.L.C. Stripping composition
JP2002138272A (ja) 2000-11-01 2002-05-14 Mitsubishi Rayon Co Ltd キレート剤組成物、金属塩製造方法及び洗浄剤組成物
US6916772B2 (en) * 2001-07-13 2005-07-12 Ekc Technology, Inc. Sulfoxide pyrolid(in)one alkanolamine cleaner composition
TWI258641B (en) * 2001-09-12 2006-07-21 Samsung Electronics Co Ltd Stripper composition for photoresist
US20030138737A1 (en) * 2001-12-27 2003-07-24 Kazumasa Wakiya Photoresist stripping solution and a method of stripping photoresists using the same
KR101017738B1 (ko) * 2002-03-12 2011-02-28 미츠비시 가스 가가쿠 가부시키가이샤 포토레지스트 박리제 조성물 및 세정 조성물
JP4304909B2 (ja) 2002-04-03 2009-07-29 東ソー株式会社 洗浄剤及びそれを用いた洗浄方法
KR100878236B1 (ko) 2002-06-12 2009-01-13 삼성전자주식회사 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법
KR100890024B1 (ko) * 2002-09-18 2009-03-25 삼성전자주식회사 액정 표시 장치
WO2004027518A2 (en) * 2002-09-19 2004-04-01 Arch Specialty Chemicals, Inc. A method for the removal of an imaging layer from a semiconductor substrate stack
JP4091396B2 (ja) 2002-10-10 2008-05-28 東京応化工業株式会社 フラットパネルディスプレー製造用剥離液及びそれを使用するフラットパネルディスプレー用アルミニウム電極形成方法
KR100503231B1 (ko) * 2002-10-22 2005-07-22 주식회사 엘지화학 반도체 및 ｔｆｔ-ｌｃｄ용 세정제 조성물
JP4110928B2 (ja) 2002-11-01 2008-07-02 東ソー株式会社 洗浄剤
KR100951898B1 (ko) 2002-12-09 2010-04-09 삼성전자주식회사 포토레지스트 제거용 스트리핑 조성물 및 이를 사용한액정 표시 장치의 박막 트랜지스터 기판의 제조방법
JP3940385B2 (ja) * 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
KR101136026B1 (ko) 2004-09-24 2012-04-18 주식회사 동진쎄미켐 포토레지스트용 박리제 및 상기 박리제를 이용한 박막트랜지스터 표시판의 제조 방법
KR101160829B1 (ko) * 2005-02-15 2012-06-29 삼성전자주식회사 식각액 조성물 및 박막 트랜지스터 표시판의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000199971A (ja) * 1999-01-07 2000-07-18 Tokyo Ohka Kogyo Co Ltd ホトレジスト用剥離液組成物およびこれを用いたホトレジスト剥離方法
US20030144162A1 (en) * 2001-10-10 2003-07-31 Lg.Philips Lcd Co., Ltd. Composition and method for removing copper-compatible resist
JP2005331913A (ja) * 2004-05-20 2005-12-02 Korea Kumho Petrochem Co Ltd フォトレジスト用ストリッパー組成物及びこれをフォトレジスト剥離に用いる方法。
JP2006079093A (ja) * 2004-09-13 2006-03-23 Dongjin Semichem Co Ltd フォトレジスト剥離液組成物

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100958219B1 (ko) * 2006-12-29 2010-05-17 우 옵트로닉스 코포레이션 박막 트랜지스터의 제조방법
US7795081B2 (en) 2006-12-29 2010-09-14 Au Optronics Corp. Method for manufacturing thin film transistor
US8093110B2 (en) 2006-12-29 2012-01-10 Au Optronics Corp. Method for manufacturing thin film transistor
CN103293883A (zh) * 2012-02-23 2013-09-11 奇美实业股份有限公司 光阻剥离液组合物及其应用

Also Published As

Publication number Publication date
US20080032432A1 (en) 2008-02-07
TW200613935A (en) 2006-05-01
EP1640806A2 (en) 2006-03-29
US20080085850A1 (en) 2008-04-10
US8012921B2 (en) 2011-09-06
JP4653517B2 (ja) 2011-03-16
US7294518B2 (en) 2007-11-13
KR20060028523A (ko) 2006-03-30
US20060204896A1 (en) 2006-09-14
EP1640806A3 (en) 2007-05-23
TWI463276B (zh) 2014-12-01
CN1752852A (zh) 2006-03-29
KR101136026B1 (ko) 2012-04-18
CN1752852B (zh) 2012-02-01
US7553710B2 (en) 2009-06-30
EP1640806B1 (en) 2014-04-16

Similar Documents

Publication Publication Date Title
JP4653517B2 (ja) フォトレジスト用剥離剤及びその剥離剤を利用した薄膜トランジスタ表示板の製造方法
TWI452445B (zh) 光阻剝除劑組合物以及使用該組合物形成導線結構及製造薄膜電晶體基板之方法
TWI278710B (en) Thin film transistor array substrate and manufacturing method of the same
KR101890425B1 (ko) 포토레지스트 박리용 조성물 및 이를 이용한 표시 기판의 제조 방법
US7956393B2 (en) Composition for photoresist stripper and method of fabricating thin film transistor array substrate
JP2007005790A (ja) エッチング液、これを用いた配線形成方法及び薄膜トランジスタ基板の製造方法
JP2008015510A (ja) 薄膜トランジスタアレイ基板及びこれの製造方法
KR101300183B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JP2008109102A (ja) 薄膜トランジスタ基板の製造方法
US20120119232A1 (en) Array substrate and a manufacturing method thereof
KR101090249B1 (ko) 박막 트랜지스터 표시판의 제조 방법
US7816159B2 (en) Method for fabricating pixel structure
JP2007027768A (ja) 薄膜トランジスタ基板の製造方法
US7811867B2 (en) Method for manufacturing pixel structure
US20090053844A1 (en) Method for fabricating pixel structure
JP4902299B2 (ja) 表示装置の製造方法
KR101813719B1 (ko) 박막트랜지스터 어레이 기판의 제조 방법
JP2006202961A (ja) 印刷パターンを用いた処理方法及び印刷パターンの製造装置
KR101022806B1 (ko) 고개구율 어레이 기판의 제조 방법
US20090053861A1 (en) Method for fabricating pixel structure
US20090068777A1 (en) Method for manufacturing pixel structure
KR20060059579A (ko) 박막 트랜지스터 기판의 제조방법
KR20080041333A (ko) 박막 트랜지스터 기판의 제조 방법
KR20060073736A (ko) 박막 트랜지스터 기판 및 그 제조방법
KR20040040087A (ko) 포토레지스트용 스트리퍼 조성물

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050902

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101217

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4653517

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250