KR20060073736A - 박막 트랜지스터 기판 및 그 제조방법 - Google Patents

박막 트랜지스터 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20060073736A
KR20060073736A KR1020040112122A KR20040112122A KR20060073736A KR 20060073736 A KR20060073736 A KR 20060073736A KR 1020040112122 A KR1020040112122 A KR 1020040112122A KR 20040112122 A KR20040112122 A KR 20040112122A KR 20060073736 A KR20060073736 A KR 20060073736A
Authority
KR
South Korea
Prior art keywords
gate
electrode
thin film
data line
film transistor
Prior art date
Application number
KR1020040112122A
Other languages
English (en)
Inventor
최희환
김상갑
오민석
진홍기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040112122A priority Critical patent/KR20060073736A/ko
Publication of KR20060073736A publication Critical patent/KR20060073736A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 표시장치용 박막 트랜지스터 기판 및 그 제조방법에 관한 것으로서, 절연기판 상에 게이트 라인, 게이트 패드 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계와; 상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위에 반도체층 패턴을 형성하는 단계와; 상기 반도체층 패턴 위에 저항성 접촉층 패턴을 형성하는 단계와; 상기 저항성 접촉층 위에 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스 전극 및 드레인 전극과, 상기 소스 전극과 연결된 데이터 라인 및 게이트 패드를 포함한 데이터 배선을 형성하는 단계와; 상기 데이터 배선을 덮으며 상기 게이트 패드 및 상기 데이터 패드를 노출시키는 접촉구멍과, 상기 데이터 배선의 기판의 판면에 평행한 방향의 단부를 노출시키는 개구영역을 가지는 보호막을 형성하는 단계를 포함하여 제조된 것을 특징으로 한다. 이에 의하여, 데이터 배선의 길이방향에 양측으로 저항성 접촉층 패턴 및 반도체층 패턴이 돌출되는 것을 감소시켜 이에 따른 불량의 발생을 억제할 수 있게 된다.

Description

박막 트랜지스터 기판 및 그 제조방법{THIN FILM TRANSISTOR SUBSTRATE AND METHOD OF MANUFACTURING FOR THE SAME}
도 1은 본 발명의 일실시예에 따라 제조된 박막 트랜지스터 기판의 개략적인 배치도,
도 2는 도 1의 Ⅱ-Ⅱ선에 따른 박막 트랜지스터 기판의 단면도,
도 3 내지 도 11은 본 발명의 일실시예에 따라 박막 트랜지스터 기판을 제조하는 각 단계를 순서대로 나타낸 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명
10 : 절연기판 22 : 게이트 라인
24 : 게이트 패드 26 : 게이트 전극
30 : 게이트 절연막 40 : 반도체층
50 : 저항성 접촉층 62 : 데이터 라인
65 : 소스 전극 66 : 드레인 전극
68 : 데이터 패드 70 : 보호막
79 : 개구영역 82 : 화소 전극
본 발명은, 표시장치용 박막 트랜지스터 기판의 제조방법 및 이에 따른 표시장치용 박막 트랜지스터 기판에 관한 것으로, 보다 상세하게는, 박막 트랜지스터의 전기적 특성의 불량을 억제할 수 있도록 개선된 표시장치용 박막 트랜지스터 기판 및 그 제조방법에 관한 것이다.
일반적으로 박막 트랜지스터 기판(Thin Film Transistor; TFT)은 액정 표시 장치(LCD; Liquid Crystal Display)나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. 이러한 박막 트랜지스터 기판에는 주사 신호를 전달하는 주사 신호 배선 또는 게이트 배선과 화상 신호를 전달하는 화상 신호선 또는 데이터 배선이 형성되어 있다. 그리고, 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극, 게이트 배선을 덮어 절연하는 게이트 절연막 및 박막 트랜지스터와 데이터 배선을 덮어 절연하는 보호막 등으로 이루어져 있다.
박막 트랜지스터는 게이트 배선의 일부인 게이트 전극과 채널영역을 형성하는 반도체층, 데이터 배선의 일부인 소스 전극과 드레인 전극 및 게이트 절연막과 보호막 등으로 이루어진다. 박막 트랜지스터는 게이트 배선을 통하여 전달되는 주사 신호에 따라 데이터 배선을 통해 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭(Switching) 소자이다.
이러한 표시 장치용 박막 트랜지스터 기판은 통상 4 ~ 5매의 마스크를 사용하여 제조된다. 사용되는 마스크의 수가 적을수록 제조공정이 단순해지므로 이는 생산비용의 감소로 연결된다.
여기서, 4매 마스크를 사용한 박막 트랜지스터 기판의 제조방법을 살펴보면 포토 공정으로 형성한 감광막 패턴과 이를 이용한 식각 공정을 통해 박막 트랜지스터의 채널영역, 소스 전극 및 드레인 전극을 형성하게 된다. 그러나, 이러한 4매 마스크를 사용한 제조과정에서 데이터 배선은 두 차례에 설쳐 습식 식각에 노출될 수 있다. 즉, 슬릿노광을 통해 형성된 감광막 패턴을 이용하여 채널영역과 소스 전극 및 드레인 전극을 형성하기 위해 두 차례에 걸친 습식 식각 공정이 진행될 수 있기 때문이다.
따라서, 이러한 경우에는 데이터 배선의 폭이 아래의 저항성 접촉층 및 반도체층보다 좁은 폭을 가지게 되므로, 데이터 배선의 길이방향에 양측으로 저항성 접촉층 패턴 및 반도체층 패턴이 돌출되어 잔류하게 된다.
이에, 박막 트랜지스터의 전기적 특성이 저하되거나, 크로스 토크 또는 수직방향의 얼룩과 같은 불량이 발생될 수 있는 문제점이 있다.
따라서, 본 발명의 목적은, 데이터 배선의 길이방향에 양측으로 아래의 저항성 접촉층 패턴 및 반도체층 패턴이 돌출되는 것을 감소시켜 이에 따른 불량의 발생을 억제할 수 있는 표시장치용 박막 트랜지스터 기판의 제조방법을 제공하는 것이다.
또한, 본 발명의 다른 목적은, 상기한 제조방법을 통해 제조된 표시장치용 박막 트랜지스터 기판을 제공하는 것이다.
상기 목적은, 본 발명에 따라, 표시장치용 박막 트랜지스터 기판을 제조하는 방법에 있어서, 절연기판 상에 게이트 라인, 게이트 패드 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계와; 상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위에 반도체층 패턴을 형성하는 단계와; 상기 반도체층 패턴 위에 저항성 접촉층 패턴을 형성하는 단계와; 상기 저항성 접촉층 위에 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스 전극 및 드레인 전극과, 상기 소스 전극과 연결된 데이터 라인 및 게이트 패드를 포함한 데이터 배선을 형성하는 단계와; 상기 데이터 배선을 덮으며 상기 게이트 패드 및 상기 데이터 패드를 노출시키는 접촉구멍과, 상기 데이터 배선의 기판의 판면에 평행한 방향의 단부를 노출시키는 개구영역을 가지는 보호막을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치용 박막 트랜지스터 기판의 제조방법에 의해 달성된다.
그리고, 상기 보호막 위에 화소 전극을 형성하는 단계를 더 포함하며, 상기 개구영역은 상기 화소 전극과 상기 드레인 전극이 중첩되는 부분에만 형성되는 것이 바람직하다.
또한, 상기 소스 전극 및 상기 드레인 전극의 분리는 제1 감광막 패턴을 이용한 사진 식각 공정을 통해 이루어지며, 상기 보호막의 개구영역 및 접촉구멍은 제2 감광막 패턴을 이용한 사진 식각 공정을 통해 형성되는 것이 바람직하다.
그리고, 상기 제1 감광막 패턴은 상기 소스 전극과 상기 드레인 전극 사이에 위치하는 제1부분과 상기 제1부분보다 두꺼운 두께를 갖는 제2부분과 상기 제1부분 보다 얇은 두께를 갖는 제3부분을 포함하는 것이 바람직하다.
여기서, 상기 제3부분의 두께는 거의 제로에 가까운 것이 바람직하다.
또한, 상기 제2 감광막 패턴은 상기 개구영역을 형성하고자 하는 곳에 위치하는 제4부분과 상기 제4부분보다 두꺼운 두께를 갖는 제5부분과 상기 제4부분보다 얇은 두께를 갖는 제6부분을 포함하는 것이 바람직하다.
여기서, 상기 제6부분의 두께는 거의 제로에 가까운 것이 바람직하다.
이러한 표시장치용 박막 트랜지스터 기판의 제조방법에 의하면, 데이터 배선의 길이방향에 양측으로 아래의 저항성 접촉층 패턴 및 반도체층 패턴이 돌출되는 것을 감소시켜 이에 따른 불량의 발생을 억제할 수 있게 된다.
또한, 상기한 발명의 다른 목적은, 표시장치용 박막 트랜지스터 기판에 있어서, 절연 기판과; 상기 절연기판 위에 형성된 게이트 라인, 게이트 패드 및 게이트 전극을 포함하는 게이트 배선과; 상기 게이트 배선을 덮는 게이트 절연막과; 상기 게이트 절연막 위에 형성되며 상기 게이트 전극과 적어도 일부가 중첩된 반도체층과; 상기 반도체층 위에 형성되며 상기 게이트 전극을 중심으로 분리되어 있는 저항성 접촉층과; 상기 저항성 접촉층 위에 형성되며, 상기 게이트 전극을 중심으로 분리된 소스 전극 및 드레인 전극과 상기 소스 전극과 연결되고 상기 게이트 라인과 교차하여 화소영역을 정의하는 데이터 라인을 포함하는 데이터 배선과; 상기 데이터 배선을 덮으며 상기 게이트 패드 및 상기 데이터 패드를 노출시키는 접촉구멍과, 상기 절연기판의 판면에 평행한 방향의 상기 데이터 배선의 단부를 노출시키는 개구영역을 가지는 보호막을 포함하는 것을 특징으로 하는 표시장치용 박막 트랜지 스터 기판에 의해 달성된다.
여기서, 상기 보호막 위에 형성된 화소 전극을 더 포함하며, 상기 개구영역은 상기 화소 전극과 상기 드레인 전극이 중첩되는 부분에만 형성된 것이 바람직하다.
이에, 데이터 배선의 길이방향에 양측으로 아래의 저항성 접촉층 패턴 및 반도체층 패턴이 돌출되는 것을 최소화하여 이에 따른 불량의 발생을 억제한 표시장치용 박막 트랜지스터를 제공할 수 있게 된다.
이하에서 본 발명의 일실시예에 따른 표시장치용 박막 트랜지스터 기판의 제조방법을 첨부도면을 참조하여 설명하면 다음과 같다. 첨부도면에서는, 4매 마스크 공정으로 형성된 비정질 실리콘(a-Si) 박막 트랜지스터(TFT)가 사용된 표시장치용 박막 트랜지스터 기판이 개략적으로 도시되어 있다.
먼저, 도 1을 참고하여 본 발명의 일실시예에 따른 표시장치용 박막 트랜지스터 기판의 제조방법에 의해 형성된 박막 트랜지스터 기판의 구조에 대해 설명하면 다음과 같다.
절연기판(10) 상에 다수의 게이트 라인(22)과, 게이트 라인(22)과 나란하게 다수의 유지 전극 라인(28)이 형성된다.
게이트 라인(22)은 일부가 분기되어 게이트 전극(26)을 이루며, 게이트 라인(22)의 일단에는 게이트 패드(24)가 형성된다. 이러한 게이트 라인(22), 게이트 전극(26) 및 게이트 패드(24) 등을 모두 포함하여 게이트 배선이라 한다.
게이트 라인(22) 및 유지 전극 라인(28) 위에는 절연 교차되는 다수의 데이 터 라인(62)이 형성된다. 데이터 라인(62), 데이터 라인(62)에서 분기된 소스 전극(65), 소스 전극(65)과 마주하는 드레인 전극(66) 및 데이터 라인(62)의 일단에 형성된 데이터 패드(68) 등을 모두 포함하여 데이터 배선이라 한다. 그리고, 유지 전극 라인(28)이 형성된 경우 데이터 배선과 같은 층에 유지 축전기용 도전체(64)가 형성된다.
그리고, 게이트 라인(22)과 데이터 라인(62)의 교차로 정의되는 영역에는 다수의 화소 전극(82)이 형성되고, 게이트 라인(22), 데이터 라인(62) 및 화소 전극(82)과 전기적으로 연결된 다수의 박막 트랜지스터가 형성된다.
도 2는 도 1에 도시된 박막 트랜지스터 기판의 Ⅱ-Ⅱ선에 따른 단면도이다. 도1 및 도 2를 참조 하여 박막 트랜지스터 기판에 대해 자세히 설명하면 다음과 같다.
먼저, 유리, 석영, 세라믹 또는 플라스틱 등의 절연성 재질을 포함하여 만들어진 절연기판(10) 상에 게이트 배선(22, 24, 26)이 형성된다. 이러한 게이트 배선은 각 금속 또는 합금의 단점을 보완하고 원하는 물성을 얻기 위해 다중층으로 형성될 수 있다. 일예로, 알루미늄 또는 알루미늄 합금을 하부층으로 사용하고 크롬, 몰리브덴, 몰리브덴-텅스텐 또는 몰리브덴-텅스텐 나이트라이드를 상부층으로 사용하는 이중층으로 형성하는 것이다. 이는 하부층으로 배선저항에 의한 신호저항을 막기 위해 비저항이 작은 알루미늄 또는 알루미늄 합금을 사용하고, 상부층으로 화학약품에 의한 내식성이 약하며 쉽게 산화되어 단선이 발생되는 알루미늄 또는 알루미늄 합금의 단점을 보완하기 위해 화학약품에 대한 내식성이 강한 크롬, 몰리브덴, 몰리브덴-텅스텐 또는 몰리브덴-텅스텐 나이트라이드를 사용하는 것이다. 근래에는 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 텅스텐(W) 등이 배선재료로 각광받고 있다.
또한, 절연성 기판(10) 상에는 게이트 라인(22)과 평행하게 유지 전극 라인(28)이 형성된다. 유지 전극 라인(28)도 게이트 배선(22, 24, 26)과 마찬가지로 다중층으로 형성될 수 있다. 유지 전극 라인(28)은 후술할 화소 전극(82)과 연결된 유지 축전기용 도전체(64)와 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다. 유지 전극 라인(28)에는 박막 트랜지스터 기판에 대향 배치될 상부 기판(미도시)의 공통 전극(미도시)과 동일한 전압이 인가되는 것이 보통이다.
게이트 배선(22, 24, 26) 및 유지 전극 라인(28) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26) 및 유지 전극 라인(28)을 덮는다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체층 패턴(42)이 형성되며, 반도체층 패턴(42) 위에는 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층 패턴(56)이 형성된다.
저항성 접촉층 패턴(56) 위에는 데이터 배선(62, 64, 65, 66, 68)이 형성된다. 이러한 데이터 배선은, 게이트 배선(22, 24, 26)과 마찬가지로, 각 금속 또는 합금의 단점을 보완하고 원하는 물성을 얻기 위해 다중층으로 형성될 수 있다. 일예로, 데이터 배선은 몰리브덴(Mo), 알루미늄(Al), 몰리브덴(Mo)의 3중층으로 형성될 수 있다.
데이터 배선은 세로 방향으로 형성되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 라인의 끝 부분(68)을 가지는 데이터 라인(62), 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65) 및 데이터선(62)의 단부에 연결되어 있으며 외부로부터의 화상신호를 인가받아 데이터선(62)에 전달하는 데이터 패드(68)로 이루어진 데이터 라인부(62, 68, 65)를 포함하며, 또한 데이터 라인부(62, 68, 65)와 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널영역(E)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)과, 유지 전극 라인(28) 위에 위치하고 있는 유지 축전기용 도전체(64)도 포함한다. 유지 전극 라인(28)을 형성하지 않을 경우 유지 축전기용 도전체(64) 또한 형성하지 않는다.
저항성 접촉층 패턴(56)은 그 하부의 반도체층 패턴(42)과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 완전히 동일한 형태를 가진다. 즉, 드레인 전극용 저항성 접촉층 패턴(56)은 드레인 전극(66)과 동일하며, 도시되지는 않았으나, 데이터 라인부의 저항성 접촉층 패턴은 데이터 라인부(62, 68, 65)와 동일하고, 유지 축전기용 저항성 접촉층 패턴은 유지 축전기용 도전체(64)와 동일하다.
한편, 반도체층 패턴(42)은 박막 트랜지스터의 채널영역(E)을 제외하면 데이 터 배선(62, 64, 65, 66, 68) 및 저항성 접촉층 패턴(56)과 동일한 모양을 하고 있다. 구체적으로는, 박막 트랜지스터의 채널영역(E)에서 데이터 라인부(62, 68, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터 라인부의 저항성 접촉층 패턴(미도시)과 드레인 전극용 저항성 접촉층 패턴(56)도 분리되어 있으나, 박막 트랜지스터용 반도체층 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널영역을 생성한다. 그리고, 도시되지는 않았으나, 유지 축전기용 반도체층 패턴과 및 유지 축전기용 저항성 접촉층 패턴은 유지 축전기용 도전체(64)와 동일한 패턴으로 형성된다.
데이터 배선(62, 64, 65, 66, 68) 위에는 질화규소나 PECVD(plasma enhanced chemical vapor deposition) 방법에 의하여 증착된 a-Si:C:O 막 또는 a-Si:O:F 막(저유전율 CVD막) 또는 유기막으로 이루어진 보호막(70)이 형성된다. 보호막(70)은 드레인 전극(66), 데이터 패드(68)의 일부 및 유지 축전기용 도전체(64)를 드러내는 접촉구멍(76, 78, 72)을 가지고 있으며, 또한 게이트 절연막(30)과 함께 게이트 패드(24)의 일부를 드러내는 접촉구멍(74)을 가진다. 그리고, 보호막(70)은 절연기판(10)의 판면에 평행한 방향의 데이터 배선의 단부를 노출시키는 개구영역(79)을 갖는다.
여기서, 개구영역(79)은 모든 데이터 배선을 따라 형성될 수 있으나, 이때에는 박막 트랜지스터의 신뢰성이 저하될 수 있으므로, 개구영역(79)은 절연기판(10)의 판면에 평행한 방향의 소스 전극(66)의 단부를 따라 후술할 화소 전극(82)과 중첩된 부분에만 형성된 것이 가장 바람직하다.
보호막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 공통전극과 함께 전기장을 생성하는 화소 전극(82)이 형성된다. 화소 전극(82)은 ITO 또는 IZO(indium tin oxide) 따위의 투명한 도전 물질로 만들어지며, 접촉 구멍(76)을 통하여 드레인 전극(66)과 물리적ㅇ 전기적으로 연결되어 화상 신호를 전달받는다. 이때, 개구영역(79)을 통해 화소 전극(82)과 드레인 전극(66)이 전기적으로 연결되는 경우에는 화소 전극과 드레인 전극을 연결하기 위한 접촉구멍(76)은 생략될 수도 있다.
화소 전극(82)은 또한 이웃하는 게이트 라인(22) 및 데이터 라인(62)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 또한, 화소 전극(82)은 접촉 구멍(72)을 통하여 유지 축전기용 도전체(64)와도 연결되어 유지 축전기용 도전체(64)로 화상 신호를 전달한다. 한편, 게이트 패드(24) 및 데이터 패드(68) 위에는 접촉 구멍(74, 78)을 통하여 각각 이들과 연결되는 접촉 보조 부재(86, 88)가 형성된다. 이 접촉 보조 부재(86, 88)는 끝 부분(24, 68)과 외부 회로 장치와의 접착성을 보완하고 게이트 패드(24) 및 데이터 패드(68)를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
본 발명의 일실시예에 따라, 도 2의 구조를 가지는 표시장치용 박막 트랜지스터 기판을 제조하는 방법을 상세히 설명하면 다음과 같다.
먼저, 도 3에서 도시된 바와 같이, 절연기판(10) 상에 게이트 금속층을 증착한 다음, 사진 식각 공정을 거쳐 게이트 라인(22), 게이트 패드(24) 및 게이트 전극(26) 등을 포함하는 게이트 배선과 유지 전극 라인(미도시)를 형성한 후, 그 위 에 질화 규소로 등으로 이루어진 게이트 절연막(30), 반도체층(40), 저항성 접촉층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 적층하고, 이어 데이터 배선을 형성하기 위해 데이터 금속층(600)을 스퍼터링 등의 방법으로 증착한다.
그리고, 데이터 금속층(600) 위에 감광물질을 코팅하여 감광막(900)을 형성한다. 감광막(900)의 전체 두께는 대략 1㎛ 내지 2㎛의 전체 두께를 가진다.
다음, 마스크를 통하여 감광막(900)을 노광한 후 현상하여, 도 4에 도시한 바와 같이, 데이터 배선의 형성을 위한 제1 감광막 패턴(912, 914)을 형성한다. 이때, 제1 감광막 패턴(912, 914) 중에서 박막트랜지스터의 채널영역(E), 즉 소스 전극(미도시)과 드레인 전극(66) 사이에 위치한 제1부분(914)은 데이터 배선부(C), 즉 데이터 배선이 형성될 부분에 위치한 제2부분(912)보다 두께가 작게 되도록 하며, 기타 부분(D)의 감광막은 대부분 제거하여 제로에 가까운 상태로 만든다.
이때, 채널영역(E)에 남아 있는 감광막(914)의 두께와 데이터 배선부(C)에 남아 있는 감광막(912)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제1부분(914)의 두께를 제2부분(912)의 두께의 1/2 이하로 하는 것이 바람직하다.
이와 같이, 마스크를 사용하여 채널영역(E), 즉 제1부분(914)을 제2부분(912)보다 얇게 형성되도록 노광하는 방법으로 여러 가지가 있을 수 있으며, 채널영역(E)의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자형태의 패턴을 형성하거나 반투명막을 사용한다.
이때, 슬릿 사이에 위치한 패턴의 선폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
이와 같은 마스크를 통하여 감광막(900)에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해 되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해 되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해 되지 않는다. 이어, 감광막(900)을 현상하면, 고분자 분자들이 분해 되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막(914)이 남길 수 있다. 이때, 노광 시간을 너무 길게 하면 모든 고분자 분자들이 분해 되므로 그렇게 되지 않도록 해야 한다.
여기서, 제1 감광막 패턴(912, 914) 형성과정에 대해서 보다 상세히 설명하면 다음과 같다. 먼저, 감광물질을 코팅하고 프리 베이크(prebake ; 선굽기) 처리공정을 거치게 된다. 이때, 감광물질은 성분퇴화 없이 가열됨으로써 유기 용제 등이 물리적으로 제거되고 점착력이 증가하게 된다. 이러한 프리 베이크(prebake ; 선굽기) 처리공정은 노출 및 현상 등과 같은 후속공정에 영향을 줄 수 있으므로 정교하게 이루어져야 한다. 다음, 마스크를 사용하여 형성하고자 하는 제1 감광막 패턴(912, 914)을 따라 빛에 노출시킨 후, 현상액으로 제1 감광막 패턴(912, 914) 이외의 감광물질은 모두 제거하게 된다. 현상공정 후에는 제1 감광막 패턴(912, 914)이 현상액에 의해 부풀어 올라 제1 감광막 패턴(912, 914) 아래의 데이터 배선(62, 64, 65, 66, 68)과의 점착력이 약해지게 된다. 따라서, 포스트 베이크(postbake ; 후굽기) 처리공정을 통해 약화된 점착력을 보강하게 된다. 이러한 포스트 베이크 공정은 프리 베이크 공정에 비해 비교적 고온에서 진행하여 점착력을 보다 강화하게 되지만, 제1 감광막 패턴(912, 914)에 리플로우(reflow)가 일어나 제1 감광막 패턴(912, 914)의 형상이 전체적으로 완만하면서 불균일하게 변형된다. 따라서, 박막 트랜지스터의 채널영역(E)을 균일하게 형성하기 어렵게 되는 문제 때문에 포스트 베이크 공정은 생략하는 경우가 많다.
이어, 제1 감광막 패턴(912, 914) 및 그 하부의 막들, 즉 데이터 금속층(600), 저항성 접촉층(50) 및 반도체층(40)에 대한 식각을 진행한다. 이때, 데이터 배선부(C)에는 데이터 배선 및 그 하부의 막들이 그대로 남아 있고, 채널영역(E)에는 반도체층(40)만 남아 있어야 하며, 나머지 기타 부분(D)에는 위의 3개 층(600, 50, 40)이 모두 제거되어 게이트 절연막(30)이 드러나야 한다.
먼저, 도 5에 도시한 것처럼, 기타 부분(D)의 노출되어 있는 데이터 금속층(600)을 제거하여 그 하부의 저항성 접촉층(50)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 데이터 금속층(600)은 식각되고 제1 감광막 패턴(912, 914)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다. 그러나 건식식각의 경우 데이터 금속층(600)만을 식각하고 제1 감광막 패턴(912, 914)은 식각되지 않는 조건을 찾기가 어려우므로, 본 발명에서는 습식식각에 의해 데이터 금속층(600)을 제거한다. 하지만, 습식식각으로 데이터 금속층(600)을 제거할 경우에는 제1 감광막 패턴(912, 914) 아래의 데이터 배선이 언더컷팅(undercutting)되어, 데이터 배선의 폭이 설계치보다 소정부분 감소된다.
이렇게 하면, 도 5에 나타낸 것처럼, 채널영역(E) 및 데이터 배선부(D)의 데이터 금속층, 즉 소스/드레인용 데이터 배선층(67)과 유지 축전기용 도전체(미도시)만이 남고 기타 부분(D)의 데이터 금속층(600)은 모두 제거되어 그 하부의 저항성 접촉층(50)이 드러난다. 이 때 남은 데이터 배선층은 소스 전극(미도시) 및 드레인 전극(66)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선의 형태와 동일하다.
이어, 도 6에 도시한 바와 같이, 기타 부분(D)의 노출된 저항성 접촉층(50) 및 그 하부의 반도체층(40)을 제1 감광막 패턴의 제1부분(914)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 제1 감광막 패턴(912, 914)과 저항성 접촉층(50) 및 반도체층(40)(반도체층과 저항성 접촉층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행하여야 하며, 특히 제1 감광막 패턴(912, 914)과 반도체층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6 과 HCl의 혼합 기체나, SF6 과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 제1 감광막 패턴(912, 914)과 반도체층(40)에 대한 식각비가 동일한 경우 제1부분(914)의 두께는 반도체층(40)과 저항성 접촉층(50)의 두께를 합한 것과 같거나 그보다 작아야 한다. 그러나, 제1부분(912)의 감광막이 저항성 접촉층(50) 및 반도체층(40)의 식각과정에서 완전히 제거되지 않은 경우에는 감광막 에치 백 공정을 통해 제1부분(912)의 감광막을 제거하게 된다.
이렇게 하면, 도 6에 나타낸 바와 같이, 채널영역(E)의 제1부분(914)이 제거되어 소스/드레인용 배선층(67)이 드러나고, 기타 부분(D)의 저항성 접촉층(50) 및 반도체층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부(C)의 제2부분(912) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체층(42)이 완성된다.
이어 애싱(ashing)을 통하여 채널영역(E)의 소스/드레인용 배선층(67) 표면에 남아 있는 감광막 찌꺼기를 완전히 제거한다.
다음, 도 7에 도시한 바와 같이 채널영역(E)의 소스/드레인용 배선층(67) 및 그 하부의 소스/드레인용 저항성 접촉층(57)을 식각하여 제거한다. 이 때, 식각은 소스/드레인용 배선층(67)과 저항성 접촉층(57) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 소스/드레인용 배선층(67)에 대해서는 습식 식각으로, 저항성 접촉층(57)에 대해서는 건식 식각으로 행할 수도 있다. 전자의 경우, 소스/드레인용 배선층(67)과 저항성 접촉층(57)의 식각 선택비가 큰 조건하에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널영역(E)에 남는 반도체층(42)의 두께를 조절하기가 쉽지 않기 때문이다. 습식 식각과 건식 식각을 번갈아 하는 후자의 경우에는 습식 식각되는 소스/드레인용 배선층(67)의 측면은 식각되지만, 건식 식각되는 저항성 접촉층(57)은 거의 식각되지 않으므로 계단 모양으로 만들어진다. 즉, 데이터 배선의 폭이 아래의 저항성 접촉층 패턴(56) 및 반도체층 패턴(42)보다 좁은 폭을 가지게 되므로, 데이터 배선의 길이방향에 양측으로 저항성 접촉층 패턴(56) 및 반도체층 패턴(42)이 돌출되어 잔류하는 형상으로 형성되게 된다. 그리고, 저항성 접촉층(57) 및 반도체층(42)을 식각할 때 사용하는 식각 기체의 예로는 CF4 와 HCl의 혼합 기체나 CF4 와 O2 의 혼합 기체를 들 수 있으며, CF4 와 O2를 사용하면 균일한 두께로 반도체층(42)을 남길 수 있다.
이때, 도 7에 도시한 것처럼 반도체층 패턴(42)의 일부가 제거되어 두께가 작아질 수도 있으며 제1 감광막 패턴의 제2부분(912)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 제2부분(912)이 식각되어 그 하부의 데이터 배선이 드러나는 일이 없도록 제1 감광막 패턴(912, 914)이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 소스 전극(미도시)과 드레인 전극(66)이 분리되면서 데이터 배선과 그 하부의 저항성 접촉층 패턴이 완성된다.
마지막으로 데이터 배선부(C)에 남아 있는 제1 감광막 패턴의 제2부분(912)의 감광막(900)들을 모두 제거한다. 그러나 제2부분(912)의 제거는 채널영역(E) 소스/드레인용 배선층(67)을 제거한 후 그 밑의 저항성 접촉층(57)을 제거하기 전에 이루어질 수도 있다.
앞에서 설명한 것처럼, 습식 식각과 건식 식각을 교대로 하거나 건식 식각만 을 사용할 수 있다. 후자의 경우에는 한 종류의 식각만을 사용하므로 공정이 비교적 간편하지만, 알맞은 식각 조건을 찾기가 어렵다. 반면, 전자의 경우에는 식각 조건을 찾기가 비교적 쉬우나 공정이 후자에 비하여 번거로운 점이 있다.
다음, 도 8에서 도시한 바와 같이, 질화규소나 a-Si:C:O 막 또는 a-Si:O:F 막을 화학 기상 증착(CVD) 법에 의하여 성장시키거나 유기 절연막을 도포하여 보호막(70)을 형성한다.
이어, 도 9에 도시한 바와 같이, 보호막(70)을 게이트 절연막(30)과 함께 사진 식각하여 드레인 전극(66) 및 게이트선의 끝 부분(24) 등을 드러내는 접촉구멍과, 데이터 배선, 특히 드레인 전극(66)의 기판의 판면에 평행한 방향의 단부를 노출시키는 개구영역(79)을 형성하기 위한 제2 감광막 패턴(921, 922, 929)을 형성한다. 여기서, 도시되지는 않았으나, 데이터 선의 끝 부분을 드러내는 접촉구멍과 유지 전극의 일부를 드러내는 접촉구멍도 함께 형성한다.
제2 감광막 패턴은 개구영역을 형성하고자 하는 곳에 위치하는 제4부분(922)과, 접촉구멍(74, 76)을 형성하고자 하는 곳에 위치하며 두께가 제로에 가까운 제6부분(929) 및 제4부분(922)보다 두꺼운 두께를 갖는 제5부분(921)으로 형성된다. 여기서, 제4부분(922)은 슬릿 마스크 또는 반투명 마스크를 사용하여 노광량을 조절함으로써 형성할 수 있다.
다음, 도 10에서 도시한 바와 같이, 식각을 진행하여 접촉구멍(74, 76)을 형성하기 위해 보호막(70)을 일부 제거한다. 이때, 제4부분(922)의 감광막도 함께 제거된다.
그리고, 도11에서 도시한 바와 같이, 게이트 패드(24)를 노출시키기 위해 제6부분(929) 아래의 게이트 절연막(30)을 식각하여 제거한다. 이 과정에서 제4부분(922) 아래의 보호막(70)과 함께 데이터 배선 아래에서 돌출된 저항성 접촉층 패턴(56) 및 반도체층 패턴(42)이 함께 제거된다.
여기서, 제4부분(922) 아래의 게이트 절연막(30)도 일부 식각될 수 있으나,제6부분(929) 아래의 게이트 절연막(30)이 식각되는 동안 제4부분(922) 아래에서는 보호막(70)이 먼저 식각되므로 제4부분(922) 아래의 게이트 절연막(30)이 전부 식각되어 게이트 배선이 드러나지는 않게 된다.
또한, 제4부분(922) 아래의 게이트 절연막(30)을 식각하는 식각 가스에 보호막(70)이 더 잘 식각되는 조건으로 식각을 진행함으로써 데이터 배선 아래에서 돌출된 저항성 접촉층 패턴(56) 및 반도체층 패턴(42)이 대부분 제거될 수 있다.
이에, 저항성 접촉층 패턴(56) 및 반도체층(42)이 데이터 배선, 특히 드레인 전극(66) 아래에서 돌출됨으로써 발생되는 불량의 발생 및 박막 트랜지스터의 특성 저하를 억제할 수 있게 된다.
마지막으로, 앞서 도 2에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO층 또는 IZO층을 증착하고 사진 식각하여, 드레인 전극(66)과 연결된 화소 전극(82) 및 게이트 패드(24)와 연결된 접촉 보조 부재(86)를 형성한다. 여기서, 도시되지는 않았으나, 유지 축전기용 도전체와 연결된 화소 전극(82) 및 데이터 패드와 연결된 접촉 보조 부재도 함께 형성한다.
한편, ITO나 IZO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기 체로는 질소를 사용하는 것이 바람직하며, 이는 접촉 구멍(74, 76, 79)을 통해 드러난 금속막(24, 66,)의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다.
이에 따라, 본 발명의 일실시예에 따른 표시장치용 박막 트랜지스터 기판 및 그 제조방법에 따른 작용 및 효과를 살펴보면, 데이터 배선의 길이방향에 양측으로 아래의 저항성 접촉층 패턴 및 반도체층 패턴이 돌출되는 것을 감소시킬 수 있게 되어 이에 따른 불량의 발생을 억제할 수 있게 된다.
본 발명은 상기한 실시예에 한정되지 않으며, 박막 트랜지스터의 채널영역(E) 또는 데이터 배선을 형성하는데 있어서, 습식 식각방법을 사용함으로써 데이터 배선이 언더컷팅이 되는 것이면 어떠한 종류의 박막 트랜지스터 기판에도 모두 적용되며, 데이터 배선 아래의 저항성 접촉층 패턴 및 반도체층 패턴이 돌출하는 것을 감소시켜 이에 따른 불량의 발생을 억제할 수 있게 된다.
이상 설명한 바와 같이, 본 발명에 따르면, 데이터 배선의 길이방향에 양측으로 아래의 저항성 접촉층 패턴 및 반도체층 패턴이 돌출되는 것을 감소시켜 이에 따른 불량의 발생을 억제할 수 있게 된다.

Claims (9)

  1. 표시장치용 박막 트랜지스터 기판을 제조하는 방법에 있어서,
    절연기판 상에 게이트 라인, 게이트 패드 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계와;
    상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 위에 반도체층 패턴을 형성하는 단계와;
    상기 반도체층 패턴 위에 저항성 접촉층 패턴을 형성하는 단계와;
    상기 저항성 접촉층 위에 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스 전극 및 드레인 전극과, 상기 소스 전극과 연결된 데이터 라인 및 게이트 패드를 포함한 데이터 배선을 형성하는 단계와;
    상기 데이터 배선을 덮으며 상기 게이트 패드 및 상기 데이터 패드를 노출시키는 접촉구멍과, 상기 데이터 배선의 기판의 판면에 평행한 방향의 단부를 노출시키는 개구영역을 가지는 보호막을 형성하는 단계를 포함하는 것을 특징으로 하는 표시장치용 박막 트랜지스터 기판의 제조방법.
  2. 제1항에 있어서,
    상기 보호막 위에 화소 전극을 형성하는 단계를 더 포함하며,
    상기 개구영역은 상기 화소 전극과 상기 드레인 전극이 중첩되는 부분에만 형성되는 것을 특징으로 하는 표시장치용 박막 트랜지스터 기판의 제조방법.
  3. 제1항에 있어서,
    상기 소스 전극 및 상기 드레인 전극의 분리는 제1 감광막 패턴을 이용한 사진 식각 공정을 통해 이루어지며, 상기 보호막의 개구영역 및 접촉구멍은 제2 감광막 패턴을 이용한 사진 식각 공정을 통해 형성되는 것을 특징으로 하는 표시장치용 박막 트랜지스터 기판의 제조방법.
  4. 제3항에 있어서,
    상기 제1 감광막 패턴은 상기 소스 전극과 상기 드레인 전극 사이에 위치하는 제1부분과 상기 제1부분보다 두꺼운 두께를 갖는 제2부분과 상기 제1부분보다 얇은 두께를 갖는 제3부분을 포함하는 것을 특징으로 하는 표시장치용 박막 트랜지스터 기판의 제조방법.
  5. 제4항에 있어서,
    상기 제3부분의 두께는 거의 제로에 가까운 것을 특징으로 하는 표시장치용 박막 트랜지스터 기판의 제조방법.
  6. 제3항에 있어서,
    상기 제2 감광막 패턴은 상기 개구영역을 형성하고자 하는 곳에 위치하는 제4부분과 상기 제4부분보다 두꺼운 두께를 갖는 제5부분과 상기 제4부분보다 얇은 두께를 갖는 제6부분을 포함하는 것을 특징으로 하는 표시장치용 박막 트랜지스터 기판의 제조방법.
  7. 제6항에 있어서,
    상기 제6부분의 두께는 거의 제로에 가까운 것을 특징으로 하는 표시장치용 박막 트랜지스터 기판의 제조방법.
  8. 표시장치용 박막 트랜지스터 기판에 있어서,
    절연 기판과;
    상기 절연기판 위에 형성된 게이트 라인, 게이트 패드 및 게이트 전극을 포함하는 게이트 배선과;
    상기 게이트 배선을 덮는 게이트 절연막과;
    상기 게이트 절연막 위에 형성되며 상기 게이트 전극과 적어도 일부가 중첩된 반도체층과;
    상기 반도체층 위에 형성되며 상기 게이트 전극을 중심으로 분리되어 있는 저항성 접촉층과;
    상기 저항성 접촉층 위에 형성되며, 상기 게이트 전극을 중심으로 분리된 소스 전극 및 드레인 전극과 상기 소스 전극과 연결되고 상기 게이트 라인과 교차하여 화소영역을 정의하는 데이터 라인을 포함하는 데이터 배선과;
    상기 데이터 배선을 덮으며 상기 게이트 패드 및 상기 데이터 패드를 노출시 키는 접촉구멍과, 상기 절연기판의 판면에 평행한 방향의 상기 데이터 배선의 단부를 노출시키는 개구영역을 가지는 보호막을 포함하는 것을 특징으로 하는 표시장치용 박막 트랜지스터 기판.
  9. 제8항에 있어서,
    상기 보호막 위에 형성된 화소 전극을 더 포함하며,
    상기 개구영역은 상기 화소 전극과 상기 드레인 전극이 중첩되는 부분에만 형성된 것을 특징으로 하는 표시장치용 박막 트랜지스터 기판.
KR1020040112122A 2004-12-24 2004-12-24 박막 트랜지스터 기판 및 그 제조방법 KR20060073736A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040112122A KR20060073736A (ko) 2004-12-24 2004-12-24 박막 트랜지스터 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040112122A KR20060073736A (ko) 2004-12-24 2004-12-24 박막 트랜지스터 기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20060073736A true KR20060073736A (ko) 2006-06-29

Family

ID=37166630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040112122A KR20060073736A (ko) 2004-12-24 2004-12-24 박막 트랜지스터 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20060073736A (ko)

Similar Documents

Publication Publication Date Title
US6927105B2 (en) Thin film transistor array substrate and manufacturing method thereof
KR100686228B1 (ko) 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
KR100796756B1 (ko) 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7129105B2 (en) Method for manufacturing thin film transistor array panel for display device
KR20070000025A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060135995A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100372306B1 (ko) 박막트랜지스터의제조방법
KR20040090401A (ko) Ｉｐｓ-ｌｃｄ 제조방법
KR100612990B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100623981B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100580402B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100330097B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR20060059579A (ko) 박막 트랜지스터 기판의 제조방법
KR20060128521A (ko) 액정 표시 장치의 박막 트랜지스터 기판 및 그의 제조 방법
KR20060073736A (ko) 박막 트랜지스터 기판 및 그 제조방법
KR100796746B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20060088617A (ko) 박막 트랜지스터 기판 및 그 제조방법
KR20060064810A (ko) 박막 트랜지스터 기판의 제조방법
KR20070073276A (ko) 표시장치용 기판의 제조방법
KR20060078131A (ko) 박막 트랜지스터 기판 및 그 제조방법
KR20060064812A (ko) 박막 트랜지스터 기판의 제조방법
KR20060075870A (ko) 박막 트랜지스터 기판
KR100670050B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR20060053497A (ko) 박막 트랜지스터 기판의 제조방법
KR20010111252A (ko) 박막 트랜지스터 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination