JP2006073903A - セラミック多層基板 - Google Patents

セラミック多層基板 Download PDF

Info

Publication number
JP2006073903A
JP2006073903A JP2004257787A JP2004257787A JP2006073903A JP 2006073903 A JP2006073903 A JP 2006073903A JP 2004257787 A JP2004257787 A JP 2004257787A JP 2004257787 A JP2004257787 A JP 2004257787A JP 2006073903 A JP2006073903 A JP 2006073903A
Authority
JP
Japan
Prior art keywords
glass
ceramic
thick film
film resistor
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004257787A
Other languages
English (en)
Other versions
JP4548050B2 (ja
Inventor
Yuji Kataoka
祐治 片岡
Ryuichiro Wada
龍一郎 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2004257787A priority Critical patent/JP4548050B2/ja
Publication of JP2006073903A publication Critical patent/JP2006073903A/ja
Application granted granted Critical
Publication of JP4548050B2 publication Critical patent/JP4548050B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】特許文献1のセラミック多層基板の場合には内部導体から内部抵抗体への銀の拡散を抑制する効果が確認されているが、実際には内部導体からだけではなく、セラミック基板のガラス成分が抵抗体中へ拡散すると共に抵抗体中のガラス成分がセラミック層中へ拡散するため、抵抗体と内部導体間の拡散を抑制するだけでは抵抗値の変動を防止し、安定させた高精度な抵抗体を得るには十分ではない。
【解決手段】本発明のセラミック多層基板10は、ガラスAを含む複数のセラミック層11Aからなる積層体11と、上下のセラミック層11Aの層間に設けられ且つガラスBを含む厚膜抵抗体12と、厚膜抵抗体12と上下のセラミック層11Aとの間に設けられ且つガラスCを主成分とする拡散防止層13、14と、を有する。
【選択図】 図1

Description

本発明は、セラミック多層基板に関し、更に詳しくは、高精度の抵抗体を内蔵するセラミックス多層基板に関する。
最近、半導体集積回路等の能動素子と抵抗体やコンデンサ等の受動素子とを複合化して、一つの基板で高機能化、多機能化を実現するハイブリッド集積回路の研究、開発が活発に行われている。半導体素子等の能動素子は急激に高集積化、高密度化が進み、これに伴って基板を含めた受動素子の高密度化、高機能化及び小型化が今後益々重要な課題になってきている。
セラミック多層基板は、ハイブリッド集積回路の受動機能を担い、その内部にコンデンサや抵抗体等の受動素子と、これらを電気的に接続する内部導体と、を備え、これに搭載される能動素子等と協働して電子部品としての多機能化、高機能化を実現している。
しかしながら、セラミック多層基板は焼成工程を経て製造されるため、例えば焼成時に抵抗体用材料と内部導体用材料との間で拡散現象が生じ、所定の抵抗値を有する抵抗体を得られないという、セラミック多層基板に特有の問題がある。そこで、例えば特許文献1には高精度な厚膜抵抗体を内蔵するセラミック多層基板が提案されている。このセラミック多層基板の場合には、厚膜抵抗体と接続する内部導体に銀系導体材料にパラジウムを添加し、銀−パラジウム合金からなる内部導体を用いることにより、銀の内部抵抗体中への拡散が抑えられ、抵抗体長と抵抗値の関係が比例関係となる高精度な厚膜抵抗体を得ている。
特開平08−298382号公報
しかしながら、特許文献1のセラミック多層基板の場合には内部導体から内部抵抗体への銀の拡散を抑制する効果が確認されているが、実際には内部導体からだけではなく、セラミック基板のガラス成分が抵抗体中へ拡散すると共に抵抗体中のガラス成分がセラミック層中に拡散して、セラミック基板と抵抗体間でガラス成分が相互拡散する現象が生じるため、抵抗体と内部導体間の拡散を抑制するだけでは抵抗値の変動を防止し、安定させた高精度な抵抗体を得るには十分ではないという課題があった。
本発明は、上記課題を解決するためになされたもので、抵抗値のバラツキを抑制し、防止することができる高精度な厚膜抵抗体を有するセラミック多層基板及びその製造方法を提供することを目的としている。
本発明の請求項1に記載のセラミック多層基板は、ガラスAを含む複数のセラミック層からなる積層体と、上記セラミック層の間に設けられ且つガラスBを含む厚膜抵抗体と、上記厚膜抵抗体と上記セラミック層との間に設けられ且つガラスCを主成分とする拡散防止層と、を有することを特徴とするものである。
また、本発明の請求項2に記載のセラミック多層基板は、請求項1に記載の発明において、上記ガラスCは結晶化ガラスであり、この結晶化ガラスは、少なくとも一部がガラスAの軟化温度及びガラスBの軟化温度で結晶化し得ることを特徴とするものである。
本発明の請求項3に記載のセラミック基板は、請求項1に記載の発明において、上記ガラスCは非晶質ガラスであり、この非晶質ガラスは、その軟化温度をTgとしたとき、Tg<Tg及びTg<Tg(但し、Tgはセラミック層中のガラスAの軟化温度を表し、Tgは厚膜抵抗体中のガラスBの軟化温度を表す)の関係を満足することを特徴とするものである。
本発明の請求項4に記載のセラミック基板は、請求項3に記載の発明において、(Tg−Tg)が200℃以上であり、且つ、(Tg−Tg)が200℃以上であることを特徴とするものである。
本発明の請求項5に記載のセラミック多層基板は、請求項3または請求項4に記載の発明において、Tg<Tgであることを特徴とするものである。
本発明の請求項6に記載のセラミック多層基板は、請求項1〜請求項5のいずれか1項に記載の発明において、上記拡散防止層は、上記厚膜抵抗体の面積よりも大きく、且つ、上記厚膜抵抗体の全面を覆うように形成されていることを特徴とするものである。
また、本発明の請求項7に記載のセラミック多層基板は、請求項6に記載の発明において、上記厚膜抵抗体は、その両端がそれぞれ配線導体と接続されており、上記拡散防止層は、上記配線導体をも覆うように形成されていることを特徴とするものである。
本発明の請求項8に記載のセラミック多層基板の製造方法は、ガラスAを含む、若しくは焼成によってガラスAが染み出す材料で形成されたセラミックグリーンシート上にガラスBを含む抵抗体ペースト膜を形成する工程と、上記セラミックグリーンシートと他のセラミックグリーンシートを積層して抵抗体ペーストを含む生の積層体を形成する工程と、上記生の積層体を焼成する工程と、を有し、少なくとも一つの厚膜抵抗体を有するセラミック多層基板を製造する方法であって、上記抵抗体ペースト膜と上記セラミックグリーンシートとの間に上記抵抗体ペースト膜の少なくとも一部を覆うガラスCを主成分とする絶縁体ペースト膜を形成する工程を有することを特徴とするものである。
本発明の請求項1〜請求項8に記載の発明によれば、抵抗値のバラツキを抑制し、防止することができる高精度な厚膜抵抗体を有するセラミック多層基板及びその製造方法を提供することができる。
以下、図1〜図3に示す実施形態に基づいて本発明を説明する。尚、各図中、図1の(a)、(b)はそれぞれ本発明のセラミック多層基板の一実施形態を示す断面図で、(a)は全体を示す図、(b)は(a)の四角の枠内を拡大して示す図、図2は図1の(b)に示す拡散防止層、厚膜抵抗体及び面内配線導体の関係を示す平面図、図3の(a)、(b)はそれぞれ本発明のセラミック多層基板の他の実施形態を示す断面図で、(a)は全体を示す図、(b)はその要部を示す図、図4は図3に示すセラミック多層基板を製造する際の生の積層体を示す断面図である。
本実施形態のセラミック多層基板10は、例えば図1、図2に示すように、複数のセラミック層11Aを積層してなる積層体11と、積層体11の最上層のセラミック層11Aとその下層のセラミック層11Aとの間に設けられた厚膜抵抗体12と、厚膜抵抗体12とその上下のセラミック層11A、11Aとの間にそれぞれ設けられた略同一の大きさの上下の拡散防止層13、14と、上下のセラミック層11A、11Aの間に適宜設けられた面内配線導体15と、上下の面内配線導体15、15を電気的に接続するビア導体16と、ビア導体16を介して面内配線導体15と接続され且つ積層体11の上下両面に所定のパターンで設けられた外部端子電極17、18と、を有している。
図1、図2に示すように、厚膜抵抗体12は左右両端部が面内配線導体15、15に接続されて導通するようになっている。厚膜抵抗体12に接続された面内配線導体15、15は、図2に示すように、厚膜抵抗体12の幅方向の全長に渡って接続された接続部15A、15Aと、それぞれの接続部15A、15Aから厚膜抵抗体12の外方へ延びる引き出し部15B、15Bと、を有している。
また、下側の拡散防止層13は、図2に示すように厚膜抵抗体12及び面内配線導体15、15の接続部15A、15Aそれぞれを覆う大きさに形成され、上側の拡散防止層14とで厚膜抵抗体12及び接続部15A、15A全面を挟み、これらを上下のセラミック層11A、11Aから遮断している。つまり、上下の拡散防止層13、14は、上下から厚膜抵抗体12を挟むことによって、後述するようにセラミック多層基板10としての焼成工程で厚膜抵抗体12と上下のセラミック層11Aとの間におけるガラス成分の相互拡散を防止し、厚膜抵抗体12の抵抗値のバラツキを抑制し、抵抗値の安定した高精度の抵抗体を得ることができる。拡散防止層13、14は、厚膜抵抗体12の全面を覆っていることが好ましいが、厚膜抵抗体12の少なくとも一部を覆っていれば、厚膜抵抗体12と上下のセラミック層11Aとの間におけるガラス成分の相互拡散を抑制し、厚膜抵抗体12の抵抗値のバラツキを抑制することができる。
また、図3の(a)、(b)に示すように、拡散防止層13は、厚膜抵抗体12の下側(一方の主面側)にのみ設けても良い。上側(他方の主面側)のセラミック層11A中のガラス成分の軟化温度が厚膜抵抗体12中のガラス成分の軟化温度よりも高い場合には、後述のように厚膜抵抗体12中のガラス成分が流動化しても上側のセラミック層11A中のガラス成分が軟化せず、厚膜抵抗体12中のガラス成分が上側のセラミック層11A内に拡散せず、厚膜抵抗体12のガラス成分の減少による抵抗値の変動を抑制し、防止することができる。尚、図3の(a)、(b)に示すセラミック多層基板10Aは、拡散防止層13を厚膜抵抗体12の下側にのみ設けた以外は図1の(a)、(b)に示したセラミック多層基板10と同様に構成されている。
而して、上記セラミック層11Aは、ガラスAを含むセラミック材料によって形成されたものであれば良く、セラミック材料自体は特に制限されない。しかし、セラミック材料としては、低温焼結セラミック材料を用いることが好ましい。低温焼結セラミック材料は、1000℃以下の温度で焼成することができるセラミック材料のことを云う。低温焼結セラミック材料としては、例えば、アルミナやフォルステライト、コージェライト等のセラミック粉末にホウ珪酸系ガラス等のガラスを混合したガラス複合系材料、BaO−Al−SiO系セラミック粉末やAl−CaO−SiO−MgO−B系セラミック粉末等の非ガラス系材料(出発原料の段階ではガラスが含まれていないが、焼成が進むにつれてガラスが染み出す材料)等を用いることができる。低温焼結セラミック材料を用いることによって、面内配線導体、ビア導体及び外部端子電極等の配線パターンとして、AgまたはCu等の低抵抗で低融点をもつ金属材料を用いることができ、配線パターンと低温焼結セラミック材料との共焼成を行うことができる。
厚膜抵抗体12は、例えば酸化ルテニウムを主成分とする導電性成分と、酸化ルテニウムの焼結を促進するガラスBとを含んでいる。導電性成分は、抵抗体としての主成分である酸化ルテニウムに加え、導電性を付与するAg等の導電性材料を含んでいても良い。ガラスBは、厚膜抵抗体12としての焼結を促進すると共に、低温焼結セラミック材料との同時焼成を可能にする成分である。ガラスBとしては、特に制限されないが、例えばB−SiO−PbO−CaO−Al等のガラス成分を好ましく用いることができる。導電性成分とガラスBの配合比は、必要とする抵抗値によって適宜調整することができる。ガラスBは、厚膜抵抗体12の焼結時に軟化して流動化し、セラミック層等の隣接層との間で相互拡散して厚膜抵抗体12の抵抗値が変動する虞がある。そこで、本実施形態では厚膜抵抗体12と隣接するセラミック層11Aとの間に拡散防止層13、14が設けられている。
拡散防止層13、14は、厚膜抵抗体12と上下のセラミック層11Aとの間でそれぞれのガラス成分であるガラスAとガラスBとが相互拡散することを防止する機能を有している。この相互拡散は、ガラスAの軟化温度TgとガラスBの軟化温度Tgとが近い場合に顕著になる。拡散防止層13、14は、ガラスCを含むセラミック材料によって形成されている。セラミック材料としては、セラミック層と同様に低温焼結セラミック材料を好ましく用いることができる。ガラスCとしては、結晶化ガラス、非晶質ガラスのいずれも用いることができる。ここで、非晶質ガラスとは、アモルファスなガラスで、溶融加熱、冷却に対して可逆的な性質を示すものを云い、結晶化ガラスとは、加熱、冷却によりガラス中に核が形成され、その核を基に結晶を成長、析出させた失透ガラスで、冷却温度や時間により核成長が変化するものを云う。
ガラスCとして結晶化ガラスを用いる場合には、結晶化ガラスとしては、ガラスAの軟化温度Tg及びガラスBの軟化温度Tgで少なくとも一部が結晶化し得るものが好ましい。ガラスCとしてこのような結晶化ガラスを用いることによって、セラミック層中のガラスA及び厚膜抵抗体12のガラスBがそれぞれ軟化する時点で、ガラスCの少なくとも一部が結晶化しているため、この結晶化部分が障壁となってガラスA、Bの相互拡散を抑制して、厚膜抵抗体12の抵抗値の変動を最小限に抑制し、防止することができる。結晶化ガラスとしては、特に制限されないが、例えばB−SiO−CaO系ガラス、B−Al−SiO系ガラス等が用いられる。
また、ガラスCとして非晶質ガラスを用いる場合には、非晶質ガラスとしては、ガラスA、Bそれぞれの軟化温度Tg、Tgより高い軟化温度Tgを有することが好ましい。即ち、Tgは、Tg<Tg及びTg<Tgの関係を満足することが好ましい。この関係を満足することによって、セラミック層11A中のガラスA及び厚膜抵抗体12中のガラスBが軟化し、流動化しても拡散防止層13、14中のガラスCは軟化しないため、ガラスCによってガラスA、Bの相互拡散を確実に防止することができ、厚膜抵抗体12の抵抗値の変動を抑制し、防止することができる。換言すれば、軟化温度Tgが軟化温度Tg及び軟化温度Tgの双方より低い場合には、焼成時に、拡散防止層13、14中のガラスCが他のガラスA、Bより先に軟化、流動化し、セラミック層中のガラスAと厚膜抵抗体中のガラスCとがガラスCを介して相互拡散し、もって厚膜抵抗体12の抵抗値が変動することがある。非晶質ガラスとしては、特に制限されないが、例えばB−SiO系ガラス、B−ZnO系ガラス等が用いられる。
また、ガラスA、B、Cそれぞれの軟化温度は、(Tg−Tg)が200℃以上で、(Tg−Tg)が200℃以上の関係を満足することが好ましい。この関係を満足することによって、焼成時に拡散防止層13、14のガラスが軟化することなく、ガラスA、B間の相互拡散をより確実に防止できる。
また、ガラスA、Bそれぞれの軟化温度は、Tg<Tgの関係を満足することが好ましい。ガラスAの軟化温度TgがガラスBの軟化温度Tgよりも高いと、厚膜抵抗体12中にセラミック層11A中のガラスAが拡散することをより確実に防止することができる。換言すれば、セラミック層11A中のガラスAの軟化温度Tgが厚膜抵抗体12中のガラスBの軟化温度Tgよりも低いと、セラミック層11A中のガラスAが未焼結状態の厚膜抵抗体12中に入り込み、厚膜抵抗体12の抵抗値の変動を引き起こし易い。
また、拡散防止層13、14は、厚膜抵抗体12の面積よりも大きく、且つ、厚膜抵抗体12の全面を覆うように形成されていることが好ましい。拡散防止層13、14が厚膜抵抗体12の全面を覆うことによって、厚膜抵抗体12とセラミック層11Aとの間のガラスA、Bの相互拡散をより確実に防止することができる。更に、厚膜抵抗体12の両端には面内配線導体15、15がそれぞれと接続されている。そして、拡散防止層13、14は、面内配線導体15、15の接続部をも覆うように形成されていることが好ましい。拡散防止層13、14が厚膜抵抗体12の全面は勿論のこと、面内配線導体15、15の接続部をも覆っているため、拡散防止層13、14によって厚膜抵抗体12とセラミック層11Aとの間のガラスA、Bの相互拡散をより確実に防止することができる。
以下、具体的な実施例に基づいて本発明のセラミック多層基板について説明する。
実施例1
本実施例では、下記組成を有する、抵抗ペースト、セラミックグリーンシートA、B及び絶縁体ガラスペーストを用いて図1に示すセラミック多層基板10を作製した。
(1)抵抗ペースト(厚膜抵抗体用)の組成
a)導電性成分;RuO+Ag(但し、RuOが99重量%以上)
b)非晶質ガラス成分;B−SiO−PbO−CaO−Al系ガラス
c)導電性成分:非晶質ガラス成分(重量比)=35:65
d)非晶質ガラスの軟化温度Tg=480℃
(2)セラミックグリーンシートAの組成
a)セラミック成分;Al
b)結晶化ガラス成分;B−SiO−CaO系ガラス
但し、B=5重量%、SiO=50重量%、CaO=45重量%
c)セラミック成分:結晶化ガラス成分(重量比)=1:1
d)結晶化ガラスの軟化温度Tg=805℃
(3)セラミックグリーンシートBの組成
a)セラミック成分;TiO−CaTiSiO
b)非晶質ガラス成分;SiO−B−ZnO−CaO系ガラス
但し、SiO=8重量%、B=35重量%、ZnO=41重量%、CaO=16重量%
c)セラミック成分:非晶質ガラス成分(重量比)=7:3
d)結晶化ガラスの軟化温度Tg=500℃
(4)絶縁体ガラスペースト(拡散防止層用)の組成
a)セラミック成分;Al
b)結晶化ガラス成分;B−SiO−CaO系ガラス
但し、B=10重量%、SiO=45重量%、CaO=45重量%
c)セラミック成分:結晶化ガラス成分(重量比)=1:1
d)結晶化ガラスの軟化温度Tg=870℃
結晶化開始温度=460℃
(5)セラミック多層基板の作製
予め調製されたセラミックグリーンシートB上にスクリーン印刷によって絶縁体ガラスペースト、抵抗ペースト及びAg系の導電性ペーストの順にそれぞれ印刷し、乾燥させた。抵抗ペースト膜12’の乾燥膜厚は13μm、絶縁体ガラスペースト膜13’の乾燥膜厚は10μmであった。また、絶縁体ガラスペースト膜13’は、抵抗ペースト膜12’の150%の面積を有し、抵抗ペースト膜12’を完全に覆っている。即ち、抵抗ペースト膜12’の下側にのみ拡散防止層となる絶縁体ガラスペースト膜13’を印刷した。また、セラミックグリーンシートA、Bには所定のパターンで面内配線導体用の導電性ペースト15’を印刷すると共に所定のパターンで形成されたビアホール内に導電性ペースト16’を充填した。尚、図4では焼成前は生の積層体を11’として示し、図3の(a)では焼成後は積層体11として示す。
次いで、図4に示すように、複数のセラミックグリーンシートAとセラミックグリーンシートBとを、セラミックグリーンシートBを所定の位置に含むように積層して複数のセラミックグリーンシート層11A’からなる生の積層体11’を得た。この生の積層体11’は抵抗ペースト膜12’、絶縁体ガラスペースト膜13’、面内配線導体用の導電性ペースト膜15’及びビア導体用の導電性ペースト16’を内蔵している。そして、この生の積層体11’の上下にその焼結温度では焼結しない、Alを主成分とするセラミックグリーンシートを拘束層11B’として配置した。この拘束層11B’によって生の積層体11’は、その焼成時にその平面方向には実質的に収縮しない。
次いで、60℃の水槽内で178Mpaの圧力で生の積層体11’の静水圧プレスを行った。その後、バッチ炉において生の積層体11’をピーク温度870℃、キープ時間10分間で焼成し、焼成後に上下の拘束層11B’を取り除き、表1に示すシート抵抗値を有する厚膜抵抗体12(図3の(a)、(b)参照)を内蔵するセラミック多層基板(試料No.1〜4)を得た。このセラミック多層基板は、図3の(a)、(b)にセラミック多層基板10として示した。
(6)試料の評価
試料No.1〜4のセラミック多層基板それぞれの厚膜抵抗体12について四端子法による抵抗値の測定を行い、その結果を表1に示した。また、試料No.1〜4のセラミック多層基板それぞれの波長分散型X線分析法(WDX)によって、厚膜抵抗体にのみ含まれるガラス成分Pbの分析を行うことによってセラミック層11Aへのガラス成分の拡散度合いを調べた。
Figure 2006073903
表1に示す結果によれば、試料No.1〜4のセラミック多層基板の場合には、所定のシート抵抗値を得ることができ、また、同一製造ロット内での抵抗値のバラツキも最大でも12%と小さく、良好な厚膜抵抗体12が得られることが判った。また、WDX分析の結果によれば、厚膜抵抗体12中のガラスBがセラミック層11Aに拡散していないことが観察された。これらのことから、厚膜抵抗体12と下側のセラミック層11Aとの間に拡散防止層13を設けることによって厚膜抵抗体12から下側のセラミック層11AへのガラスBの拡散が観察されず、ガラスBの拡散を抑制し、あるいは防止することができ、安定した抵抗値を高精度で得られることが判った。厚膜抵抗体12と上側のセラミック層11Aとの間には拡散防止層を設けなかったが、厚膜抵抗体12から上側のセラミック層11AへのガラスBの成分Pbの拡散は観察されなかった。これは、上側のセラミック層11A中のガラスAと厚膜抵抗体12中のガラスBとの軟化温度に大きな差があるため、厚膜抵抗体12中のガラスBの成分Pbが上側のセラミック層11Aに入り込まなかったものと考えられる。
比較例1
本比較例では、拡散防止層を設けないこと以外は実施例1と同一要領でセラミック基板(試料No.1’〜4’)を作製し、実施例1と同様に抵抗値を測定し、その結果を表2に示した。また、試料No.1’〜4’のセラミック多層基板についてWDX分析を行って厚膜抵抗体のガラスBの拡散について観察した。
Figure 2006073903
表2に示す結果によれば、厚膜抵抗体の抵抗値は所定のシート抵抗値に対して小さく、シート抵抗値が1kΩ/□の試料3’、10kΩ/□の試料4’では100Ω/□の試料2’と同程度の抵抗値であることが判った。また、WDX分析の結果によれば、厚膜抵抗体中のガラスBの成分Pbが下側のセラミック層に拡散していることが観察された。これらのことから、厚膜抵抗体中に含まれるガラスB(Tg=480℃)が600℃以上で流動的になり下側のセラミック層へ拡散し、高シート抵抗を有する抵抗ペーストほどペースト中に占めるガラスBの割合が高いため、拡散の影響を顕著に受け、抵抗値が大幅に低下することが判った。また、製造ロット内における厚膜抵抗体の抵抗値は、ガラス成分Pbの拡散のバラツキの影響を受け、抵抗値のバラツキが大きくなったものと推定される。また、WDX分析の結果、上側のセラミック層全体へのガラス成分Pbの拡散は観察されなかった。これは、上側のセラミック層中のガラス成分の軟化温度Tg(805℃)が、厚膜抵抗体中のガラス成分の軟化温度Tg(480℃)と大きく離れているためである。
実施例2
本実施例では、図1の(a)、(b)に示すように拡散防止層13、14を厚膜抵抗体12の上下両面に設けたこと以外は実施例1と同様のセラミック多層基板10を作製した。即ち、実施例1と同様に、セラミックグリーンシートB上にスクリーン印刷によって絶縁体ガラスペースト、抵抗ペースト及びAg系の導電性ペーストの順に印刷し、更に導電性ペースト上に絶縁体ガラスペースト印刷し、実施例1と同一要領でセラミックグリーンシートを積層、圧着し、焼成することによって、上下の拡散防止層で厚膜抵抗体が挟まれた、図1に示すセラミック多層基板を得た。
本実施例によれば、厚膜抵抗体12からのガラス成分Pbの拡散をより確実に防止することができ、抵抗値のバラツキがなく安定した厚膜抵抗体12をセラミック多層基板10内に内蔵させることができる。
実施例3
本実施例では、実施例1における拡散防止層13を形成する絶縁体ガラスペーストの結晶化ガラスに代えて下記組成を有する非晶質ガラスを用いた以外は、実施例1と同一の要領で試料No.5〜8のセラミック多層基板を作製した。
(1)絶縁体ガラスペーストの組成
a)セラミック成分;Al
b)非晶質ガラス成分;B−SiO系ガラス
但し、B=30重量%、SiO=40重量%、ZnO=30重量%
c)セラミック成分:非晶質ガラス成分(重量比)=1:1
d)非晶質ガラスの軟化温度Tg=870℃
Figure 2006073903
表3に示す結果によれば、拡散防止層13中のガラスCとして結晶化ガラスに代えて非晶質ガラス用いても、拡散防止層13によってセラミック層11Aと厚膜抵抗体12との間のガラス成分の相互拡散を防止し、実施例1に準じた抵抗値を有し、抵抗値のバラツキの小さく、安定した厚膜抵抗体12を得られることが判った
また、拡散防止層13中のガラスCの軟化温度Tg(870℃)が厚膜抵抗体12中のガラスBの軟化温度Tg(480℃)と比較して200℃以上高いことから、焼成時に拡散防止層13内のガラスCが軟化することなく、結晶状態でバリアの役割を果たし、セラミック層11Aと厚膜抵抗体12との間のガラス成分Pbの相互拡散を防止し、抑制することができる。
尚、本発明は上記各実施例に何等制限されるものではなく、本発明の趣旨に反しない限り、本発明に包含される。
本発明は、例えば電子機器等に用いられるセラミック多層基板として好適に用いることができる。
(a)、(b)はそれぞれ本発明のセラミック多層基板の一実施形態を示す断面図で、(a)は全体を示す図、(b)はその要部を示す図である。 図1の(b)に示す拡散防止層、厚膜抵抗体及び面内配線導体の関係を示す平面図である。 (a)、(b)はそれぞれ本発明のセラミック多層基板の他の実施形態を示す断面図で、(a)は全体を示す図、(b)はその要部を示す図である。 図3に示すセラミック多層基板を製造する際の生の積層体を示す断面図である。
符号の説明
10 セラミック多層基板
11 積層体
11A セラミック層
12 厚膜抵抗体
13 拡散防止層

Claims (8)

  1. ガラスAを含む複数のセラミック層からなる積層体と、
    上記複数のセラミック層の層間に設けられ且つガラスBを含む厚膜抵抗体と、
    上記厚膜抵抗体と上記セラミック層との間に設けられ且つガラスCを主成分とする拡散防止層と、
    を有することを特徴とするセラミック多層基板。
  2. 上記ガラスCは結晶化ガラスであり、この結晶化ガラスは、少なくとも一部がガラスAの軟化温度及びガラスBの軟化温度で結晶化し得ることを特徴とする請求項1に記載のセラミック多層基板。
  3. 上記ガラスCは非晶質ガラスであり、この非晶質ガラスは、その軟化温度をTgとしたとき、Tg<Tg及びTg<Tg(但し、Tgはセラミック層中のガラスAの軟化温度を表し、Tgは厚膜抵抗体中のガラスBの軟化温度を表す)の関係を満足することを特徴とする請求項1に記載のセラミック多層基板。
  4. (Tg−Tg)が200℃以上であり、且つ、(Tg−Tg)が200℃以上であることを特徴とする請求項3に記載のセラミック多層基板。
  5. Tg<Tgであることを特徴とする請求項3または4に記載のセラミック多層基板。
  6. 上記拡散防止層は、上記厚膜抵抗体の面積よりも大きく、且つ、上記厚膜抵抗体の全面を覆うように形成されていることを特徴とする請求項1〜請求項5のいずれか1項に記載のセラミック多層基板。
  7. 上記厚膜抵抗体は、その両端がそれぞれ配線導体と接続されており、上記拡散防止層は、上記配線導体をも覆うように形成されていることを特徴とする請求項6に記載のセラミック多層基板。
  8. ガラスAを含む、若しくは焼成によってガラスAが染み出す材料で形成されたセラミックグリーンシート上にガラスBを含む抵抗体ペースト膜を形成する工程と、上記セラミックグリーンシートと他のセラミックグリーンシートを積層して抵抗体ペーストを含む生の積層体を形成する工程と、上記生の積層体を焼成する工程と、を有し、少なくとも一つの厚膜抵抗体を有するセラミック多層基板を製造する方法であって、
    上記抵抗体ペースト膜と上記セラミックグリーンシートとの間に上記抵抗体ペースト膜の少なくとも一部を覆うガラスCを主成分とする絶縁体ペースト膜を形成する工程を有することを特徴とするセラミック多層基板の製造方法。
JP2004257787A 2004-09-03 2004-09-03 セラミック多層基板 Expired - Fee Related JP4548050B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004257787A JP4548050B2 (ja) 2004-09-03 2004-09-03 セラミック多層基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004257787A JP4548050B2 (ja) 2004-09-03 2004-09-03 セラミック多層基板

Publications (2)

Publication Number Publication Date
JP2006073903A true JP2006073903A (ja) 2006-03-16
JP4548050B2 JP4548050B2 (ja) 2010-09-22

Family

ID=36154167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004257787A Expired - Fee Related JP4548050B2 (ja) 2004-09-03 2004-09-03 セラミック多層基板

Country Status (1)

Country Link
JP (1) JP4548050B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010098291A (ja) * 2008-10-17 2010-04-30 Samsung Electro-Mechanics Co Ltd 無収縮セラミック基板及び無収縮セラミック基板の製造方法
WO2013002308A1 (ja) * 2011-06-29 2013-01-03 株式会社村田製作所 多層セラミック基板およびその製造方法
JPWO2016114121A1 (ja) * 2015-01-13 2017-04-27 日本特殊陶業株式会社 セラミック基板の製造方法、セラミック基板及び銀系導体材料
US10418265B2 (en) 2013-01-30 2019-09-17 Kyocera Corporation Sample holder and plasma etching apparatus using same
WO2020054613A1 (ja) * 2018-09-14 2020-03-19 Koa株式会社 電流検出装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244362A (ja) * 1992-12-22 1994-09-02 Nippondenso Co Ltd 厚膜多層基板の製造方法
JP2000207938A (ja) * 1999-01-13 2000-07-28 Murata Mfg Co Ltd 絶縁性ガラスペ―スト及び厚膜回路部品

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244362A (ja) * 1992-12-22 1994-09-02 Nippondenso Co Ltd 厚膜多層基板の製造方法
JP2000207938A (ja) * 1999-01-13 2000-07-28 Murata Mfg Co Ltd 絶縁性ガラスペ―スト及び厚膜回路部品

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010098291A (ja) * 2008-10-17 2010-04-30 Samsung Electro-Mechanics Co Ltd 無収縮セラミック基板及び無収縮セラミック基板の製造方法
WO2013002308A1 (ja) * 2011-06-29 2013-01-03 株式会社村田製作所 多層セラミック基板およびその製造方法
US10418265B2 (en) 2013-01-30 2019-09-17 Kyocera Corporation Sample holder and plasma etching apparatus using same
JPWO2016114121A1 (ja) * 2015-01-13 2017-04-27 日本特殊陶業株式会社 セラミック基板の製造方法、セラミック基板及び銀系導体材料
JPWO2016114119A1 (ja) * 2015-01-13 2017-04-27 日本特殊陶業株式会社 セラミック基板およびその製造方法
JPWO2016114118A1 (ja) * 2015-01-13 2017-04-27 日本特殊陶業株式会社 回路基板およびその製造方法
WO2020054613A1 (ja) * 2018-09-14 2020-03-19 Koa株式会社 電流検出装置
JP2020046207A (ja) * 2018-09-14 2020-03-26 Koa株式会社 電流検出装置
JP7253343B2 (ja) 2018-09-14 2023-04-06 Koa株式会社 電流検出装置

Also Published As

Publication number Publication date
JP4548050B2 (ja) 2010-09-22

Similar Documents

Publication Publication Date Title
JP5481854B2 (ja) 電子部品
US20110036622A1 (en) Laminated ceramic electronic component and method for manufacturing the same
JP2006165585A (ja) セラミック多層プリント回路基板
US10638603B2 (en) Multilayer ceramic substrate
JP4548050B2 (ja) セラミック多層基板
JP7309666B2 (ja) 多層セラミック基板及び電子装置
JPWO2018100863A1 (ja) 複合電子部品、及び該複合電子部品の製造方法
US6596382B2 (en) Multilayered board and method for fabricating the same
JP3785903B2 (ja) 多層基板及びその製造方法
JP6493560B2 (ja) 多層セラミック基板及び電子部品
JP4097276B2 (ja) 多層セラミックス基板及びその製造方法
JP2009182285A (ja) 配線基板およびその製造方法
JP4699769B2 (ja) セラミック多層基板の製造方法
JP2004200679A (ja) 多層回路基板の製造方法
JPH0217957B2 (ja)
US10457608B2 (en) Multilayer ceramic substrate and electronic device
JP2010232255A (ja) 多層配線基板の製造方法
JP2006270083A (ja) 集合基板及びその製造方法
JP2011233685A (ja) 多層配線基板およびその製造方法
JP2008085035A (ja) 多層配線基板
JPH06232528A (ja) 混成集積回路基板及びその製法
JP2004345914A (ja) 誘電体ガラスセラミック組成物および多層回路基板
JPH06112656A (ja) 多層回路基板
JP2004319919A (ja) 多層セラミック構成物
JPS60240191A (ja) 多層基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100628

R150 Certificate of patent or registration of utility model

Ref document number: 4548050

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees