JP2006019932A - 処理装置及び撮像装置 - Google Patents

Abstract

【課題】 撮像装置自体に変更を加えることなく、撮像装置の機能を容易に向上できるようにすること。
【解決手段】 カメラ本体（１０１）に装着して一体化させて用いられる、着脱可能なプロセッサカード（１２１）であって、カメラ本体で行われる複数の処理に対応した機能を実現する、複数の構成に変更可能な論理回路（１２３）と、前記論理回路が実現可能な構成を記憶した不揮発性メモリ（１２８）と、前記不揮発性メモリに記憶された構成に基づいて、前記論理回路の構成を制御する制御回路（１２４）とを有するプロセッサカードを提供する。
【選択図】 図１

Description

本発明は、撮像装置に装着されて用いられる、着脱可能な処理回路及び撮像装置に関するものである。

従来のデジタルカメラは、撮像素子から得られた画像情報を本体内にて処理し、画像データに変換した後、記録媒体に保存していた。こういった記録媒体には、再書き込み可能なフラッシュメモリカードなどの脱着可能な記録媒体が多く使われている。

従来、この種のデジタルカメラでは、画像処理を本体のみで行うため、本体内のハードウエアによって画像処理が規定される部分が多い。そのため、ユーザがカメラの画像処理能力に不満を持ったとしても、ハードウエアの交換は不可能であった。

そこで、ハードウエア構成の一部の機能をソフトウエア（コンピュータプログラム）により実現し、ユーザがカメラを購入後、このプログラムを別途カメラにアップロードする方法が考えられている（例えば、特許文献１参照）。

特開２０００−３２４４３０号公報

しかし、新たなハードウエア処理や画像処理方法が開発され、本体内プログラムの改変だけではカメラが対応できない場合には、ユーザは新しいカメラを買うしかなかった。

本発明は上記問題点を鑑みてなされたものであり、撮像装置自体に変更を加えることなく、撮像装置の機能を容易に向上できるようにすることを目的とする。

上記目的を達成するために、撮像装置に装着して一体化させて用いられる、着脱可能な本発明の処理装置は、前記撮像装置で行われる複数の処理に対応した機能を実現する、複数の構成に変更可能な論理回路と、前記論理回路が実現可能な構成を記憶した記憶手段と、前記記憶手段に記憶された構成に基づいて、前記論理回路の構成を制御する制御手段とを有する。

また、本発明の撮像装置は、上記処理装置を一体的になるように装着可能な接続手段と、前記処理装置が装着されたときに、前記処理装置により撮像装置の一部の処理が前記処理装置により実行されることを表示する表示手段とを有する。

本発明によれば、撮像装置自体に変更を加えることなく、撮像装置の機能を容易に向上することができる。

以下、添付図面を参照して本発明を実施するための最良の形態を詳細に説明する。ただし、本形態において例示される構成部品の寸法、形状、それらの相対配置などは、本発明が適用される装置の構成や各種条件により適宜変更されるべきものであり、本発明がそれらの例示に限定されるものではない。

図１は本発明の実施の形態におけるカメラの機能構成を示すブロック図、図２は図１に示すカメラの背面の斜視図である。以下、本実施の形態におけるカメラの各部動作の概略を説明する。

本カメラを使用する際には、図２に示すように、カメラ本体１０１に装備されているカードスロット２０２にメモリカード１１１あるいはプロセッサカード１２１を挿入して使用する。カードスロット蓋２０４の開閉は、開閉センサ２０３によって検知される。メモリカード１１１およびプロセッサカード１２１には、カメラ本体１０１より必要な電力が供給される。

本実施の形態ではカメラ本体１０１のみで画像を記録しないものとして説明するが、勿論、本体１０１のみで画像記録が可能であっても良い。

＜メモリカード装着時のカメラ動作＞
まず、カメラ本体１０１にメモリカード１１１を装着した時の動作を説明する。

ユーザがカメラ本体１０１のカードスロット２０２にメモリカード１１１を挿入すると、カメラ本体１０１の接続コネクタ１０９とメモリカード１１１の接続コネクタ１１２が接続される。

カメラ本体１０１の制御を行うのはＣＰＵ１０３で、ＣＰＵ１０３は不揮発性メモリ（ＦＲＯＭ）１０２に予め書き込まれた実行コードに従って制御を行う。ＣＰＵ１０３は制御を行うとき、読み書き可能なメモリ（ＤＲＡＭ）１０４を作業領域として使用する。ユーザはキーボード（ＫＥＹ）１０８を用いて撮影操作を行う。なお、図２の開閉センサ２０３はＫＥＹ１０８の回路の一部である。ＫＥＹ１０８の信号をＣＰＵ１０３が読みとり、所定の撮影動作を行う。また、ユーザインターフェイスとして液晶表示デバイス（ＬＣＤ）１０７が備えられており、撮影操作時にＣＰＵ１０３によって表示が制御される。また、ＣＰＵ１０３はカメラ本体１０１の電力供給状態を逐次把握することができる。

ユーザがＫＥＹ１０８によって、撮影開始を指示すると、対応してＣＰＵ１０３はＣＣＤ用信号処理ユニット（ＤＳＰ）１０５を制御し、撮像素子（ＣＣＤ）１０６を露光する。撮影して得られた画像データはＤＲＡＭ１０４の特定領域に一時保存される。この画像データはＣＣＤ１０６の各画素の露光量にデータが対応しており、これをＲＡＷデータと呼ぶ。

ＣＰＵ１０３はＤＲＡＭ１０４に記録されたＲＡＷデータを読み出し、順次圧縮記録フォーマットに変換し、コネクタ１０９によって接続されているメモリカード１１１内のコントローラ（ＣＴＲＬ）１１３へ該圧縮データを送信する。ＣＴＲＬ１１３は不揮発性メモリ（ＦＲＯＭ）１１４に該圧縮データを記録する。

以上が１回の撮影動作に対応するカメラ本体１０１とメモリカード１１１の動作である。

ユーザがＫＥＹ１０８によって、画像データの再生を指示すると、対応してＣＰＵ１０３はメモリカード１１１内のＣＴＲＬ１１３を制御し、撮影された圧縮画像データをＦＲＯＭ１１４より読み出し、圧縮に対する展開処理を行いつつＤＲＡＭ１０４へ転送する。そして、ＣＰＵ１０３はＤＲＡＭ１０４に展開されたデータをＬＣＤ１０７に表示する。これにより、ユーザはＬＣＤ１０７に表示された画像データを閲覧することができる。

＜プロセッサカード装着時のカメラ動作＞
次に、プロセッサカード１２１をカードスロット２０２に挿入した時の動作を説明する。

図２に示すように、本実施の形態では、プロセッサカード１２１はメモリカード１１１と厚み、幅、長さ共に等しく、メモリカード１１１と同じカードスロット２０２に挿入することができる。但し、プロセッサカード１２１の上面には波状に折れ曲がった金属放熱板を付属するので、ユーザは外見でメモリカード１１１と区別することが可能である。

プロセッサカード１２１は、電気特性および形状が接続コネクタ１１２と等しい接続コネクタ１２２を有する。また、再構成可能な論理回路（ＲＥＣＯＮＦ）１２３およびその制御回路（ＣＴＲＬ）１２４、不揮発性メモリ（ＦＲＯＭ）１２５および１２８、読み書き可能なメモリ（ＤＲＡＭ）１２６および１２７を含む。

ＲＥＣＯＮＦ１２３は、ＣＴＲＬ１２４によって自由にその論理回路を変更することが可能である。

ＲＥＣＯＮＦ１２３を論理合成するために必要なデータはＦＲＯＭ１２８に保存されており、ＣＴＲＬ１２４は必要に応じてＦＲＯＭ１２８より該データを読み出してＲＥＣＯＮＦ１２３の論理合成を行う。ＦＲＯＭ１２８のデータは、接続コネクタ１２２を通じて外部より書き換えることも可能である。

次に、図３のフローチャートを参照しながら、プロセッサカード１２１の動作について説明する。

まず、プロセッサカード１２１がカメラ本体１０１のカードスロット２０２に挿入されて、接続コネクタ１２２が接続コネクタ１０９に接続される（ステップＳ３０１）。これにより、カメラ本体１０１から電力が供給され、プロセッサカード１２１は初期化されることになる。

起動直後、ステップＳ３０２において、プロセッサカード１２１におけるＲＥＣＯＮＦ１２３は図４のような構成に初期化される。本実施の形態では、図４に示す構成をコンフィグ１と呼ぶ。ＣＰＵ４０１は、ＲＥＣＯＮＦ１２３によって構成されるプロセッサで、同時に構成される信号バス４０２によってＣＴＲＬ１２４およびＦＲＯＭ１２８に接続される。

上記論理合成が終了すると、ＣＴＲＬ１２４はＣＰＵ４０１およびＣＰＵ１０３へ論理合成終了を通知する。このとき、ＣＰＵ４０１はＣＰＵ１０３と通信を行い、カメラ本体１０１が供給可能な電力データＤＰＷを受信する。

カメラ本体１０１の制御プロセッサＣＰＵ１０３は、ＫＥＹ１０８の一部である開閉センサ２０３によって接続コネクタ１０９に何らかのデバイスが接続されたことを検知すると、接続されたデバイスに対してカメラ機種名を示す機種認識コードを送信する。プロセッサカード１２１は、ステップＳ３０３において機種認識コードを受信できたかどうかを判断する。プロセッサカード１２１がこの機種認識コードに対応している場合、ＣＰＵ４０１は機種認識コードを受信し、応答する。前述したメモリカード１１１の場合、該機種認識コードに対応していないので、応答を返さない。この応答処理により、ＣＰＵ１０３は接続されたデバイスがメモリカード１１１であるかプロセッサカード１２１であるかを区別することができる。同時に、ＣＰＵ４０１は、接続したカメラ本体１０１の機種を検知することができる。カードが挿入されてから一定の時間が経過しても該機種認識コードを受信できないとき、ＣＰＵ４０１は、接続された機種が該機種認識コードに対応しない古い機種であると判断し、ステップＳ３２０へ進む。

ステップＳ３０４では、ステップＳ３０２で受信した電力データＤＰＷが予め定められた値を下回るかどうかを判断し、下回る場合にはＣＰＵ４０１は後述するステップＳ３０５〜Ｓ３１１の処理を行うことが不可能であると判断し、より省電力で動作するステップＳ３２０へ進む。

下回らない場合にはステップＳ３０５に進み、ＣＰＵ４０１は、ＣＰＵ１０３と通信を行う。ＫＥＹ１０８によってユーザが撮影を指示すればステップＳ３０６に進み、撮影を指示していなければ（ここでは再生を指示しているものとする）ステップＳ３３０に進む。

ステップＳ３０６において、ＣＰＵ４０１は、ステップＳ３０３で受信した機種認識コードと、ＦＲＯＭ１２８に予め書き込まれた情報を比較することで、カメラ本体１０１がどのような撮像動作を行うか認識する。本実施の形態では前述したようにカメラ本体１０１は露光、ＲＡＷデータ処理、圧縮記録フォーマットへの変換、ＦＲＯＭへの書き込み動作を行う。この流れに対応し、ＣＰＵ４０１はＦＲＯＭ１２８よりコンフィグレーションデータを読み出し、ＣＴＲＬ１２４へ送る。ＣＴＲＬ１２４は、これに対応してＲＥＣＯＮＦ１２３の論理構成を変更する。変更後の論理構成を図５（コンフィグ２）に示す。

図５の構成は、ＲＡＷデータ処理に特化した論理構成である。この構成では、図１のカメラ本体１０１内で行っていた前述のＲＡＷデータの処理よりも高速に処理を行うことが可能である。高速処理を可能にするため、図１のＤＳＰ１０５に対応する構成を多重化し、２倍の処理能力を持つ信号処理ユニットＤＳＰ５０２を論理合成する。また、ＤＳＰ５０２との通信に対応したＣＰＵ５０１および信号バス５０３を論理合成する。ＣＰＵ５０１は、ＣＰＵ４０１と同様に、ＦＲＯＭ１２８に予め書き込まれた実行コードに従って制御を行う。また、ＤＳＰ５０２に対して必要な制御を行う。ＤＳＰ５０２は必要に応じて実行コードやデータをＦＲＯＭ１２８より直接読み出すこともできる。また、信号バス５０３の帯域の殆どはＤＳＰ５０２の信号処理のために使われる。

上記論理合成が終了すると、ＣＴＲＬ１２４はＣＰＵ５０１およびＣＰＵ１０３へ論理合成終了を通知する。

なお、ＣＰＵ１０３は、プロセッサカード１２１により後述のステップＳ３０７のＲＡＷデータ処理が行われることをＬＣＤ１０７に表示する。この表示により、ユーザはカメラ本体１０１のみで処理したときと比較して、より高速の信号処理がプロセッサカード１２１によって行われることを認識することができ、ユーザはカメラの状態を把握して撮影操作に反映させることもできる。

ユーザのＫＥＹ１０８操作によって撮影開始が指示されると、メモリカード１１１が装着された時と同様にＣＰＵ１０３はＣＣＤ１０６の露光を開始する。メモリカード１１１装着時はＤＳＰ１０５がＲＡＷデータ信号処理を行うが、ここではＤＳＰ１０５は処理を行わず、ＲＡＷデータは信号コネクタを通じてプロセッサカード１２１へ送られ、更に信号バス５０３を経てＤＳＰ５０２へ送られる。ＤＳＰ５０２は、ＲＡＷデータ処理を行い（ステップＳ３０７）、ＤＲＡＭ１２７にＲＡＷデータを保存する。なお、ＤＲＡＭ１２７はＤＲＡＭ１０４より高速かつ大容量である。このとき、処理能力に応じて画像処理の一部をＣＰＵ１０３およびＤＳＰ１０５が適宜補助しても良い。

ＲＡＷデータ処理が終了すると、ＤＳＰ５０２は処理終了をＣＰＵ５０１、ＣＴＲＬ１２４、ＣＰＵ１０３へ送る。

ＲＡＷデータ処理の終了に対応して、ＣＰＵ５０１はＦＲＯＭ１２８よりコンフィグレーションデータを読み出し、ＣＴＲＬ１２４へ送る。ＣＴＲＬ１２４は、これに対応してＲＥＣＯＮＦ１２３の論理構成を変更する（ステップＳ３０８）。変更後の論理構成を図６に示す（コンフィグ３）。

図６の構成は、ＲＡＷデータから圧縮記録データフォーマットへ変換する処理に特化した論理回路構成である。この構成では、ＤＳＰ６０２は圧縮記録データフォーマット変換専用の画像処理回路である。ＤＳＰ６０２は信号バス６０３によってＤＲＡＭ１２６に、信号バス６０４によってＤＲＡＭ１２７に接続される。ＣＰＵ６０１は、ＤＳＰ６０２の制御に特化したプロセッサであり、信号バス６０５によってＦＲＯＭ１２８、ＣＴＲＬ１２４、ＣＰＵ１０３に接続されている。ＣＰＵ６０１はＦＲＯＭ１２８に予め書き込まれた動作コードに従って制御を行う。ＣＰＵ６０１とＤＳＰ６０２は制御バス６０６によって接続され、ＣＰＵ６０１はＤＳＰ６０２の制御を行う。

上記論理合成が終了すると、ＣＴＲＬ１２４はＣＰＵ６０１およびＣＰＵ１０３へ論理合成終了を通知する。

なお、ＣＰＵ１０３は、プロセッサカード１２１により後述のステップＳ３０９の画像圧縮処理が行われることをＬＣＤ１０７に表示する。この表示により、ユーザはカメラ本体１０１のみで処理したときと比較して、より高速の信号処理がプロセッサカード１２１によって行われることを認識することができ、ユーザはカメラの状態を把握して撮影操作に反映させることもできる。

ＤＳＰ６０２はステップＳ３０７のＲＡＷデータ処理で生成されたＲＡＷデータをＤＲＡＭ１２７から読み出し、逐次データ圧縮処理を行い、ＤＲＡＭ１２６へ保存する（ステップＳ３０９）。なおここでは、圧縮方式は特にこだわるものではなく、可逆圧縮でも非可逆圧縮でもよい。また、処理能力に応じて画像処理の一部をＣＰＵ１０３が適宜補助しても良い。

画像圧縮処理が終了すると、ＤＳＰ６０２は処理終了をＣＰＵ６０１、ＣＴＲＬ１２４、ＣＰＵ１０３へ送る。

画像圧縮処理の終了に対応して、ＣＰＵ６０１はＦＲＯＭ１２８よりコンフィグレーションデータを読み出し、ＣＴＲＬ１２４へ送る。ＣＴＲＬ１２４は、これに対応してＲＥＣＯＮＦ１２３の論理構成を変更する（ステップＳ３１０）。変更後の論理構成を図７に示す（コンフィグ４）。

図７の構成は、圧縮された画像データをＦＲＯＭ１２５へ書き込む処理に特化した論理回路構成である。この構成では、ＤＳＰ７０２は圧縮された画像データをＦＲＯＭ１２５へ高速書き込みするための専用処理回路である。ＤＳＰ７０２は信号バス７０４によってＤＲＡＭ１２６に、信号バス７０３によってＦＲＯＭ１２５に接続される。ＣＰＵ７０１は、ＤＳＰ７０２の制御に特化したプロセッサであり、信号バス７０６によってＦＲＯＭ１２８、ＣＴＲＬ１２４、ＣＰＵ１０３に接続されている。ＣＰＵ７０１はＦＲＯＭ１２８に予め書き込まれた動作コードに従って制御を行う。ＣＰＵ７０１とＤＳＰ７０２は制御バス７０５によって接続され、ＣＰＵ７０１はＤＳＰ７０２の制御を行う。

上記論理合成が終了すると、ＣＴＲＬ１２４はＣＰＵ７０１およびＣＰＵ１０３へ論理合成終了を通知する。

ＣＰＵ１０３は、プロセッサカード１２１により後述のステップＳ３１１のＦＲＯＭ書き込みが行われることを、ＬＣＤ１０７に表示する。この表示により、ユーザはカメラ本体１０１のみで処理したときと比較してより高速の信号処理がプロセッサカード１２１によって行われることを認識することができ、ユーザはカメラの状態を把握して撮影操作に反映させることもできる。

ＤＳＰ７０２はステップＳ３０９で圧縮処理された圧縮画像データを読み出し、逐次書き込み用のデータ処理を行い、ＦＲＯＭ１２５へ保存する（ステップＳ３１１）。なお、処理能力に応じてデータ処理の一部をＣＰＵ１０３が適宜補助しても良い。

データ書き込み処理が終了すると、ＤＳＰ７０２は処理終了をＣＰＵ７０１、ＣＴＲＬ１２４、ＣＰＵ１０３へ送る。

ＣＰＵ１０３はＫＥＹ１０８によって、ユーザが撮影動作を続行するか否かを判断する。ステップＳ３１２において、ＣＰＵ７０１はＣＰＵ１０３と通信を行い、撮影終了であれば処理を終了し、撮影継続であればステップＳ３０６に戻って上記処理を繰り返す。

一方、ステップＳ３０３において、プロセッサカード１２１挿入後、一定時間が経過しても機種認識コードを受信できないと判断された場合、及び、ステップＳ３０４において、受信した電力データＤＰＷが予め定められた値を下回ると判断された場合には、ステップＳ３２０において、図４に示すコンフィグ１のＣＰＵ４０１はカメラ本体１０１のＣＰＵ１０３と通信を行い、カメラ本体１０１が接続コネクタ１０９を通じて読み書きする速度を計測する。計測した結果は後述するステップＳ３２２およびステップＳ３３０で使用する。

ステップＳ３２１では、ステップＳ３０５と同様に、ＣＰＵ４０１はＣＰＵ１０３と通信を行って、ＫＥＹ１０８によってユーザが撮影を指示しているかどうかを判断し、撮影を指示して入ればステップＳ３２２に進み、撮影を指示していなければ（ここでは再生を指示しているものとする）ステップＳ３３０に進む。

ステップＳ３２２では、ＣＰＵ４０１はＦＲＯＭ１２８よりコンフィグレーションデータを読み出し、ＣＴＲＬ１２４へ送る。ＣＴＲＬ１２４は、これに対応してＲＥＣＯＮＦ１２３の論理構成を変更する。変更後の論理構成を図８に示す（コンフィグ５）。図８は前述したメモリカード１１１内部の論理回路と同等の論理回路であり、ＣＴＲＬ８０１は、ＣＴＲＬ１１３と同等の回路である。ＣＴＲＬ８０１はＦＲＯＭ１２５に接続されており、画像データをＦＲＯＭ１２５へ保存する（ステップＳ３２３）。

また、ＣＴＲＬ８０１はステップＳ３２０によって計測された読み書き速度によって最適化され、ＦＲＯＭ１２５の最大書き込み速度で書き込みを行うことができる。ステップＳ３２２によって合成される論理回路が行う動作は、カメラ本体１０１から見て、メモリカード１１１が行う動作と等しい。

ステップＳ３２４では、ステップＳ３１２と同様にＣＰＵ８０１はＣＰＵ１０３と通信を行い、撮影終了かどうかの判断を行う。撮影終了であれば処理を終了し、撮影継続であればステップＳ３２３に戻って上記処理を繰り返す。

ステップＳ３０５またはＳ３２１で撮影が指示されていない（ここでは、再生が指示されている）と判断された場合、ステップＳ３３０に進み、ステップＳ３２１と同様に図８に示すコンフィグ５の論理構成に変更する。ここでもＣＴＲＬ８０１はステップＳ３２０によって計測された読み出し速度によって最適化され、ＦＲＯＭ１２５の最大読み出し速度で読み出しを行うことができる。なお、ステップＳ３３０によって合成される論理回路が行う動作は、カメラ本体１０１から見てメモリカード１１１が行う動作と等しい。

ステップＳ３３１では、上述したメモリカード１１１装着時の再生動作と同様の動作を行う。

ＣＰＵ１０３はＫＥＹ１０８によって、ユーザが再生動作を続行するか否かを判断する。ステップＳ３３２において、ＣＰＵ８０１はＣＰＵ１０３と通信を行い、再生終了であれば処理を終了し、再生継続であればステップＳ３３１に戻って上記処理を繰り返す。

上記の通り本実施の形態によれば、現在も広く使用されている汎用デジタルカメラに、デジタルカメラで行われる処理をより高速に実行することできるプロセッサカードを挿入するだけで、容易に上位互換機種として使用することが可能になる。

本発明の実施の形態にかかるカメラの機能構成を示すブロック図である。 図１に示すカメラの背面を示す斜視図である。 本発明の実施の形態にかかるプロセッサカードにおける動作の流れを示すフローチャートである。 本発明の実施の形態にかかる初期化時のコンフィグ１の論理構成を示すブロック図である。 本発明の実施の形態にかかるＲＡＷデータ処理用のコンフィグ２の論理構成を示すブロック図である。 本発明の実施の形態にかかるデータ圧縮処理用のコンフィグ３の論理構成を示すブロック図である。 本発明の実施の形態にかかるデータ書き込み用のコンフィグ４の論理構成を示すブロック図である。 本発明の実施の形態にかかるデータ書き込み・読み出し用のコンフィグ５の論理構成を示すブロック図である。

符号の説明

１０１ カメラ本体
１０２ 不揮発性メモリ
１０３ ＣＰＵ
１０４ メモリＤＲＡＭ１
１０５ ＣＣＤ用信号処理ユニット
１０６ 撮像素子
１０７ 液晶表示デバイス
１０８ 操作用キーボード
１０９ カメラ本体の接続コネクタ
１１１ 画像記録用メモリカード
１１２ メモリカードの接続コネクタ
１１３ コントローラ
１１４ 不揮発性メモリ
１２１ プロセッサカード
１２２ 接続コネクタ
１２３ 再構成可能な論理回路
１２４ 制御回路
１２５ 不揮発性メモリ
１２６ ＤＲＡＭ
１２７ ＤＲＡＭ
１２８ 不揮発性メモリ

Claims (9)

1. 撮像装置に装着して一体化させて用いられる、着脱可能な処理装置であって、
   前記撮像装置で行われる複数の処理に対応した機能を実現する、複数の構成に変更可能な論理回路と、
   前記論理回路が実現可能な構成を記憶した記憶手段と、
   前記記憶手段に記憶された構成に基づいて、前記論理回路の構成を制御する制御手段と
   を有することを特徴とする処理装置。
2. 前記複数の処理は、前記撮像装置で得られた画像データを画像処理する処理と、画像処理された画像データを圧縮する処理と、圧縮された画像データをメモリに記憶する処理の少なくともいずれかを含むことを特徴とする請求項１に記載の処理装置。
3. 前記論理回路の機能は、前記撮像装置で行われる複数の処理をより高速に行うことを特徴とする請求項１または２に記載の処理装置。
4. 前記撮像装置の種類を判別する判別手段を更に有し、
   前記制御手段は、前記判別手段により判別した撮像装置の種類に基づいて前記撮像装置が前記処理装置に対応しているか否かを判断し、対応している場合には論理回路を前記撮像装置で行われる複数の処理に対応した機能の構成にし、対応していない場合には、前記論理回路を記憶媒体としての機能を有する構成にすることを特徴とする請求項１乃至３のいずれかに記載の処理装置。
5. 前記撮像装置の性能を判別する判別手段を更に有し、
   前記制御手段は、前記判別手段により判別した撮像装置の性能に基づいて、前記処理回路の構成を制御することを特徴とする請求項１乃至４のいずれかに記載の処理装置。
6. 前記撮像装置が使用可能な電力の残量を検知する検知手段を更に有し、
   前記制御手段は、前記論理回路を該残電力量に対応した構成にすることを特徴とする請求項１乃至５のいずれかに記載の処理装置。
7. 前記撮像装置は、汎用のメモリカードと接続する手段を有し、前記処理回路は、前記汎用のメモリカードと物理形状が等しい接続端子を有することを特徴とする請求項１乃至６のいずれかに記載の処理装置。
8. 前記処理装置の外装の少なくとも一部を、放熱板で構成したことを特徴とする請求項１乃至７のいずれかに記載の処理装置。
9. 請求項１乃至８のいずれかに記載の処理装置を一体的になるように装着可能な接続手段と、
   前記処理装置が装着されたときに、前記処理装置により撮像装置の一部の処理が前記処理装置により実行されることを表示する表示手段と
   を有することを特徴とする撮像装置。

Images