KR20040046855A - 디지털 신호 처리용 메모리 제어 장치와 그 제어 방법 - Google Patents

디지털 신호 처리용 메모리 제어 장치와 그 제어 방법 Download PDF

Info

Publication number
KR20040046855A
KR20040046855A KR1020020074893A KR20020074893A KR20040046855A KR 20040046855 A KR20040046855 A KR 20040046855A KR 1020020074893 A KR1020020074893 A KR 1020020074893A KR 20020074893 A KR20020074893 A KR 20020074893A KR 20040046855 A KR20040046855 A KR 20040046855A
Authority
KR
South Korea
Prior art keywords
signal
memory
dsp
input
memory stick
Prior art date
Application number
KR1020020074893A
Other languages
English (en)
Other versions
KR100903792B1 (ko
Inventor
이용현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020074893A priority Critical patent/KR100903792B1/ko
Priority to US10/686,270 priority patent/US20040107317A1/en
Priority to EP03025192.0A priority patent/EP1427193B1/en
Publication of KR20040046855A publication Critical patent/KR20040046855A/ko
Priority to US11/450,289 priority patent/US7594045B2/en
Application granted granted Critical
Publication of KR100903792B1 publication Critical patent/KR100903792B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H04N5/77—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/21—Intermediate information storage
    • H04N1/2104—Intermediate information storage for one or a few pictures
    • H04N1/2112—Intermediate information storage for one or a few pictures using still video cameras
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/21—Intermediate information storage
    • H04N1/2104—Intermediate information storage for one or a few pictures
    • H04N1/2112—Intermediate information storage for one or a few pictures using still video cameras
    • H04N1/212—Motion video recording combined with still video recording
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/667—Camera operation mode switching, e.g. between still and video, sport and normal or high- and low-resolution modes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen

Abstract

본발명은 디지털 신호 처리용 메모리 제어 장치와 그 제어 방법에 관한 것으로 상세하게는 복수개의 DSP를 처리함에 있어서 하나의 메모리카드와 버퍼를 사용할 수 있는 시스템을 제공하는 것이다.
이러한 목적을 달성하기 위한 본발명은 서로 다른 신호를 처리하는 적어도 한개 이상의 DSP와 디지털 신호를 기록 및 재생할 수 있는 플래쉬 메모리와 상기 DSP와 상기 플래쉬 메모리와의 신호라인 상에 위치하고 신호의 입출력을 절환하는 복수개의 신호절환 스위치와 상기 제어부의 제어신호에 의하여 상기 플래쉬메모리의 인서트정보를 상기 복수개의 DSP에 선택하여 출력할 수 있는 3상 버퍼와 신호절환을 제어하는 제어부와 입출력 동작모드를 결정하는 키입력부를 구비하여 상기 키입력부의 모드 결정에 따라 상기 제어부가 플래쉬 메모리에 데이터를 기록 또는 재생하게 하여 이루어진다.
따라서 본발명은 복수개의 DSP를 처리할 때 메모리와 버퍼를 공용으로 사용하여 간단한 구성의 운용 시스템을 제공할 수가 있는 것이다.

Description

디지털 신호 처리용 메모리 제어 장치와 그 제어 방법 {MEMORY CONTROL APPPARATUS AND METHOD FOR DIGITAL SIGNAL PROCESSING }
본발명은 디지털 신호 처리용 메모리 제어 장치와 그 제어 방법에 관한 것으로 보다 상세하게는 복수개의 DSP를 처리함에 있어서 하나의 메모리카드를 사용하도록 하는 시스템에 관한 것이다.
일반적으로, 디지털 신호 처리기 (digital signal processor, 이하 "DSP" 라 한다) 는 디지털 신호의 실시간 처리에 사용된다. 디지털 신호는 통상적으로 대응하는 아날로그 신호를 나타내는데 사용되는 일련번호 또는 디지털 값으로 정의된다. DSP는 소형 디스크 플레이어와 같은 오디오 시스템, 및 셀룰라 전화기와 같은 무선 통신 시스템 및 디지탈 정지 카메라(DIGITAL STILL CAMERA, 이하 "DSC"라 한다)와 디지탈 비디오 카메라(DIGITAL VIDEO CAMERA, 이하 "DVC"라 한다)를 포함하는 다양한 응용에 사용된다.
또한, 복합적인 제품에 대한 필요성에 따라 둘 이상의 기능을 하는 제품들을 하나의 제품으로 판매하는 듀얼제품군이 근래에 들어 두드러지게 활성화 되고 있다. 특히 동영상을 촬영하는 DVC와 정지 영상을 기록하는 DSC 등을 한 제품에서 구현하고자 하는 기술들이 활성화 되고 있다.
이러한 종래의 DSC와 DVC를 일체화한 기술이 도 1과 도 2에 도시되어 있다. 도 1은 종래 기술의 일실시예에 따른 디지털 스틸 카메라와 디지털 비디오 카메라가 일체화된 촬영장치를 도시한 사시도이며 도 2는 도 1에 도시된 촬영장치를 도시한 블록도로서 도 1과 도2를 참조하여 설명하면 본체(10)에는 DSC 신호변환부(40), DVC 신호변환부(45), 정지영상 코덱부(50), 동영상 코덱부(55), 저장부(60), 입력부(70), 표시부(80) 및 제어부(90)가 내장된다.
카메라부(20)는 본체(10)에 소정 각도로 회전 가능하게 설치되는 하우징(15), 정지영상을 촬영하는 제1카메라(22) 및 동영상을 촬영하는 제2카메라(24)를 구비한다.
이 때, 제1 카메라(22) 및 제2카메라(24)는 카메라부(20)에 서로 대향되게 배치된다.
따라서, 카메라부(20)는 회전축(X)을 기준으로 하여 도시된 시계방향 또는 반시계방향으로 소정 각도로 회전하되, DSC 렌즈군(22a) 및 DVC 렌즈군(24a)이 촬영방향(A)과 평형을 유지하는 각도만큼 회전되는 것이 바람직하다. 즉, 도 2에서 하우징(15)이 수동으로 180°회전되면 DSC 렌즈군(22a) 및 DVC 렌즈군(24a)의 위치는 상호 교체되는 것이 바람직하다.
제1 카메라(22)는 DSC 렌즈군(22a), DSC 구동부(22b), DSC 검출부(22c) 및 DSC 촬상부(22d)를 갖는다.
DSC 렌즈군(22a)은 정지영상을 촬영하기 위한 것이며, DSC 구동부(22b)는 제어부(90)의 제어에 따라 DSC 줌렌즈(미도시) 및 DSC 포커스렌즈(미도시)를 이동시킨다.
DSC 검출부(22c)는 제어부(90)의 제어에 따라 렌즈의 위치를 검출하는 센서로서 DSC 촬상부(22d)는 DSC 줌렌즈(미도시) 및 DSC 포커스렌즈(미도시)를 투과한 피사체의 영상신호를 전하결합소자(Charge Coupled Device)를 이용하여 전기적 영상신호로 변환한다.
제2 카메라(24)도 DVC 렌즈군(24a), DVC 구동부(24b), DVC 검출부(24c) 및DVC 촬상부(24d)를 갖으며 그 동작은 각각 제1 카메라와 동일하다.
DSC 신호변환부(40) 및 DVC 신호변환부(45)는 각각 DSC 촬상부(22d) 및 DVC 촬상부(24c)로부터 출력되는 전기적 신호에 포함된 잡음의 제거 및 전기적 신호로 변환된 영상신호의 레벨이 일정하게 출력되도록 이득을 증폭한다. 또한, DSC 신호변환부(40) 및 DVC 신호변환부(45)는 각각 전기적 신호로 변환된 아날로그 영상신호를 디지털 영상신호로 변환한 후, 디지털 처리하여 자동 제어 데이터를 출력한다.
정지영상 코덱부(50)는 제어부(90)의 제어에 의해, DSC 신호변환부(40)로부터 출력되는 정지영상신호를 JPEG과 같은 압축방식을 이용하여 압축한다. 압축된 정지영상 데이터는 저장부(60)의 플래시 메모리(62)와 같은 저장매체에 저장된다.
동영상 코덱부(55)는 제어부(90)의 제어에 의해, DVC 신호변환부(45)로부터 출력되는 동영상 신호를 MPEG과 같은 압축방식을 이용하여 압축한다. 압축된 동영상 데이터는 저장부(60)의 테이프(64)와 같은 저장매체에 저장된다.
입력부(70)로부터 저장된 영상신호에 대한 재생명령신호가 입력되면, 정지영상 코덱부(50) 및 동영상 코덱부(55)는 제어부(90)의 제어하에 각각 플래시 메모리(62) 및 테이프(64)에 저장된 부호화 데이터의 압축을 해제한다.
예를 들어, 입력부(70)로부터 정지영상에 대한 재생명령신호가 입력되면, 정지영상 코덱부(50)는 플래시 메모리(62)에 저장된 정지영상 부호화 데이터를 압축해제한 후, 표시부(80)로 출력한다.
입력부(70)는 피사체에 대한 촬영명령신호를 제어부(90)로 인가하기 위한 촬영키(70a) 및 다수의 기능수행을 위한 조작버튼(미도시)을 갖는다.
표시부(80)는 본체(10)의 일측에 마련되는 뷰파인더(82) 또는 LCD 패널(84)을 갖는다. 표시부(80)는 DSC(22) 또는 DVC(24)를 통해 촬영되는 영상 또는 압축해제된 영상을 제어부(90)의 제어에 의해 표시한다.
제어부(90)는 저장부(60)에 저장된 각종 제어 프로그램 및 DSC 신호변환부 (40) 또는 DVC 신호변환부(45)로부터 출력되는 자동제어 데이터를 이용하여 촬영장치의 전체적인 동작을 제어한다.
제어부(90)는 모드감지부(30)로부터의 출력신호에 의해 촬영모드를 판단한 후, 판단된 촬영모드에 대응되는 카메라부(20)를 구동시킨다. 예를 들어, 모드감지부(30)로부터 DSC(22)는 온상태이고 DVC(24)는 오프상태임을 나타내는 신호가 입력되면, 제어부(90)는 카메라부(20)의 촬영모드를 정지영상 모드로 판단한다.
그리고, 촬영키(70a)로부터 촬영명령신호가 인가되면, 제어부(90)는 정지영상 모드에 대응하는 DSC(22)를 구동시킨다. 또한, 제어부(90)는 입력부(70)로부터 녹화명령신호가 인가되면 촬영된 피사체의 영상신호를 압축하도록 정지영상 코덱부(50)를 제어하며, 재생명령신호가 인가되면 압축된 영상신호의 압축을 해제하도록 정지영상 코덱부(50)를 제어한 후, 표시부(80)에 디스플레이되도록 한다.
상기에서와 같이 DSC와 DVC는 각각의 화상 정보를 저장하기 위한 메모리를 각각 보유하고 있어 두 제품을 일체화할 경우에는 디지탈 카메라의 크기가 증가하게 되며 또한, 각각의 시스템을 제어하기 위한 매우 복잡한 운용 시스템을 제어하여야 하는 문제점이 발생하게 된다.
본 발명은 상기한 문제점을 해결하기 위한 것으로서, 하나의 메모리 슬롯과 버퍼를 이용하여 두개의 DSP에서 입출력하는 신호를 제어하기 위한 디지털 신호 처리용 메모리 제어 장치와 그 제어 방법을 제공하고자 하는 것이다.
도 1은 종래 기술의 일실시예에 따른 디지털 스틸 카메라와 디지털 비디오 카메라가 일체화된 촬영장치를 도시한 사시도,
도 2는 도 1에 도시된 촬영장치를 도시한 블록도도 1은 종래 기술의 디지탈 신호처리 블럭도,
도 3은 본 발명의 주요부분 신호처리 블럭도,
그리고
도 4은 본 발명의 주요 부분 신호처리 흐름도이다.
*도면의 주요 부분에 대한 부호 설명*
100 : DSP-1200 : DSP-2
300 : 신호절환스위치400 : 3상 버퍼
500 : 메모리스틱600 : 제어부
700 : 키입력부
상기와 같은 목적을 달성하기 위한 본 발명에 따른 디지털 신호 처리용 메모리 제어 장치의 바람직한 일실시예로는, 서로 다른 신호를 처리하는 적어도 한개 이상의 DSP와 디지털 신호를 기록 및 재생할 수 있는 플래쉬 메모리와 상기 DSP와 상기 플래쉬 메모리와의 신호라인 상에 위치하고 신호의 입출력을 절환하는 복수개의 신호절환 스위치와 상기 제어부의 제어신호에 의하여 상기 플래쉬메모리의 인서트정보를 상기 복수개의 DSP에 선택하여 출력할 수 있는 3상 버퍼와 신호절환을 제어하는 제어부와 입출력 동작모드를 결정하는 키입력부를 구비하여 상기 키입력부의 모드 결정에 따라 상기 제어부는 플래쉬 메모리에 데이터를 기록 또는 재생하게 하는 것을 특징으로 하여 구성된다.
상기 키입력부에는 복수 개의 DSP 중 하나를 선택할 수 있는 DSP 선택 스위치를 더 구비하여 이루어진다.
또한, 상기 DSP 선택스위치의 선택에 따라 상기 제어부는 상기 3상 버퍼와 상기 신호 절환스위치의 입출력 단자를 선택된 DSP로 동시에 연결하는 것을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 디지털 신호 처리용 메모리 제어 방법의 바람직한 일실시예로는 플래쉬메모리의 인서트정보를 복수 개의 DSP에 선택하여 출력할 수 있는 3상 버퍼, 메모리 슬롯, 그리고 DSP와 플래쉬 메모리와의 신호라인 상에 위치하고 신호의 입출력을 절환하는 신호절환 스위치를 구비한 복수개의 DSP를 처리하는 신호처리장치에 있어서, 상기 메모리 슬롯의 모드를 판단하는 단계(a)와 상기 복수 개의 DSP 중 어느 하나를 선택하는 단계(b) 그리고 상기 단계(b)에서 선택된 DSP의 신호 입출력단자와 신호절환스위치들의 입출력단자를 연결하는 단계(c)를 포함하여 이루어진다.
또한, 메모리 슬롯의 착탈 유무를 판단하여 메모리 슬롯이 탈착되어 있는 경우에는 OSD를 이용하여 메모리 슬롯의 탈착을 안내하는 안내 메세지를 출력하는 단계를 더 포함하도록 하면 바람직하다.
상기 단계(c)에서 선택된 DSP로 플래쉬메모리의 인서트정보를 출력하는 단계를 더 포함하여 이루어지게 한다.
이하 첨부한 도면을 참고하여 본 발명의 일실시예에 대하여 상세히 설명하기로 한다.
도 3은 본발명의 주요 부분 신호처리 블록도로서 도 2의 종래 기술과 동일한 일반적인 디지탈 처리 구성요소는 그 부호를 생략하였으며 그 설명도 생략하기로 한다. 도면에서와 같이 본발명의 디지털 신호 처리용 메모리 제어 장치는 디지털 스틸 카메라(DIGITAL STILL CAMERA)용 신호처리부(100, 이하 "DSP-1"이라 한다)와 디지털 비디오 카메라(DIGITAL VIDEO CAMERA)용 신호처리부(200, 이하 "DSP-2"라 한다)를 구비하고 메모리스틱(500)과 신호절환스위치(300), 3상 버퍼(400), 키입력부(700), 그리고 제어부(600)를 구비하여 이루어진다.
DSP-1(100)과 DSP-2(200)는 각각의 디지털 스틸 카메라(DIGITAL STILL CAMERA)와 디지털 비디오 카메라(DIGITAL VIDEO CAMERA)의 디지털 신호처리를 하는 부분이다. DSP-1과 DSP-2는 메모리스틱(500)과 디지탈 신호 입출력을 위하여 각각 인터페이스부(110,210)를 구비하고 있다. 이러한 인터페이스부(110,210)에는 클럭단자(SCLK; 120,220)와 데이터단자(SDIO; 160,260), 인에이블단자(BS; 140,240), 그리고 메모리스틱(500)의 삽입유무 인식신호단자인 INSERT-1단자(170)와 INSERT-2(270)단자가 구비된다.
메모리스틱(500)은 디지탈 신호를 기록하거나 재생할 수 있으며 외부와 디지탈 신호를 기록 및 재생할 수 있도록 클럭단자(SCLK), 메모리스틱 인에이블단자(BS), 데이터 단자(SDIO), 그리고 메모리스틱(500)의 삽입유무 인식신호 출력단자(INSERT)가 구비되어 있다.
또한, 메모리스틱(500)은 제품 내에 내장할 수 있는 반도체 타입의 플래쉬 메모리를 사용할 수도 있으며 제품의 외부에서 착탈가능한 C.F CARD, SD CARD, SMC CARD, MMC CARD와 같은 CARD TYPE을 사용할 수 있다.
한편, 신호절환 스위치(300)는 DSP-1(100)과 DSP-2(200)에서 입출력되는 신호를 선택하여 메모리스틱(500)에서 입출력되는 신호와 상호 연결하는 신호 절환스위치이다.
3상 버퍼(400)는 메모리스틱(400)의 삽입유무 검출신호(INSERT)를 입력 받아 제어부(600)의 제어에 의하여 INSERT-1(170)이나 INSERT-2(270)로 출력하여 각각의DSP가 메모리스틱(400)과 통신할 수 있도록 한다.
제어부(600)는 키입력부(700)의 키입력을 받아 신호절환스위치(300)를 절환하는 제어신호(620)를 출력하고 동시에 3상 버퍼(400) 제어신호(630)를 출력한다. 또한, 시스템의 전반적인 제어를 행한다.
키입력부(700)는 DSC모드와 DVC모드를 선택할 수 있는 키(도면 미도시)와 기록이나 재생을 하기 위한 시스템 제어키들을 구비할 수 있다.
바람직하게는 상기 모드의 선택은 별도의 키입력없이 동작이 가능한 회전식 접점 스위치로 구성할 수 있다. 즉, 회전식 접점스위치는 도 1에서와 같이 본체(10)에 대한 카메라부(20)의 회전각도에 따라, 디지털 스틸 카메라 및 디지털 비디오 카메라에 대응되는 촬영모드를 감지하도록 하는 것이다. 더욱 바람직하게는 카메라부(20)의 회전시 180도 각도를 기준으로 카메라부(20)에 대응되는 촬영모드를 감지하도록 하는 것이 좋다.
이하, 상기와 같이 구성된 본 발명의 디지털 신호 처리용 메모리 제어 장치의 동작에 대하여 설명한다.
도 4는 본 발명의 일 실시예에 따른 디지털 신호 처리용 메모리 제어 장치의 동작을 설명하기 위한 흐름도이다.
제어부(600)는 키입력부(700)로부터 읽기모드인지 쓰기모드인지를 판단하고(S10), 읽기모드이면 INSERT신호를 판단하여 메모리스틱(500)이 삽입되어 있는지를 판단한다(S11). 이때 메모리스틱(500)이 삽입되어 있지 않으면 온스크린디스플레이(ON SCREEN DISPLAY; 도면 미도시)부를 제어하여 메모리스틱(500)이 삽입되어 있지 않음을 알려주게 된다(S12). 다시 키입력부(700)로부터 DSP-1모드를 선택할 것인지 DSP-2모드를 선택할 것인지를 판단하게 된다(S13). DSP-1 즉 디지탈 스틸 카메라 모드가 선택되면(S14) 제어부(600)는 신호절환스위치(300)를 제어하여 메모리스틱(500)의 신호들이 각각 DSP-1의 각 단자들에 연결될 수 있도록 한다. 상세하게는 메모리스틱(500)의 클럭(SCLK)은 DSP-1(100)의 클럭(SCLK;120)에 연결되도록 하고 메모리스틱 인에이블단자(BS)의 출력과 데이터 단자(SDIO)의 출력을 DSP-1(100)의 인에이블단자(BS;140)와 데이터단자(SDIO)에 각각 연결되도록 제어하는 것이다. 그리고 3상 버퍼(400)에 입력되는 메모리스틱(500)의 삽입유무 인식신호 출력단자(INSERT)의 신호가 제어신호(630)에 의하여 DSP-1(100)으로 출력되게 동시에 제어하는 것이다.
또한, 제어부(600)는 DSP-1(100)이 메모리스틱(500)에 저장되어 있는 디지탈 신호를 재생하여 디스플레이부(도면 미도시)에 디스플레이 되도록 시스템을 제어하는 것이다.
단계 S13에서 DSP-2모드 즉, 디지탈 비디오 카메라 모드가 선택되면(S15) 상기와 동일한 과정으로 제어부(600)는 신호절환스위치(300)를 제어하여 메모리스틱(500)의 각 단자 신호들이 각각 DSP-2의 각 단자들에 연결될 수 있도록 제어하는 것이다. 그리고 3상 버퍼(400)에 입력되는 메모리스틱(500)의 삽입유무 인식신호 출력단자(INSERT)의 신호가 제어신호(630)에 의하여 DSP-2(200)으로 출력되게 동시에 제어하는 것이다.
동일하게 제어부(600)는 DSP-2(200)가 메모리스틱(500)에 저장되어 있는 디지탈 신호를 재생하여 디스플레이부(도면 미도시)에 디스플레이 되도록 시스템을 제어하는 것이다.
단계 S10에서 쓰기 모드가 선택되면 INSERT신호를 판단하여 메모리스틱(500)이 삽입되어 있는지를 판단한다(S21). 이때 메모리스틱(500)이 삽입되어 있지 않으면 온스크린디스플레이(ON SCREEN DISPLAY; 도면 미도시)부를 제어하여 메모리스틱(500)이 삽입되어 있지 않음을 알려주게 된다(S22). 다시 키입력부(700)로부터 DSP-1모드를 선택할 것인지 DSP-2모드를 선택할 것인지를 판단하게 된다(S23). DSP-1 즉 디지탈 스틸 카메라 모드가 선택되면(S24) 제어부(600)는 신호절환스위치(300)를 제어하여 DSP-1의 각 단자들의 신호가 메모리스틱(500)의 각 단자 신호에 연결될 수 있도록 한다
그리고 3상 버퍼(400)에 입력되는 메모리스틱(500)의 삽입유무 인식신호 출력단자(INSERT)의 신호가 제어신호(630)에 의하여 DSP-2(200)으로 출력되게 동시에 제어하는 것이다.
또한, 제어부(600)는 DSP-2(200)가 출력하는 신호들을 메모리스틱(500)에 저장할 수 있도록 시스템을 제어하는 것이다.
단계 S23에서 DSP-2모드 즉, 디지탈 비디오 카메라 모드가 선택되면(S25) 상기와 동일한 과정으로 제어부(600)는 신호절환스위치(300)를 제어하여 각각 DSP-2의 각 단자들의 출력이 메모리스틱(500)의 각 단자 신호들에 연결될 수 있도록 제어하는 것이다. 그리고 3상 버퍼(400)에 입력되는 메모리스틱(500)의 삽입유무 인식신호 출력단자(INSERT)의 신호가 제어신호(630)에 의하여 DSP-2(200)으로 출력되게 동시에 제어하는 것이다.
동일하게 제어부(600)는 DSP-2(200)가 출력하는 신호들을 메모리스틱(500)에 저장할 수 있도록 시스템을 제어하는 것이다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허 청구범위에 속함은 당연한 것이다.
상기에서와 같이 본 발명에 따른 디지털 신호 처리용 메모리 제어 장치와 그 제어 방법에 의하면, 복수개의 DSP를 처리할 때 메모리와 버퍼를 공용으로 사용하여 간단한 구성의 운용 시스템을 제공할 수가 있는 것이다.

Claims (7)

  1. 서로 다른 신호를 처리하는 적어도 한개 이상의 DSP;와
    디지털 신호를 기록 및 재생할 수 있는 메모리스틱;과
    상기 DSP와 상기 메모리스틱의 신호라인 상에 위치하고 신호의 입출력을 절환하는 복수개의 신호절환 스위치;와
    상기 제어부의 제어신호에 의하여 상기 메모리스틱의 인서트정보를 상기 복수개의 DSP에 선택하여 출력할 수 있는 3상 버퍼;와
    신호절환을 제어하는 제어부;와
    입출력 동작모드를 결정하는 키입력부;를 구비하여 상기 키입력부의 모드 결정에 따라 상기 제어부는 메모리스틱에 데이터를 기록 또는 재생하게 하는 것을 특징으로 하는 디지털 신호 처리용 메모리 제어 장치.
  2. 제 1항에 있어서,
    상기 키입력부에는 DSP를 선택할 수 있는 DSP 선택 스위치를 더 구비한 것을 특징으로 하는 디지털 신호 처리용 메모리 제어 장치.
  3. 제 2항에 있어서,
    상기 DSP 선택스위치의 선택에 따라 상기 제어부는 상기 3상 버퍼와 상기 신호 절환스위치의 입출력 단자를 선택된 DSP로 동시에 연결하는 것을 특징으로 하는 디지털 신호 처리용 메모리 제어 장치.
  4. 제 1항에 있어서,
    상기 메모리스틱은 플래쉬메모리와 같은 내장형 반도체 소자이거나 스마트 카드와 같은 메모리 슬롯인 것을 특징으로 하는 디지털 신호 처리용 메모리 제어 장치.
  5. 메모리스틱의 인서트정보를 복수 개의 DSP에 선택하여 출력할 수 있는 3상 버퍼, 메모리 슬롯, 그리고 DSP와 플래쉬 메모리와의 신호라인 상에 위치하고 신호의 입출력을 절환하는 신호절환 스위치를 구비한 복수개의 DSP를 처리하는 신호처리장치에 있어서,
    상기 메모리 슬롯의 모드를 판단하는 단계(a);
    상기 복수 개의 DSP 중 어느 하나를 선택하는 단계(b);
    상기 단계(b)에서 선택된 DSP의 신호 입출력단자와 신호절환스위치들의 입출력단자를 연결하는 단계(c);를 포함하여 이루어지는 것을 특징으로 하는 디지털 신호 처리용 메모리 제어 방법
  6. 제 5항에 있어서,
    메모리 슬롯의 착탈 유무를 판단하여 메모리 슬롯이 탈착되어 있는 경우에는 OSD를 이용하여 안내 메세지를 출력하는 단계를 더 포함하는 것을 특징으로 하는 디지털 신호 처리용 메모리 제어 방법.
  7. 제 5항에 있어서,
    상기 단계(c)에서 선택된 DSP로 플래쉬메모리의 인서트정보를 출력하는 것을포함하여 이루어지는 것을 특징으로 하는 디지털 신호 처리용 메모리 제어 방법
KR1020020074893A 2002-11-28 2002-11-28 디지털 신호 처리용 메모리 제어 장치와 그 제어 방법 KR100903792B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020020074893A KR100903792B1 (ko) 2002-11-28 2002-11-28 디지털 신호 처리용 메모리 제어 장치와 그 제어 방법
US10/686,270 US20040107317A1 (en) 2002-11-28 2003-10-16 Memory control apparatus and method for digital signal processing
EP03025192.0A EP1427193B1 (en) 2002-11-28 2003-11-03 Multi-mode image capture apparatus
US11/450,289 US7594045B2 (en) 2002-11-28 2006-06-12 Memory control apparatus for digital signal processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020074893A KR100903792B1 (ko) 2002-11-28 2002-11-28 디지털 신호 처리용 메모리 제어 장치와 그 제어 방법

Publications (2)

Publication Number Publication Date
KR20040046855A true KR20040046855A (ko) 2004-06-05
KR100903792B1 KR100903792B1 (ko) 2009-06-19

Family

ID=32310869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020074893A KR100903792B1 (ko) 2002-11-28 2002-11-28 디지털 신호 처리용 메모리 제어 장치와 그 제어 방법

Country Status (3)

Country Link
US (2) US20040107317A1 (ko)
EP (1) EP1427193B1 (ko)
KR (1) KR100903792B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708476B1 (ko) * 2005-10-20 2007-04-18 삼성전자주식회사 메모리카드의 성능을 고려한 영상화질 결정방법 및 이를적용한 촬영장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050144385A1 (en) * 2003-12-30 2005-06-30 Mowery Keith R. Interfacing multiple flash memory cards to a computer system
KR20050090777A (ko) * 2004-03-10 2005-09-14 삼성전자주식회사 영상촬영장치
US20060222170A1 (en) * 2005-03-31 2006-10-05 Payzant Nick L External system to provide an electronic device with access to memory external to the electronic device
US8520080B2 (en) 2011-01-31 2013-08-27 Hand Held Products, Inc. Apparatus, system, and method of use of imaging assembly on mobile terminal
TWI501141B (zh) * 2013-06-26 2015-09-21 Inventec Corp 資料燒錄裝置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62229491A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 携帯可能記録媒体の読取り／書込み装置
KR930010844B1 (ko) * 1991-01-12 1993-11-12 삼성전자 주식회사 전자카메라의 비디오신호기록장치
JPH0668055A (ja) * 1991-07-02 1994-03-11 Toshiba Corp ディジタル信号処理装置
US5430496A (en) * 1992-04-29 1995-07-04 Canon Kabushiki Kaisha Portable video animation device for creating a real-time animated video by combining a real-time video signal with animation image data
US6356709B1 (en) * 1996-08-30 2002-03-12 Sony Corporation Device, method, and medium for recording still picture and animation
US5898459A (en) * 1997-03-26 1999-04-27 Lectrolarm Custom Systems, Inc. Multi-camera programmable pan-and-tilt apparatus
KR100254196B1 (ko) * 1997-06-30 2000-04-15 윤종용 Dsp칩을이용한e1/t1용음성처리모듈
KR100528443B1 (ko) * 1997-09-23 2006-01-27 삼성전자주식회사 디지털 신호 처리기의 데이터 전송 회로
TW361674U (en) * 1998-02-10 1999-06-11 Winbond Electronics Corp Computerized advertising equipment
US6163828A (en) * 1998-05-22 2000-12-19 Lucent Technologies Inc. Methods and apparatus for providing multi-processor access to shared memory
KR100410986B1 (ko) * 2001-01-05 2003-12-18 삼성전자주식회사 디지털신호프로세서 외부메모리의 억세스제어방법
JP2003037757A (ja) * 2001-07-25 2003-02-07 Fuji Photo Film Co Ltd 画像撮像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708476B1 (ko) * 2005-10-20 2007-04-18 삼성전자주식회사 메모리카드의 성능을 고려한 영상화질 결정방법 및 이를적용한 촬영장치

Also Published As

Publication number Publication date
US20040107317A1 (en) 2004-06-03
US20060230194A1 (en) 2006-10-12
KR100903792B1 (ko) 2009-06-19
EP1427193B1 (en) 2014-03-19
US7594045B2 (en) 2009-09-22
EP1427193A2 (en) 2004-06-09
EP1427193A3 (en) 2007-09-05

Similar Documents

Publication Publication Date Title
KR100873437B1 (ko) Ｐｉｐ화면을 이용한 듀얼모드 신호처리장치
KR100314044B1 (ko) 다양한 기능을 갖는 피씨 카메라
KR20010025054A (ko) 유니버셜 시리얼 버스로의 연결성을 검출함으로써 디지털카메라의 동작을 제어하는 방법 및 장치
JPH07226911A (ja) 電子スチルカメラ
US20040095473A1 (en) Image-capturing device capable of adjusting view angles and a control method therefor
US7594045B2 (en) Memory control apparatus for digital signal processing
KR101467928B1 (ko) 기기정보를 출력하는 ａ／ｖ기기 및 그 기기정보출력방법
US7394485B2 (en) Combination image-capturing apparatus and method for efficiently combining a digital still camera with a digital video camera
EP1995959A2 (en) Video apparatus having integrated terminal and control method thereof
US20080068470A1 (en) Electronic device mounted with memory card and reset method of the memory card
JP2004158953A (ja) 映像及び音声信号記録装置
JPH07225687A (ja) 電子スチルカメラ
US20040041922A1 (en) Digital camera with automatic audio recording background
JPH10224728A (ja) 画像記録装置及び画像再生装置
JP2006093985A (ja) 撮像装置
JPH0730792A (ja) 電子スチルカメラ
KR100481526B1 (ko) 디지털 스틸 카메라 일체형 디지털 비디오 카메라 및 그제어방법
JP4343408B2 (ja) データ記録再生装置
JPH08298610A (ja) 映像信号処理機能付きメモリカード
JP2003274262A (ja) 電子機器、撮像装置および電源制御方法
JP2002199322A (ja) 撮像システム、撮像装置、画像処理装置および信号処理方法
JP2005026807A (ja) 複数記録メディアスロット搭載動画記録装置
JP3520006B2 (ja) デジタルカメラ
KR200195485Y1 (ko) 인터넷 텔레비젼 셋탑박스
JPH10233989A (ja) 画像記録システム及びカード型ビデオカメラ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140529

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee