JP2005537678A - エピタキシー段階を含むＳｉＣＯＩ型複合基板の製造方法 - Google Patents
エピタキシー段階を含むＳｉＣＯＩ型複合基板の製造方法 Download PDFInfo
- Publication number
- JP2005537678A JP2005537678A JP2004537240A JP2004537240A JP2005537678A JP 2005537678 A JP2005537678 A JP 2005537678A JP 2004537240 A JP2004537240 A JP 2004537240A JP 2004537240 A JP2004537240 A JP 2004537240A JP 2005537678 A JP2005537678 A JP 2005537678A
- Authority
- JP
- Japan
- Prior art keywords
- sic
- thin layer
- polytype
- layer
- transferred
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 57
- 238000000407 epitaxy Methods 0.000 title claims abstract description 18
- 239000002131 composite material Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title claims description 23
- 230000012010 growth Effects 0.000 claims abstract description 47
- 229910004298 SiO 2 Inorganic materials 0.000 claims abstract description 3
- 238000005530 etching Methods 0.000 claims description 7
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 82
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 78
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 239000000463 material Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 239000007787 solid Substances 0.000 description 9
- 239000013078 crystal Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 5
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000001294 propane Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000035040 seed growth Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
- LXEXBJXDGVGRAR-UHFFFAOYSA-N trichloro(trichlorosilyl)silane Chemical compound Cl[Si](Cl)(Cl)[Si](Cl)(Cl)Cl LXEXBJXDGVGRAR-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/7602—Making of isolation regions between components between components manufactured in an active substrate comprising SiC compounds
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/36—Carbides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/02447—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02529—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】ＳｉＣＯＩ型複合基板の製造方法を提供する。
【解決手段】本発明は、以下に示す段階を含むＳｉＣＯＩ型複合基板の製造方法に関する：
ＳｉＣ薄層（３）が転写されるＳｉＯ２層（２）を担持するＳｉまたはＳｉＣ支持体（１）を備える初期基板を供給する段階、および
ＳｉＣ薄層（３）上に、ＳｉＣ（４）をエピタキシャル成長させる段階
ここでエピタキシャル成長は、それぞれ以下の温度で行う：
支持体（１）がＳｉＣからなる場合、転写された６Ｈまたは４Ｈポリタイプ薄層（３）上で６Ｈまたは４Ｈポリタイプエピタキシー（４）をそれぞれ得るためには、１４５０℃以上で、
支持体（１）がＳｉまたはＳｉＣからなる場合、転写された３Ｃポリタイプ薄層（３）上で３Ｃポリタイプエピタキシー（４）を得るためには、１３５０℃以上で、
支持体（１）がＳｉからなる場合、転写された６Ｈまたは４Ｈポリタイプ薄層（３）上で６Ｈまたは４Ｈポリタイプエピタキシー（４）をそれぞれ得るためには、１３５０℃以上。
【解決手段】本発明は、以下に示す段階を含むＳｉＣＯＩ型複合基板の製造方法に関する：
ＳｉＣ薄層（３）が転写されるＳｉＯ２層（２）を担持するＳｉまたはＳｉＣ支持体（１）を備える初期基板を供給する段階、および
ＳｉＣ薄層（３）上に、ＳｉＣ（４）をエピタキシャル成長させる段階
ここでエピタキシャル成長は、それぞれ以下の温度で行う：
支持体（１）がＳｉＣからなる場合、転写された６Ｈまたは４Ｈポリタイプ薄層（３）上で６Ｈまたは４Ｈポリタイプエピタキシー（４）をそれぞれ得るためには、１４５０℃以上で、
支持体（１）がＳｉまたはＳｉＣからなる場合、転写された３Ｃポリタイプ薄層（３）上で３Ｃポリタイプエピタキシー（４）を得るためには、１３５０℃以上で、
支持体（１）がＳｉからなる場合、転写された６Ｈまたは４Ｈポリタイプ薄層（３）上で６Ｈまたは４Ｈポリタイプエピタキシー（４）をそれぞれ得るためには、１３５０℃以上。
Description
本発明は、複合基板のＳｉＣ層上で行うエピタキシー段階を含むＳｉＣＯＩ型複合基板の製造方法に関する。
炭化シリコンまたはＳｉＣは、パワーエレクトロニクスに非常に好適な物理化学的および電子的特性を有する材料である。これらのパワー装置は縦モードで動作し、活性層は単結晶ＳｉＣ基板上のエピタキシャル成長層である。残念ながら、固体基板結晶成長は２０００℃以上の温度において昇華型の技術により行われており、例えばシリコン基板に匹敵するような品質、ウェハ径、およびコストを持つ基板を得ることはできない。
そのため、例えば低コストのベース基板（結晶品質またはシリコンの観点から言えば、品質の劣る多結晶ＳｉＣまたは単結晶ＳｉＣ）に堅固に固定した単結晶ＳｉＣ薄層から成る複合基板を製造することが、非常に興味をもたれている。
ショットキーダイオード、ＰＩＮダイオード、ＳｉＣ上のパワースイッチ等のパワー装置を作製するために、ＳｉＣ固体基板に必要な特性は、低電気抵抗、優れた熱伝導性、および前記基板上にエピタキシャル成長させた活性層が良好なエピタキシャル品質を持つことである。しかし、このような４インチサイズの基板を入手することは困難であり、また非常に高価なものである。
現在、パワー装置は基板および４Ｈまたは６Ｈポリタイプエピタキシャル成長膜を用いて作製されているが、そのような装置の作製に好適な特性を有する炭化シリコン立方ポリタイプは、固体基板として入手できない。
スマートカット（Ｓｍａｒｔ−Ｃｕｔ、登録商標）と呼ばれる技術で一般に得られる前記複合基板の製造により、転写される単結晶薄層と支持体間の結合障壁の選択および前記支持体の電気抵抗の選択が完全に自由に行えるようになった。米国特許第６３９１７９９号に該当するフランス特許第Ａ２７７４２１４号には、ＳＯＩ構造作製方法が開示されている。しかし、ＳｉＣの場合、これらの転写層は、前記層中において電気的活性を得るために、１μｍの程度、通常は０．５μｍの厚さを有する。
この種の複合基板上に装置を作製するには、パワー部品の電圧の強さに対して必要である、厚さに制限のない活性層を得るために、さらにエピタキシャル成長させることが必要である。
種々の技術により、ＳｉＣＯＩ構成（ＳｉＣ／酸化物／ベース）を作製することが可能である。
第１の解決法は、（ＳＩＭＯＸ法またはスマートカット法を用いて得られる）ＳＯＩ基板から始まり、表面シリコン層を部分的に変換した後、立方ＳｉＣをさらにエピタキシャル成長させることからなる。この場合、３Ｃポリタイプのみが得られる。さらに、Ｍ．Ｅｉｃｋｈｏｆｆらによる「ＳＯＩ基板上での３Ｃ−ＳｉＣエピタキシャル成長の選択析出（Ｓｅｌｅｃｔｉｖｅ Ｄｅｐｏｓｉｔｉｏｎ ｏｆ ３Ｃ−ＳｉＣ Ｅｐｉｔａｘｉａｌｌｙ Ｇｒｏｗｎ ｏｎ ＳＯＩ Ｓｕｂｓｔｒａｔｅｓ）」（Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ Ｖｏｌｓ．３５３−３５６（２００１）１７５〜１７８ページ）、およびＧ．Ｆｅｒｒｏらによる「β−ＳＩＣ／ＳＩＭＯＸの構造特性におけるＳＩＭＯＸ欠陥の役割（Ｒｏｌｅ ｏｆ ＳＩＭＯＸ ｄｅｆｅｃｔｓ ｏｎ ｔｈｅ ｓｔｒｕｃｔｕｒａｌ ｐｒｏｐｅｒｔｉｅｓ ｏｆ β−ＳＩＣ／ＳＩＭＯＸ）」（Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ ａｎｄ Ｅｎｇｉｎｅｅｒｉｎｇ Ｂ６１−６２（１９９９）５８６〜５９２ページ）において報告されているように、酸化物層中にホールが生成される。これらの欠陥は表面ＳｉＣ層中のホールを消滅させることにより減少させることができることが観察された。また、良好な結果は得られなかったが、Ｓｉ３Ｎ４層を挿入することも提案された。これに関しては、Ｓ．Ｚａｐｐｅらによる「３Ｃ−ＳｉＣ／ＳＯＩシステムと中間窒化シリコン層の安定化（Ｓｔａｂｉｌｉｚａｔｉｏｎ ｏｆ ｔｈｅ ３Ｃ−ＳｉＣ／ＳＯＩ ｓｙｓｔｅｍ ａｎ ｉｎｔｅｒｍｅｄｉａｔｅ ｓｉｌｉｃｏｎ ｎｉｔｒｉｄｅ ｌａｙｅｒ）」（Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ ａｎｄ Ｅｎｇｉｎｅｅｒｉｎｇ Ｂ６１−６２（１９９９）５２２〜５２５ページ）を参照することができる。立方ポリタイプは、１３５０℃程度の温度においてエピタキシャル成長するが、約１２５０℃から酸化崩壊限界までの温度範囲における方法を開発する動向にある。
第２の解決法は、電気的な絶縁基板上にＳｉＣ材料構成を作製することからなる。例えば、これは、ＳｉＣ／酸化物／Ｓｉ構成から成る。この構成は、スマートカット法を用いて作製される。これにより、転写薄膜として、６Ｈ，４Ｈおよび３Ｃ−ＳｉＣを得ることが可能になる。しかし、前述のように、またマイクロエレクトロニクス産業における標準として用いる装置、特にイオンインプランテーション装置という観点から、電気的に転写される活性ＳｉＣ膜の最大厚さは１μｍ程度である。
電子装置を作製するために、異なるドーピングレベルを厳密に制御したより厚いＳｉＣ薄膜を用いる必要がよくある。このため、ＳｉＣ固体基板の場合と同じようなエピタキシャル成長段階を適用する必要性が発生する。しかし、そのような複合基板上にさらにエピタキシャル成長させることは、主に２つの理由から問題が起きる。
まず第１に、シリコン支持体が存在するので、シリコンが溶解しないように、エピタキシャル温度は最大で１４１３℃ほどに制限される。しかし、より良好な６Ｈおよび４Ｈポリタイプ（１４５０℃においてより良好な結果を得ることが可能になる）得るためには、この温度では十分でない。非常に軽微な表面欠陥として立方ＳｉＣ介在物が、層中に観察される。さらに、ＳｉＣ層での意図的ではないドーピングが低温で増加する。
また、酸化物が存在するために、擬基板が、炭化シリコンについて必要なエピタキシャル温度に耐えることができない。実際、従来のエピタキシャル温度すなわち１４５０℃以上の温度において、エピタキシャル成長で用いられる環境である水素雰囲気中で、酸化物は著しい腐食を受ける。これは、Ｃｈａｃｋｏ Ｊａｃｏｂらによる「ヘキサクロロジシランとプロパンを用いるパターン化したシリコン基板上の炭化シリコンの選択的エピタキシャル成長（Ｓｅｌｅｃｔｉｖｅ Ｅｐｉｔａｘｉａｌ Ｇｒｏｗｔｈ ｏｆ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ ｏｎ Ｐａｔｔｅｒｎｅｄ Ｓｉｌｉｃｏｎ Ｓｕｂｓｔｒａｔｅｓ ｕｓｉｎｇ Ｈｅｘａｃｈｌｏｒｏｄｉｓｉｌａｎｅ ａｎｄ Ｐｒｏｐａｎｅ）」（Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ Ｖｏｌｓ．３３８−３４２（２０００）２４９〜２５２ページ）により確認されている。しかし、水素雰囲気を用いなくても、真空中において酸化物は１２００℃から蒸発する。結合層としての酸化シリコンを窒化シリコンで置き換えることが想定されるが、非常に多くの応用について、電気的な観点から、埋め込み酸化シリコン層を有することは非常に重要である。
第３の解決法は、高温に耐える電気的な絶縁基板上にＳｉＣ材料構成を作製することから成る。これにより、多結晶ＳｉＣまたは単結晶ＳｉＣ支持体、あるいは高温に耐える別の材料の支持体上に、ＳｉＣＯＩ基板を作製することが可能である。これは、前述のものと同じ構成からなり、支持体のシリコンは例えば多結晶ＳｉＣにより置き換えられる。これにより、溶融シリコンの問題を解決することが可能になる。しかし、酸化崩壊の問題は残る。このような構成はスマートカット法により得られる。薄層中のＳｉＣは、所望のポリタイプである。
ＳｉＣＯＩ基板上の６Ｈまたは４ＨポリタイプＳｉＣエピタキシャル成長の研究に関して、それに該当する技術文献は見当たらない。これは、１３５０℃までの温度については、６Ｈおよび４ＨポリタイプＳｉＣエピタキシャル成長の品質が劣ること（シリコン支持プレートを有するＳｉＣＯＩ上のエピタキシャル成長の場合）が知られているという事実によるものである。さらに、１４００℃を超えると、酸化物は崩壊する、すなわち破壊または再結晶する。
しかし、本発明の発明者らは、これらすべての異なる種類の材料についてエピタキシーを行い、予想外の満足のいく結果がいくつか得られた。
酸化シリコン層およびＳｉＣ薄層を連続的に担持するＳｉＣ支持体から形成されるＳｉＣＯＩ基板上でエピタキシーを行う場合、高温（１４１０℃〜１６００℃）において酸化物は劣化しないので、固体ＳｉＣ上のエピタキシーと同等の高品質なエピタキシーを作製することが可能となる。
発明者らは、支持体がシリコンで構成されたＳｉＣＯＩ基板上で、６Ｈおよび４ＨポリタイプＳｉＣエピタキシーも行った。期待のもてる結果が得られた。
従って、本発明は次の段階を含むＳｉＣＯＩ型複合基板の製造方法に関するものである。すなわち、
ＳｉＣ薄層（３）が転写される（ｔｒａｎｓｆｅｒｒｅｄ）ためのＳｉＯ２層（２）を担持する、ＳｉまたはＳｉＣ支持体（１）を備える初期基板を供給する段階、および
ＳｉＣ薄層（３）上に、ＳｉＣ（４）をエピタキシャル成長させる段階
ここでエピタキシャル成長は、それぞれ以下の温度で行う：
支持体（１）がＳｉＣからなる場合、転写される６Ｈまたは４Ｈポリタイプ薄層（３）上で６Ｈまたは４Ｈポリタイプエピタキシー（４）をそれぞれ得るためには、１４５０℃以上で、
支持体（１）がＳｉまたはＳｉＣからなる場合、転写される３Ｃポリタイプ薄層（３）上で３Ｃポリタイプエピタキシー（４）を得るためには、１３５０℃以上で、
支持体（１）がＳｉからなる場合、転写される６Ｈまたは４Ｈポリタイプ薄層（３）上で６Ｈまたは４Ｈポリタイプエピタキシー（４）をそれぞれ得るためには、１３５０℃以上。
ＳｉＣ薄層（３）が転写される（ｔｒａｎｓｆｅｒｒｅｄ）ためのＳｉＯ２層（２）を担持する、ＳｉまたはＳｉＣ支持体（１）を備える初期基板を供給する段階、および
ＳｉＣ薄層（３）上に、ＳｉＣ（４）をエピタキシャル成長させる段階
ここでエピタキシャル成長は、それぞれ以下の温度で行う：
支持体（１）がＳｉＣからなる場合、転写される６Ｈまたは４Ｈポリタイプ薄層（３）上で６Ｈまたは４Ｈポリタイプエピタキシー（４）をそれぞれ得るためには、１４５０℃以上で、
支持体（１）がＳｉまたはＳｉＣからなる場合、転写される３Ｃポリタイプ薄層（３）上で３Ｃポリタイプエピタキシー（４）を得るためには、１３５０℃以上で、
支持体（１）がＳｉからなる場合、転写される６Ｈまたは４Ｈポリタイプ薄層（３）上で６Ｈまたは４Ｈポリタイプエピタキシー（４）をそれぞれ得るためには、１３５０℃以上。
エピタキシャル成長段階の前に、転写されるＳｉＣ薄層の表面品質を向上させるために初期基板を準備する段階を備えてもよい。この準備段階は、転写されるＳｉＣ薄層の表面を、研磨、エッチングおよび水素エッチングから選択される操作にかけることから成ってもよい。
複数のＳｉＣ層を、ＳｉＣ薄層上に連続的にエピタキシャル成長させてもよい。
本発明は、半導体装置を作製するために上記の製造方法により得られるＳｉＣＯＩ型複合基板を用いることにも関する。
本発明は、上記の製造方法により得られるＳｉＣＯＩ型複合基板上に作製される半導体装置にも関する。
非制限的な例としての添付図面に付随する次の説明を読むことにより、本発明をより明確に理解し、かつその他の利点および特徴が明らかになるであろう。
ＳｉＣエピタキシャル成長物は、図１に示すようなＳｉＣＯＩ基板で作製され、酸化シリコン２およびＳｉＣ薄層３を連続的に担持する支持体１から構成された。薄層３は転写層である。転写はスマートカット技術により得てもよい。
ＳｉＣ支持体１がＳｉＣである場合、１４５０℃〜１５５０℃の温度範囲において、６Ｈおよび４ＨポリタイプＳｉＣエピタキシャル成長をそれぞれ６Ｈおよび４Ｈポリタイプ薄層３上で行った。また、１３５０℃以上の温度範囲において、３ＣポリタイプＳｉＣエピタキシャル成長を３Ｃポリタイプ薄層３上で行った。これらのエピタキシャル成長させた層を、図１中の符号４で示す。
エピタキシャル成長中の圧力は、大気圧または真空であった。使用したガスは、３〜２００ｌ／ｍｉｎの流量範囲の水素Ｈ２、４〜２０００ｓｃｃｍの流量範囲のシランＳｉＨ４、および４〜２０００ｓｃｃｍの流量範囲のプロパンＣ３Ｈ８であった。ＳｉＣ層にドープするために用いたドープ剤は、２〜２０００ｓｃｃｍの流量範囲の窒素であった。エピタキシャル成長は、ＣＶＤ技術により行った。
エピタキシャル成長の前に、表面品質を向上させるために、薄層３を研磨またはエッチングにより処理してもよい。薄層３表面のｉｎ ｓｉｔｕ水素エッチングを行ってもよい。
得られたエピタキシャル成長物の品質およびドーピングレベルは、固体基板を用いて得られるものと同等であった。
それぞれ対応するポリタイプおよびシリコン支持体に相当するＳｉＣ薄層を有するＳｉＣＯＩ基板上で、６Ｈおよび４ＨポリタイプＳｉＣエピタキシャル成長も行った。
表面の配向減少が８°である転写された４ＨポリタイプＳｉＣ薄層において、１４００℃で、予想外に良好な品質のエピタキシャル成長が得られた。
６ＨポリタイプＳｉＣ薄層の場合、立方体形の介在物が観察された。薄層に用いる材料の表面での配向減少が原因と思われる。この配向減少は、約３．５°である。８°配向減少させた６ＨＳｉＣ薄層は、上記４ＨＳｉＣ薄層と同様の結果を与えることが明らかになった。
ＳｉＣ支持体１、酸化シリコン層２および３ＣＳｉＣ薄層から構成される初期複合基板を用いて、１４１３℃以上の温度で、３ＣＳｉＣをエピタキシャル成長させてもよい。シリコン支持体よりもむしろＳｉＣ支持体を用いると、より高温でのエピタキシャル成長が可能になる。
本発明の方法に関しては、固体基板上でのエピタキシャル工程の利点がそのまま保持される。すなわち、
・活性層のエピタキシャル品質は、固体基板のエピタキシャル品質と同等であり、
・電子部品の構成、支持体プレートの選択あるいはベースのドーピングに応じた導電状態において、オーム接点に対して低抵抗であり
・（電子部品の構成に応じて）熱伝導特性が良好である。
・活性層のエピタキシャル品質は、固体基板のエピタキシャル品質と同等であり、
・電子部品の構成、支持体プレートの選択あるいはベースのドーピングに応じた導電状態において、オーム接点に対して低抵抗であり
・（電子部品の構成に応じて）熱伝導特性が良好である。
更なる利点も得られる。すなわち、
・エピタキシャル成長によりｎ＋導電支持体が作製され基板よりも高いドーピングレベルが達成されるので、低電気抵抗であり、
・シリコン製造ラインと互換性のある直径４インチ以上のベースプレートを使用することが可能である。
・エピタキシャル成長によりｎ＋導電支持体が作製され基板よりも高いドーピングレベルが達成されるので、低電気抵抗であり、
・シリコン製造ラインと互換性のある直径４インチ以上のベースプレートを使用することが可能である。
これらのタイプのエピタキシャル成長の実現可能性を実証することにより、種々の応用を想定することが可能になる。実際、これらの可能性の実証により、酸化物上のＳｉＣの厚さを制御して制限なしに増加させることが出来る。これは、厚さが約１μｍに制限される転写されたＳｉＣ膜からなる構成とは異なるものである。再エピタキシャル成長は、異なるドーピング層を構成する技術も可能にする。これは、ＳｉＣＯＩ単独の場合とは明らかに異なる。
いくつかの応用を、例として説明する。
エピタキシャル成長させた層は、転写された支持体に関係なく、ＳｉＣおよび絶縁基板（ＳｉＣＯＩ）上に擬縦モード装置を作製することを可能にする。
図２は、本発明による方法を適用して製造したショットキーダイオードの断面図である。初期ＳｉＣＯＩ基板は、酸化シリコン層１０２および追加されたもしくは転写されたＳｉＣ薄層１０３を連続的に担持するＳｉもしくはＳｉＣ支持体１０１から成る。２つの連続するＳｉＣ層をエピタキシャル成長させて、ｎ＋ドープした第１のエピタキシャル成長層１０４とｎ−ドープした第２のエピタキシャル成長層１１４を得た。リソグラフィー技術により、図２に示す構造、エピタキシャル成長層１１４上のショットキー接点１０５、およびエピタキシャル成長層１０４上のオーム接点１０６を得ることができる。エッチング１０７により、得られた構造を絶縁することができる。
活性層１１４の下にエピタキシャル成長させて強くドープしたバッファ層１０４上のフロント接点は、従来技術による装置上のリア接点に置き換わる。エピタキシャル成長させた層は、商業的に入手可能な基板よりも高いドーピングレベルを有するので、これは別の利点となる。
図３は、本発明による方法を適用して製造したＰＩＮ型双極性ダイオードの断面図である。初期ＳｉＣＯＩ基板は、酸化シリコン層２０２および追加もしくは転写されたＳｉＣ薄層２０３を連続的に担持する、ＳｉまたはＳｉＣ支持体２０１を備える。３つの連続するＳｉＣ層をエピタキシャル成長させて、ｎ＋ドープした第１のエピタキシャル成長層２０４、ｎ−ドープした第２のエピタキシャル成長層２１４、およびｐドープした第３のエピタキシャル成長層２２４を得た。リソグラフィー技術により、図３に示す構造、エピタキシャル成長層２２４上のオーム接点２０５、エピタキシャル成長層２０４上のオーム接点２０６を得ることができる。
図４は、本発明による方法を適用して製造したＭＥＳＦＥＴトランジスタの断面図である。初期ＳｉＣＯＩ基板は、酸化シリコン層３０２および追加もしくは転写されたＳｉＣ薄層３０３を連続的に担持するＳｉまたはＳｉＣ支持体３０１を備える。２つの連続するＳｉＣ層をエピタキシャル成長させて、ｐ−ドープした第１のエピタキシャル成長層３０４または半絶縁バッファ層と、ｎ−ドープした第２のエピタキシャル成長層３１４を得た。第２のエピタキシャル成長層の２つの表面領域３０５と３０６は、インプランテーションによりｎ＋ドープされた。オーム接点３０７と３０８が、表面領域３０５と３０６上にそれぞれ形成された。ショットキー接点３０９が、表面領域３０５と３０６の間で、かつ第２のエピタキシャル成長層３１４上に形成された。
図５は、本発明による方法を適用して製造したＭＯＳＦＥＴトランジスタの断面図である。初期ＳｉＣＯＩ基板は、酸化シリコン層４０２および追加されたまたは転写されたＳｉＣ薄層４０３を連続的に担持するＳｉまたはＳｉＣ支持体４０１を備える。ＳｉＣ層をエピタキシャル成長させて、ｐドープしたエピタキシャル成長層４０４を得た。エピタキシャル成長層の２つの表面領域４０５と４０６は、インプランテーションによりｎ＋ドープされた。オーム接点４０７と４０８が、表面領域４０５と４０６上にそれぞれ形成された。オーム接点４０７と４０８の間に、酸化シリコン層４１０が表面領域４０５と４０６に重なるように形成された。最後に、例えばポリシリコンで形成されるゲート４０９がゲート酸化物層１０上に形成された。
より一般的に、本発明は、材料的には絶縁型の基板上でスマートカットタイプの転写により得られる活性層が満足のいく厚さあるいは電気的品質でないようなあらゆる装置に適用される。
この種の支持体のエピタキシャル成長を実証することにより、（問題のエピタキシャル温度に耐える支持プレートを有する）転写されたＳｉＣ構成を用いることから、すべての高成長速度エピタキシャル技術についての種成長として転写されたＳｉＣ構成を用いた固体基板を作製することが判断できる。
シリコン以外の支持体上で単結晶３ＣＳｉＣエピタキシャル成長を実証することにより、この特別なポリタイプに対する高パワー用および超高周波での応用にこの材料を用いることが想定できる。
Claims (6)
- 以下に示す段階を含むＳｉＣＯＩ型複合基板の製造方法：
ＳｉＣ薄層（３）が転写される（ｔｒａｎｓｆｅｒｒｅｄ）ためのＳｉＯ２層（２）を担持する、ＳｉまたはＳｉＣ支持体（１）を備える初期基板を供給する段階、および
ＳｉＣ薄層（３）上に、ＳｉＣ（４）をエピタキシャル成長させる段階
ここでエピタキシャル成長は、それぞれ以下の温度で行う：
支持体（１）がＳｉＣからなる場合、転写される６Ｈまたは４Ｈポリタイプ薄層（３）上で６Ｈまたは４Ｈポリタイプエピタキシー（４）をそれぞれ得るためには、１４５０℃以上で、
支持体（１）がＳｉまたはＳｉＣからなる場合、転写される３Ｃポリタイプ薄層（３）上で３Ｃポリタイプエピタキシー（４）を得るためには、１３５０℃以上で、
支持体（１）がＳｉからなる場合、転写される６Ｈまたは４Ｈポリタイプ薄層（３）上で６Ｈまたは４Ｈポリタイプエピタキシー（４）をそれぞれ得るためには、１３５０℃以上。 - エピタキシー成長段階の前に、転写されるＳｉＣ薄層（３）の表面品質を向上させるために初期基板を準備する段階を備えることを特徴とする請求項１に記載の方法。
- 準備段階は、転写されるＳｉＣ薄層（３）の表面を、研磨、エッチング、および水素エッチングから選択される操作にかけることから成ることを特徴とする請求項２に記載の方法。
- 複数のＳｉＣ層が、ＳｉＣ薄層上に連続的にエピタキシャル成長することを特徴とする請求項１に記載の方法。
- 半導体装置を製造するための、請求項１〜４のいずれかに記載の製造方法により得られるＳｉＣＯＩ型複合基板の使用。
- 請求項１〜４のいずれかに記載の製造方法により得られるＳｉＣＯＩ型複合基板上に製造される半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0210884A FR2844095B1 (fr) | 2002-09-03 | 2002-09-03 | Procede de fabrication d'un substrat composite du type sicoi comprenant une etape d'epitaxie |
| PCT/FR2003/050044 WO2004027844A2 (fr) | 2002-09-03 | 2003-09-01 | PROCEDE DE FABRICATION D'UN SUBSTRAT COMPOSITE DU TYPE SiCOI COMPRENANT UNE ETAPE D'EPITAXIE |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005537678A true JP2005537678A (ja) | 2005-12-08 |
Family
ID=31503071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004537240A Pending JP2005537678A (ja) | 2002-09-03 | 2003-09-01 | エピタキシー段階を含むＳｉＣＯＩ型複合基板の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20060125057A1 (ja) |
| EP (1) | EP1547145A2 (ja) |
| JP (1) | JP2005537678A (ja) |
| FR (1) | FR2844095B1 (ja) |
| TW (1) | TW200416878A (ja) |
| WO (1) | WO2004027844A2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010512006A (ja) * | 2006-12-01 | 2010-04-15 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 逆行性炭素プロファイルを有する低欠陥Ｓｉ：Ｃ層 |
| JP2019169743A (ja) * | 2019-06-28 | 2019-10-03 | 昭和電工株式会社 | ＳｉＣエピタキシャルウェハの製造方法 |
| US10930492B2 (en) | 2015-09-11 | 2021-02-23 | Showa Denko K.K. | Method for producing SiC epitaxial wafer and apparatus for producing SiC epitaxial wafer |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7230274B2 (en) | 2004-03-01 | 2007-06-12 | Cree, Inc | Reduction of carrot defects in silicon carbide epitaxy |
| CA2584950A1 (en) * | 2006-04-26 | 2007-10-26 | Kansai Paint Co., Ltd. | Powder primer composition and method for forming coating film |
| FR2977069B1 (fr) | 2011-06-23 | 2014-02-07 | Soitec Silicon On Insulator | Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63103893A (ja) * | 1986-10-20 | 1988-05-09 | Sanyo Electric Co Ltd | ６Ｈ−ＳｉＣ基板の製造方法 |
| JPH01220458A (ja) * | 1988-02-29 | 1989-09-04 | Fujitsu Ltd | 半導体装置 |
| JPH06188163A (ja) * | 1992-12-21 | 1994-07-08 | Toyota Central Res & Dev Lab Inc | 半導体装置作製用ＳｉＣ単結晶基板とその製造方法 |
| JPH10261615A (ja) * | 1997-03-17 | 1998-09-29 | Fuji Electric Co Ltd | ＳｉＣ半導体の表面モホロジー制御方法およびＳｉＣ半導体薄膜の成長方法 |
| JPH10308512A (ja) * | 1997-03-05 | 1998-11-17 | Denso Corp | 炭化珪素半導体装置 |
| JP2002220299A (ja) * | 2001-01-19 | 2002-08-09 | Hoya Corp | 単結晶ＳｉＣ及びその製造方法、ＳｉＣ半導体装置並びにＳｉＣ複合材料 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5840221A (en) * | 1996-12-02 | 1998-11-24 | Saint-Gobain/Norton Industrial Ceramics Corporation | Process for making silicon carbide reinforced silicon carbide composite |
| US5880491A (en) * | 1997-01-31 | 1999-03-09 | The United States Of America As Represented By The Secretary Of The Air Force | SiC/111-V-nitride heterostructures on SiC/SiO2 /Si for optoelectronic devices |
| JPH10279376A (ja) * | 1997-03-31 | 1998-10-20 | Toyo Tanso Kk | 炭素−炭化ケイ素複合材料を用いた連続鋳造用部材 |
| FR2774214B1 (fr) * | 1998-01-28 | 2002-02-08 | Commissariat Energie Atomique | PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI |
| US6328796B1 (en) * | 1999-02-01 | 2001-12-11 | The United States Of America As Represented By The Secretary Of The Navy | Single-crystal material on non-single-crystalline substrate |
| JP2000223683A (ja) * | 1999-02-02 | 2000-08-11 | Canon Inc | 複合部材及びその分離方法、貼り合わせ基板及びその分離方法、移設層の移設方法、並びにｓｏｉ基板の製造方法 |
| DE69930266T2 (de) * | 1999-07-30 | 2006-11-30 | Nissin Electric Co., Ltd. | Material zum ziehen von sic-einkristallen und verfahren zur herstellung von sic-einkristallen |
| FR2817395B1 (fr) * | 2000-11-27 | 2003-10-31 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede |
-
2002
- 2002-09-03 FR FR0210884A patent/FR2844095B1/fr not_active Expired - Fee Related
-
2003
- 2003-09-01 EP EP03780258A patent/EP1547145A2/fr not_active Withdrawn
- 2003-09-01 WO PCT/FR2003/050044 patent/WO2004027844A2/fr active Application Filing
- 2003-09-01 US US10/526,657 patent/US20060125057A1/en not_active Abandoned
- 2003-09-01 JP JP2004537240A patent/JP2005537678A/ja active Pending
- 2003-09-02 TW TW092124198A patent/TW200416878A/zh unknown
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63103893A (ja) * | 1986-10-20 | 1988-05-09 | Sanyo Electric Co Ltd | ６Ｈ−ＳｉＣ基板の製造方法 |
| JPH01220458A (ja) * | 1988-02-29 | 1989-09-04 | Fujitsu Ltd | 半導体装置 |
| JPH06188163A (ja) * | 1992-12-21 | 1994-07-08 | Toyota Central Res & Dev Lab Inc | 半導体装置作製用ＳｉＣ単結晶基板とその製造方法 |
| JPH10308512A (ja) * | 1997-03-05 | 1998-11-17 | Denso Corp | 炭化珪素半導体装置 |
| JPH10261615A (ja) * | 1997-03-17 | 1998-09-29 | Fuji Electric Co Ltd | ＳｉＣ半導体の表面モホロジー制御方法およびＳｉＣ半導体薄膜の成長方法 |
| JP2002220299A (ja) * | 2001-01-19 | 2002-08-09 | Hoya Corp | 単結晶ＳｉＣ及びその製造方法、ＳｉＣ半導体装置並びにＳｉＣ複合材料 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010512006A (ja) * | 2006-12-01 | 2010-04-15 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 逆行性炭素プロファイルを有する低欠陥Ｓｉ：Ｃ層 |
| US10930492B2 (en) | 2015-09-11 | 2021-02-23 | Showa Denko K.K. | Method for producing SiC epitaxial wafer and apparatus for producing SiC epitaxial wafer |
| JP2019169743A (ja) * | 2019-06-28 | 2019-10-03 | 昭和電工株式会社 | ＳｉＣエピタキシャルウェハの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2844095A1 (fr) | 2004-03-05 |
| US20060125057A1 (en) | 2006-06-15 |
| EP1547145A2 (fr) | 2005-06-29 |
| FR2844095B1 (fr) | 2005-01-28 |
| WO2004027844A2 (fr) | 2004-04-01 |
| TW200416878A (en) | 2004-09-01 |
| WO2004027844A3 (fr) | 2004-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7749863B1 (en) | Thermal management substrates | |
| JPH06507274A (ja) | 準安定第１５族合金の酸化物および窒化物および第１５族元素の窒化物およびそれらから形成された半導体装置 | |
| CA2761246A1 (en) | Insulated gate bipolar transistor | |
| US7750367B2 (en) | Semiconductor member, manufacturing method thereof, and semiconductor device | |
| JP2015503215A (ja) | 炭化ケイ素エピタキシャル成長法 | |
| US9293549B2 (en) | Silicon carbide semiconductor device and method for manufacturing the same | |
| US7183627B2 (en) | Independent control of polycrystalline silicon-germanium in an HBT and related structure | |
| CN111785610A (zh) | 一种散热增强的金刚石基氮化镓材料结构及其制备方法 | |
| CN101233604A (zh) | 半导体器件及其制造方法 | |
| CN113471284A (zh) | N极性GaN晶体管结构的制备方法和半导体结构 | |
| JP3253099B2 (ja) | 半導体基板の作製方法 | |
| JP2612040B2 (ja) | β−ＳｉＣを用いたＭＯＳ・ＦＥＴ及びその製造方法 | |
| JP2005537678A (ja) | エピタキシー段階を含むＳｉＣＯＩ型複合基板の製造方法 | |
| CN109817514A (zh) | 绝缘层上半导体基板与其形成方法 | |
| US7012009B2 (en) | Method for improving the electrical continuity for a silicon-germanium film across a silicon/oxide/polysilicon surface using a novel two-temperature process | |
| KR100518561B1 (ko) | 단결정 실리콘층에의 저메인 가스 전처리를 포함하는바이폴라 소자 제조 방법 및 이에 의한 바이폴라 소자 | |
| JP3112102B2 (ja) | 半導体装置 | |
| JPS59134819A (ja) | 半導体基板の製造方法 | |
| JP2008288482A (ja) | 炭化珪素半導体素子及びその製造方法 | |
| JPH0669430A (ja) | 半導体装置の製造方法 | |
| JP3098811B2 (ja) | 絶縁ゲート型電界効果トランジスタ及びそれを用いた半導体装置 | |
| JP2707641B2 (ja) | 半導体装置 | |
| JPH0344937A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH0556849B2 (ja) | ||
| CN114141622A (zh) | 一种gaafet氮化镓场效应晶体管的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060424 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060424 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101027 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101104 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101129 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101206 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101227 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110107 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110405 |