JP2010512006A - 逆行性炭素プロファイルを有する低欠陥Ｓｉ：Ｃ層 - Google Patents

逆行性炭素プロファイルを有する低欠陥Ｓｉ：Ｃ層 Download PDF

Info

Publication number
JP2010512006A
JP2010512006A JP2009539383A JP2009539383A JP2010512006A JP 2010512006 A JP2010512006 A JP 2010512006A JP 2009539383 A JP2009539383 A JP 2009539383A JP 2009539383 A JP2009539383 A JP 2009539383A JP 2010512006 A JP2010512006 A JP 2010512006A
Authority
JP
Japan
Prior art keywords
carbon
silicon layer
concentration
single crystal
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009539383A
Other languages
English (en)
Other versions
JP5398537B2 (ja
Inventor
リュー、ヤオチェン
アイヤル、スブラマニアン
リ、チンホン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2010512006A publication Critical patent/JP2010512006A/ja
Application granted granted Critical
Publication of JP5398537B2 publication Critical patent/JP5398537B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 逆行性炭素プロファイルを有する低欠陥Ｓｉ：Ｃ層を有する半導体構造体及びその形成方法を提供する。
【解決手段】 炭素置換型単結晶シリコン層の形成は、特に高炭素濃度において多くの欠陥を生じやすい。本発明は、シリコン内の高炭素濃度に対しても低欠陥の炭素置換型単結晶シリコン層を与えるための構造体及び方法を提供する。本発明によれば、炭素注入の積極的逆行性プロファイルが、固相エピタキシ後に得られる炭素置換型単結晶シリコン層内の欠陥密度を減少させる。これは、圧縮応力及び低欠陥密度を有する半導体構造体の形成を可能にする。半導体トランジスタに適用されるとき、本発明は、チャネル内に存在する引張応力により向上した電子移動度を有するＮ型電界効果トランジスタを可能にする。
【選択図】 図４

Description

本発明は半導体構造体及びその製造方法に関し、より具体的には炭素置換型単結晶シリコン層（Ｓｉ：Ｃ）、及びその炭素置換型単結晶シリコン層（Ｓｉ：Ｃ）を用いた金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）に関する。
半導体デバイスの性能をキャリア移動度の操作によって向上させる様々は技術が、半導体産業界で研究されてきた。この種類の技術における１つの重要な要素は、トランジスタ・デバイスのチャネル内の応力の操作である。これらの方法の幾つかでは、シリコン基板内の炭素置換型単結晶シリコン（Ｓｉ：Ｃ）層を用いてチャネル内のシリコン材料の格子定数を変化させる。シリコンと炭素は、同一の電子外殻及び同じ結晶構造、即ち「ダイアモンド構造」を有するが、それらの室温の格子定数は異なり、それぞれ０．５４３１ｎｍと０．３５７ｎｍの値を有する。単結晶シリコン中の幾つかのシリコン原子を炭素原子で置換することにより、純粋シリコンよりも小さな格子定数を有する単結晶シリコン構造体を得ることができる。
隣接する半導体構造体に及ぼす応力量を増すためには、炭素含有量を増す必要がある。換言すれば、Ｓｉ：Ｃ層内の炭素含有量が高いほど、隣接構造体への応力が大きくなる。シリコン基板の製造中にシリコン基板内に炭素を組み入れることは、シリコンの融点における炭素の平衡溶解度（３．５×１０１７／ｃｍ３又は原子濃度で７ｐｐｍ）が低いために非常に難しい。実際に、シリコン・インゴットの成長中にシリコン基板内に炭素を組み入れることはできない。しかし、Ｓｔｒａｎｅ他による「イオン注入及び固相エピタキシによるＳｉ中への高濃度の炭素組み入れ」と題する非特許文献１によれば、バルク・シリコン・ウェハ内の炭素注入シリコン層の固相エピタキシのプロセス中に、７．０×１０２０／ｃｍ３（原子濃度で１．４％）に至る高い準安定溶解度限界が観測された。Ｓｔｒａｎｅ他により記述された実験では、最初にシリコン基板がシリコン注入によりアモルファス化され、次に炭素原子が注入された。固相エピタキシを実施することにより、炭素注入シリコン層から炭素置換型単結晶シリコン層が再成長された。Ｓｔｒａｎｅ他はまた、固相エピタキシの後、炭素原子は置換位置を占めてＳｉ：Ｃ層を形成することも立証した。しかし、シリコンのアモルファス化注入による領域末端の欠陥に対応する一団の欠陥の存在もまた観測された。さらに、１．９％の高炭素濃度において、高レベルの欠陥がＳｉ：Ｃ層内に観測された。
それ以来、ＣＭＯＳトランジスタの性能を向上させることの可能性のある利益のために、Ｓｉ：Ｃ層の固相エピタキシによる形成は、低欠陥密度のＳｉ：Ｃ層を得ることの難しさにも関わらず、さらに研究されている。０．１％と５％の間の、好ましくは０．５％と２．０％の間の高炭素濃度を有するＳｉ：Ｃ層の形成は、高レベルの応力を生成する有益な特性のために続行されている。Ｓｉ：Ｃ層内の炭素濃度が高いほど、結果のＳｉ：Ｃ層内の欠陥密度が高くなることが見出されている。しかし、欠陥はトランジスタのオフ電流に対する漏れ経路として作用するので、高レベルの結晶欠陥密度はＣＭＯＳトランジスタの性能には有害である。歪み単結晶層内の欠陥もまた、応力緩和をもたらして応力技術による移動度増加に有害な影響を与える。
ＣＭＯＳトランジスタは、基板として緩和Ｓｉ：Ｃ層を用い、その上にエピタキシャル・シリコンを成長させることにより、炭素置換型単結晶シリコン層上に構築することができる。シリコンよりも小さな格子定数を有するＳｉ：Ｃ層を得る１つの方法は、結晶欠陥の生成に関する臨界厚さを越えた厚さを有する厚いＳｉ：Ｃ層を成長させることである。代替的な方法は、絶縁体上シリコン（ＳＯＩ）基板上にＳｉ：Ｃを成長させて、埋込み酸化物層上の全Ｓｉ：Ｃ層がシリコンよりも小さな格子定数を有するようにすることである。シリコンは緩和Ｓｉ：Ｃ層上にエピタキシャルに成長させて、その結果シリコン材料の格子定数が下層の緩和Ｓｉ：Ｃの格子定数と一致するようにすることができる。この場合、エピタキシャルに成長したシリコンは、エピタキシャル成長面内で二軸性圧縮応力下にある。そのような基板内に構築されたＮ型電界効果トランジスタ（ＮＦＥＴ）は、高い電子移動度、及びそれ故に、高いオン電流を有する。
或いは、ＣＭＯＳトランジスタは、シリコン基板上に構築された電界効果トランジスタのソース及びドレーン領域内にＳｉ：Ｃ層を埋め込むことにより構築することができる。ソース及びドレーン内の埋込みＳｉ：Ｃ層の存在は、キャリアの移動方向に沿ったチャネル領域内に一軸性引張応力を生成する。この応力はトランジスタ内の電子の移動度を高める。従って、そのような基板内に構築されたＮチャネル電界効果トランジスタ（ＮＦＥＴ）は、高い移動度、及びそれ故に、高いオン電流を有する。
Strane他、"Carbon incorporation into Si athigh concentrations by ion implantation and solid phase epitaxy,"Journal of Applied Physics、１９９６年、７９巻（２号）、６３７〜６４６ページ。 S. Wolf 及び R.N. Tauber、"Silicon Processing for the VLSI Era, Vol. 1- Process Technology,"１９８６年、２８０〜３０８ページ。
従って、低欠陥の高炭素濃度のＳｉ：Ｃ層を形成するための半導体構造体及び方法に対する必要性が存在する。
低欠陥の高炭素濃度のＳｉ：Ｃ層を電界効果トランジスタ内にエピタキシャルに局所的に組み入れるための半導体構造体及び方法に対する別の必要性が存在する
上記の必要性に対処するために、本発明は、原子濃度で約０．２％乃至約５．０％の高いバルク炭素濃度、並びに約１．０×１０９／ｃｍ２より小さな低欠陥密度を有するエピタキシャルＳｉ：Ｃ層を、シリコン基板の表面近傍の炭素濃度プロファイルを逆行性にすることにより、提供する。また、本発明は、ＣＭＯＳトランジスタのソース及びドレーン領域内の、高バルク炭素濃度及び低欠陥密度を有する埋込みエピタキシャルＳｉ：Ｃ層を提供する。そのようなエピタキシャルＳｉ：Ｃ層が、ＮＦＥＴのソース及びドレーン内に埋め込まれるとき、ＮＦＥＴチャネル内に生じる一軸性引張応力が電子移動度を高め、移動度の高いＮＦＥＴを可能にする。
炭素濃度の多少の逆行性は、従来技術の炭素濃度の垂直プロファイル内に観測することができるが、その逆行性の程度は軽く小さく、イオン注入に用いられたツールの制約の結果として自然に生じたものである。この従来技術における炭素濃度の「偶然の」又は「受動的な」弱い逆行性は、主として炭素注入プロファイルの不均一性から生じるものであり、その理由は大部分のイオン注入が、典型的には約２ｋｅＶ乃至約１００ｋｅＶの範囲内であるプリセットのイオン注入エネルギーで実施されるからである。各々のイオン注入エネルギー設定は、注入イオンの「深さプロファイル」内にピークを生成する。注入種の濃度の垂直方向の変動を最小にするために、異なるエネルギーによる同じ種の複数回注入が用いられることが多い。これらの場合においても、ゼロ・エネルギーでイオンを注入することができるイオン注入装置がないので、注入種の濃度の垂直プロファイルにおけるある程度の逆行性の存在は避けられない。イオン注入プロファイルについての一般的な論説はＳ．Ｗｏｌｆ及びＲ．Ｎ．Ｔａｕｂｅｒによる非特許文献２に見出される。
偶然の又は機械的制約による逆行性とは対照的に、本発明は、低減された欠陥密度を有するＳｉ：Ｃ層を形成するために、炭素濃度の垂直プロファイル内の「積極的」逆行性プロファイルを推奨する。通常、シリコン基板の表面直下にイオン注入により形成されるＳｉ：Ｃ層は、望ましい炭素濃度レベルを有する。この濃度レベルは、応力技術の目的に対して、約０．２％乃至５．０％の原子濃度であり、典型的には約０．５％乃至約２．０％の原子濃度である。従来技術の手法は、シリコン表面近傍の自然に生ずる逆行性、及び、注入領域内の炭素濃度が深さと共に指数関数的に減少する深端部におけるテール、を除いて、Ｓｉ：Ｃ層内の濃度を可能な限り一定に保つことであった。これは、Ｓｉ：Ｃ層の目的が高い炭素濃度をもたらすことであるためである。表面近傍の体積部分（ｖｏｌｕｍｅ）を含むどこかで炭素濃度を減らすことは、組み入れられた炭素の量を減らすことになる。しかし、本発明による、炭素濃度の垂直プロファイル内の「積極的」逆行性プロファイルでは、表面における炭素濃度を抑制してＳｉ：Ｃ層のバルク内の炭素濃度の２５％を超えないようにする。これは、任意の実質的な炭素量を表面近くに供給することなる注入炭素の一部分を除去することにより達成される、即ち、炭素注入における低エネルギー設定が削除される。表面における炭素濃度は、Ｓｉ：Ｃ層のバルク内の濃度の１５％を超えないことが好ましい。表面の炭素濃度が約１．０×１０２０／ｃｍ３又は原子濃度で約０．２％であることが非常に好ましい。
バルク内の濃度と比べての表面近傍の炭素濃度の実質的な減少は、非常に単純な着想であり、この一般的な考えは、結晶欠陥密度の減少に関して本発明で指定される範囲の外においても幾つかの利点をさらにもたらすが、本発明の正確な記述及び本発明の十分な利点の実施を可能にするために、「バルク内の」及び「表面近傍の」炭素濃度の決定法に関する明確な基準をここで設定する。また、炭素プロファイルにおける逆行性の程度、及び結果として得られるＳｉ：Ｃ層内の欠陥密度のレベルもまた、本発明を説明し定めるために定量化する。
本発明の説明の目的で、シリコン基板の最上層内に注入炭素を有するシリコン基板の一部分を想定する。そのような構造体上にシリコンをエピタキシャルに堆積させることによって、歪みシリコン層を形成できること、及び、本明細書で説明する構造体を前述のデバイスの利点を実現するためのより大きな構造体の一部分とすることができることは明らかである。或いは、そのシリコン基板の一部分がトランジスタ構造体と共にエピタキシャルに埋め込まれる場合には、隣接するシリコン材料は格子パラメータの差異による応力を受ける。
殆どの半導体基板内には微量の炭素が存在し、理論的に言えば、炭素が７ｐｐｍ又は３．５×１０１７／ｃｍ３の炭素溶解度限界に至るまで、シリコン・インゴット成長中に組み入れることができる。それを上回る何らかの炭素濃度を、炭素注入又は後の拡散により基板内に導入する必要がある。この理由により、シリコン基板の最上面から測定したシリコン材料の深さで、炭素濃度が３．５×１０１７／ｃｍ３となる深さが、そのような深さが存在する場合の炭素注入シリコン層の厚さとして定められる。炭素濃度は特定の深さより下で指数関数的減少するので、炭素注入シリコン層の厚さは、バルク・シリコン基板内で明確に定められる寸法である。
炭素が注入されるシリコン層の直下に非半導体層、例えば、絶縁体上シリコン基板の埋込み酸化物層があるような他の半導体基板においては、炭素濃度が３．５×１０１７／ｃｍ３となるシリコン材料の深さはシリコン層内に存在する可能性もあり又は存在しない可能性もある。換言すれば、注入炭素原子の投入領域が、そのような構造体内の非半導体層上のシリコン層の厚さを超える可能性がある。注入炭素原子の投入領域が、非半導体層上のシリコン層の厚さを超える場合には、シリコン層自体の厚さが炭素注入シリコン層の厚さとなる。そのような場合、炭素濃度の垂直プロファイルには、バルク・シリコン基板内の全ての炭素注入シリコン層内に存在する炭素濃度の深さによる指数関数的減少は、全く又は部分的にしか存在しない。
本発明の説明のために、炭素注入シリコン層の第１の体積部分は、炭素注入シリコン層の最上面までの距離が炭素注入シリコン層自体の厚さの２％未満である炭素注入シリコン層の部分を表す。本発明による「表面炭素濃度」は、炭素注入シリコン層の第１の体積部分内の平均炭素濃度を表す。炭素注入シリコン層の第２の体積部分は、炭素注入シリコン層の最上面までの距離が炭素注入シリコン層自体の厚さの３０％と６０％の間にある炭素注入シリコン層の部分を表す。ピーク炭素濃度、或いはより頻繁にプラトー・レベルの炭素濃度は、炭素注入後、殆ど全ての炭素濃度プロファイルにおいて炭素注入シリコン層の中央付近に見出されるので、第２の体積部分内の平均炭素濃度は炭素注入シリコン層の炭素濃度の全体的なレベルを表し、炭素注入シリコン層内の炭素の総量の良いインジケータとして役立つ。本発明による「バルク炭素濃度」は、炭素注入シリコン層の第２の領域内の平均炭素濃度を表す。
Ｓｉ：Ｃ層の品質に関する重要なメトリックは、結晶構造体内の欠陥密度である。一般に、結晶構造体内の高欠陥密度は、トランジスタのオフ状態中の電流の漏れ経路をもたらし、チップの電力消費を増加させる。またそれは応力緩和機構を生じて層内及び周囲の応力を減少させ、さらにキャリアの散乱中心として作用してキャリア移動度を減少させる。従って、高性能半導体回路を製造するためにはＳｉ：Ｃ層内の欠陥密度を制限する必要がある。典型的には、約１．０×１０９／ｃｍ２未満の欠陥密度が高性能半導体回路を製造するために許容できるものと考えられる。Ｓｉ：Ｃ層内のそのような低欠陥密度は、従来技術による約１．０×１０２０／ｃｍ３までの低炭素濃度による固相エピタキシによって成長させたＳｉ：Ｃ層内においてのみ観測されている。本発明の説明のために、約１．０×１０９／ｃｍ２未満の欠陥密度を有するＳｉ：Ｃ層を、従来技術によって可能な比較的高い炭素濃度を有する低品質のＳｉ：Ｃ層と、本発明が同様に高いバルク炭素濃度において可能にする高品質のＳｉ：Ｃ層とを区別するための境界として用いる。
本発明につながる研究中に、２％又はより高濃度の炭素を有するＳｉ：Ｃ層が、炭素注入及び固相エピタキシを含む従来技術の方法を用いて首尾よく作成された。しかし、そのように形成されたＳｉ：Ｃ層の最上面には、転位、積層欠陥、及びマイクロツインを含む多数の欠陥の存在が観測された。炭素濃度が高くなるほど、欠陥密度が高くなった。これらの欠陥の存在は、上記の機構によってトランジスタ性能を劣化させる。
固相エピタキシ中に生成する欠陥の形成に関する通常の理論では、成長面における欠陥核生成が仮定される。固相エピタキシの開始時における初期成長表面は、下層の結晶シリコンとアモルファス化注入により形成されたアモルファス材料との界面である。一旦欠陥が核形成されると、それら欠陥は、固相エピタキシ中に成長表面が移動するに連れて成長表面と共に最上面に向って延びる。この理論の意味することは、欠陥がプリアモルファス化注入の領域端近傍に集まることである。また、この理論によれば、プリアモルファス化注入の領域端が埋込み酸化物層内に入るようなＳＯＩ基板内への炭素注入が、大部分の欠陥を除去するはずである。
しかし、本発明につながる研究は、領域端の深さが埋込み酸化物層内に入る、プリアモルファス化注入後のＳＯＩ基板への炭素注入は、高炭素濃度膜内の欠陥の大部分を除去しないことを示した。その代りに、全ての高炭素濃度Ｓｉ：Ｃ層において、表面近傍の高濃度の欠陥が観測された。
これらの実験から、バルク炭素濃度ではなく、表面炭素濃度がＳｉ：Ｃ層内の欠陥密度の決定要因であると結論された。炭素濃度における積極的な逆行性プロファイルを生成することにより、原子濃度で１％〜３％のバルク炭素濃度に対して、約１．０×１０９／ｃｍ２未満の欠陥密度を有するＳｉ：Ｃ層が一貫して生成された。そのような高いバルク炭素濃度及びそのような低い欠陥密度の両方を有するＳｉ：Ｃ層の形成は従来技術では不可能であった。
従って、本発明の第１の実施形態により、Ｓｉ：Ｃ層は、積極的逆行性プロファイルを有する炭素注入により、次いで固相エピタキシによる炭素注入シリコン層のＳｉ：Ｃ層への再成長により、半導体基板内に形成される。積極的逆行性プロファイルは、バルク炭素濃度の２５％又はそれ以下の表面炭素濃度を有する。積極的逆行性プロファイルは、バルク炭素濃度の１５％又はそれ以下の表面炭素濃度を有することが好ましい。積極的逆行性プロファイルは、約１．０×１０２０／ｃｍ３又は原子濃度で約０．２％に等しいか又はそれ以下の表面炭素濃度を有することが非常に好ましい。また、炭素濃度は、炭素注入シリコン層の最上面から測るとき、炭素注入シリコン層の厚さの３０％の深さから、炭素注入シリコン層の厚さの２％の深さまで単調に減少することが好ましい。
炭素注入の後、炭素注入シリコン層は固相エピタキシにより炭素置換型単結晶シリコン（Ｓｉ：Ｃ）に変換される。アモルファス化シリコン構造体内に組み入れられた炭素原子は、固相エピタキシ中に単結晶シリコン構造体内の置換位置に配置される。現在、多様な固相エピタキシの方法が利用でき、それには、炉内での通常のアニール、急速熱アニール、フラッシュ・アニール、及びレーザ・アニールが含まれる。一般に、シリコンの固相エピタキシには、６５０℃を超える温度が必要である。固相エピタキシの完了に必要な時間は、温度及び炭素注入シリコン層の厚さに依存するが、一般には炭素注入シリコン層の厚さに比例し、温度上昇とともに短くなる。
このように再成長させたＳｉ：Ｃ層は、その上に歪みシリコンを堆積させるためのエピタキシャル・テンプレートとして機能する連続膜である。歪みシリコンの堆積はシリコン・エピタキシによって実施することが好ましい。歪みシリコンはエピタキシャル成長面内でより小さな格子パラメータを有するので、層内に二軸性圧縮応力が存在する。そのような歪みシリコン層は高いホール移動度を有し、高いオン電流を有するＰＦＥＴを製造するのに用いることができる。他の半導体デバイスにも、本発明の第１の実施形態による、構造体の上部のエピタキシャルに成長させたシリコン膜の二軸性圧縮応力の利点を利用することができる。
本発明の第２の実施形態により、少なくとも１つのＳｉ：Ｃ層が、半導体デバイス内、好ましくはトランジスタのソース及びドレーン領域内に、積極的逆行性プロファイルを伴う炭素注入、及びそれに続く固相エピタキシによる炭素注入シリコン層のＳｉ：Ｃ層への再成長によって形成される。トランジスタはＮＦＥＴトランジスタであることがより好ましい。積極的逆行性プロファイルは、バルク炭素濃度の２５％又はそれ以下の表面炭素濃度を有する。積極的逆行性プロファイルは、バルク炭素濃度の１５％又はそれ以下の表面炭素濃度を有することが好ましい。積極的逆行性プロファイルは、約１．０×１０２０／ｃｍ３即ち原子濃度で約０．２％又はそれ以下の表面炭素濃度を有することが非常に好ましい。また、炭素濃度は、炭素注入シリコン層の最上面から測るとき、炭素注入シリコン層の厚さの３０％の深さから、炭素注入シリコン層の厚さの２％の深さまで単調に減少することが好ましい。
炭素濃度の垂直プロファイルは、注入炭素原子が横方向に散らばって存在する、炭素注入領域の周辺及び外側では明確に定めることができないので、Ｓｉ：Ｃ層の定量化に関する全てのパラメータは炭素注入領域内で測定される。
本発明の第２の実施形態のためには、炉内での通常のアニール、急速熱アニール、フラッシュ・アニール、及びレーザ・アニールを含む、固相エピタキシの同じ方法を用いることができる。
このように再成長させるＳｉ：Ｃ層はトランジスタのソース及びドレーン領域内に埋め込まれることが好ましい。そのようなトランジスタにおいて、トランジスタ本体はシリコン結晶からなる。延長及びハロ注入による電気的ドーピングもまた存在することができる。しかし、ソース及びドレーンの各々の、全てではなくても実質的な部分は、本発明の第２の実施形態によるＳｉ：Ｃ層に関する構造的な制約を伴うＳｉ：Ｃ層を含む。そのようなトランジスタのソース及びドレーン領域は、無歪みシリコン結晶よりも小さな格子定数を有するので、このソース及びドレーン領域は、そのトランジスタのチャネルに、電流の流れ方向の一軸性引張応力を及ぼす。これはチャネル内の電子移動度の増加をもたらす。従って、本発明の第２の実施形態により、増加した電子移動度による高いオン電流を有するＮＦＥＴが構築される。
従来技術によるＳｉ：Ｃ層の炭素濃度の第１の深さプロファイル１３６の第１のグラフ１００を示す。 従来技術によるＳｉ：Ｃ層の炭素濃度の第２の深さプロファイル２３６の第２のグラフ２００を示す。 従来技術による、積極的逆行性プロファイルを有しないＳｉ：Ｃ層の第１の透過電子顕微鏡写真（ＴＥＭ）３００を示す。 本発明による炭素注入シリコン層４３６の種々の部分の間の境界を有するバルク基板の略断面図を示す。 本発明による炭素注入シリコン層５３６の種々の部分の間の境界を有するＳＯＩ基板の略断面図を示す。 本発明による積極的逆行性プロファイルを有するＳｉ：Ｃ層の炭素濃度の第３の深さプロファイル６３５の第３のグラフ６００を示す。 本発明の第１の実施形態による積極的逆行性プロファイルを有するＳｉ：Ｃ層の第２の透過電子顕微鏡写真７００を示す。 本発明の第２の実施形態によるトランジスタの略断面図を示す。
本発明を詳しく説明する前に、高炭素濃度のＳｉ：Ｃの形成能力に関する従来技術の限界についての考察を与える。この考察の目的は、本発明の新しく可能になった特徴を、従来技術の限界に対比させて、明確に説明することである。
Ｓｉ：Ｃ層の形成のための通常の炭素注入には、典型的には、１つ又は複数の注入エネルギー設定による炭素注入が用いられる。結果として得られる炭素の深さプロファイルは、Ｓｔｒａｎｅ他の図７（非特許文献１）に示されるように、表面近傍での小さな程度の逆行性を含む。Ｓｔｒａｎｅ他の図７（非特許文献１）における表面近傍の炭素濃度のスパイクは不自然であり、試料表面近くの二次イオン質量分析のアーチファクトである可能性が高い。Ｓｔｒａｎｅ他の図７（非特許文献１）において、膜表面近傍の約０．４％の炭素濃度は、０．６％のピーク炭素濃度の６７％であることに注目されたい。明らかにそのような膜の表面近傍の炭素濃度はピーク炭素濃度の２５％よりも大きく、言うまでもなく距離範囲にわたる平均値をとる上記のバルク炭素濃度の２５％よりも大きい。
Ｓｔｒａｎｅ他の図に見ることができる弱い逆行性を有する従来技術による炭素濃度の深さプロファイル１３６の一例を、図１の第１のグラフ１００に示す。図１の第１のグラフ１００の縦軸は対数スケールを有するので、表面近傍における深さプロファイル１３６の緩やかな勾配だけが見られる。殆どの従来技術の方法では、Ｓｉ：Ｃ層の応力を増加させるために、可能な限り多くの炭素を組み入れて炭素濃度に対する類似の深さプロファイルを生成する。第１の深さＡ１を超えての炭素濃度の指数関数的な減少がまた第１のグラフに見られる。炭素注入シリコン層の厚さを示す、炭素濃度３．５×１０１７／ｃｍ３における第２の深さＡ２もまた図１に示される。
図２は、本発明につながる研究で用いた、逆行性プロファイルを有しないＳｉ：Ｃ層内の炭素濃度の第２の深さプロファイル２３６の第２のグラフを示す。第２の深さプロファイル２３６を有するＳｉ：Ｃ層は、この研究中にＳＯＩ基板の上に作成した。それ以下では炭素濃度が指数関数的に減少する第３の深さＢ１は、第３の深さが埋込み酸化物層の上のシリコン層の厚さよりも大きくなるように選択した。換言すれば、シリコン層内の炭素濃度は基本的に平坦とした。炭素注入のドーズ量は、炭素濃度が上部シリコン層全域にわたり約１．０×１０２０／ｃｍ３又は原子濃度で約０．２％となるように選んだ。このＳｉ：Ｃ層内の炭素濃度の第２の深さプロファイル２３６の平坦さは、シリコン層内に最大量の炭素を入れるように努力して意図的に達成した。プリアモルファス化注入のエネルギーは、固相エピタキシ後のＳｉ：Ｃ層内の領域端欠陥の生成を避けるために、アモルファス化注入の領域端が埋込み酸化物層内に入るように選んだ。第３の深さＢ１、及び、炭素濃度が３．５×１０１７／ｃｍ３に達する第４の深さＢ２は、上部シリコン層と埋込み酸化物層の界面よりも下にある。
固相エピタキシ後のＳｉ：Ｃ層の第１の透過電子顕微鏡写真（ＴＥＭ）３００を図３に示す。ＴＥＭ３００は、埋込み酸化物層（ＢＯＸ）３２０の下層のシリコン基板３１０、炭素置換型単結晶シリコン（Ｓｉ：Ｃ）層３３０、結晶欠陥３４９、及びＳｉ：Ｃ層を覆うのに用いたクロム層３６０を示す。プリアモルファス化注入のエネルギーは、プリアモルファス化注入の領域端が埋込み酸化物層３２０内に入るように選び、これが領域端欠陥を防止する。炭素置換型単結晶シリコン層３３０の厚さは約７０ｎｍである。２ｋｅＶ、６ｋｅＶ及び８ｋｅＶにイオン注入エネルギーを設定して、約４．０×１０１５／ｃｍ２の全ドーズ量を基板内に供給した。この炭素注入の組合せが、図２に示した炭素濃度の深さプロファイル２３６を生成した。その注入後のバルク炭素濃度は約５．０×１０２０／ｃｍ３である。表面炭素濃度は、約５．０×１０２０／ｃｍ３のバルク炭素濃度に殆ど一致する。領域端欠陥が存在しないが、プリアモルファス化注入のエネルギーの選択から予想されるように、高密度の欠陥３４９の存在がＴＥＭ３００内に明瞭に見える。欠陥のタイプには、転位、積層欠陥、及びマイクロツインが含まれる。さらに進んだ実験により、欠陥密度が、この手法によるＳｉ：Ｃ層内の炭素濃度の増加と共に増加することを確認した。
本発明の第１の実施形態により、炭素原子がイオン注入により注入されたシリコン基板が準備される。シリコン基板はバルク基板又は絶縁体上シリコン基板とすることができる。図４は、炭素注入シリコン層４３６と、下層の実質的に炭素が注入されていないシリコン層４１０とを有するバルク・シリコン基板４００を示す。炭素注入シリコン層４３６と下層のシリコン層４１０との間の境界は、炭素濃度が３．５×１０１７／ｃｍ３、即ちシリコンの融点における炭素の溶解度、となる深さにより決定される。炭素注入シリコン層４３６の厚さは、炭素注入シリコン層４３６と下層のシリコン層４１０との間の境界の深さとなる。
バルク・シリコン・ウェハの場合、炭素注入シリコン層４３６は、４つの体積部分に分割され、それらの境界は図４の４つの点線で表す。図４の最上部の点線即ち２％線は、シリコン基板の最上面からの、炭素注入シリコン層４３６の厚さの２％の距離に対応する。図４の上から第２の点線即ち３０％線は、シリコン基板の最上面からの、炭素注入シリコン層４３６の厚さの３０％の距離に対応する。図４の上から第３の点線即ち６０％線は、シリコン基板の最上面からの、炭素注入シリコン層４３６の厚さの６０％の距離に対応する。図４の最も下の点線即ち境界線は、シリコン基板の最上面からの、炭素注入シリコン層４３６の厚さの距離に対応する。第１の体積部分４３５はシリコン表面と２％線の間の炭素注入シリコン層４３６の体積部分として定められる。第２の体積部分４３３は３０％線と６０％線の間の炭素注入シリコン層４３６の体積部分として定められる。第３の体積部分４３４は２％線と３０％線の間の炭素注入シリコン層４３６の体積部分として定められる。第４の体積部分は６０％線と境界線の間の炭素注入シリコン層４３６の体積部分として定められる。
図５は、上層のシリコン層５３６、埋込み酸化物層５２０、及び下層のシリコン層５１０を有するＳＯＩシリコン基板５００を示す。本発明の第１の実施形態により、炭素注入は上層のシリコン層５３６の内部に制限することができ、或いは埋込み酸化物層内まで延ばすことができる。炭素注入が上層のシリコン層内に制限される場合、炭素濃度が３．５×１０１７／ｃｍ３になる深さが炭素注入シリコン層の厚さとなる。第１乃至第４の体積部分は、炭素注入シリコン層の厚さに基づいて、バルク・シリコン・ウェハにおけると同様に定められる。
炭素注入が埋込み酸化物層５２０の内部まで延びる場合、上層のシリコン層５３６は４つの体積部分に分割され、その炭素注入シリコン層の厚さは図５に示すように上層のシリコン層５３６の厚さとして定められる。換言すれば、炭素注入が埋込み酸化物層５２０内にまで至り、その結果上層のシリコン層５３６内のあらゆる深さにおいて炭素濃度が３．５×１０１７／ｃｍ３を上回る場合、炭素注入シリコン層は上層のシリコン層５３６と正確に同じになる。図５の最上部の点線又は２％線は、シリコン基板の表面からの、上層のシリコン層５３６の厚さの２％の距離に対応する。図５の上から第２の点線即ち３０％線は、シリコン基板の表面からの、上層のシリコン層５３６の厚さの３０％の距離に対応する。図５の上から第３の点線即ち６０％線は、シリコン基板の表面からの、上層のシリコン層５３６の厚さの６０％の距離に対応する。第１の体積部分５３５は、シリコン表面と２％線の間の炭素注入シリコン層５３６の体積部分として定められる。第２の体積部分５３３は、３０％線と６０％線の間の炭素注入シリコン層５３６の体積部分として定められる。第３の体積部分５３４は、２％線と３０％線の間の炭素注入シリコン層５３６の体積部分として定められる。第４の体積部分５３２は、６０％線と境界線の間の上層のシリコン層５３６の体積部分として定められる。
本発明による、炭素濃度の第３の深さプロファイル６３６を図６のグラフ６００に示す。第３の深さプロファイル６３６は、本発明の第１の実施形態ばかりでなく、第２の実施形態にも同様に当てはまる。第３の深さプロファイル６３６は、炭素注入シリコン層の厚さ部分によって定められる距離で複数の部分に分割される。第１の深さＤ１は、炭素注入シリコン層の厚さの２％に対応する深さである。第２の深さＤ２は、炭素注入シリコン層の厚さの３０％に対応する深さである。第３の深さＤ３は、炭素注入シリコン層の厚さの６０％に対応する深さである。第４の深さＤ４は、炭素注入シリコン層の厚さに対応する深さである。
バルク・シリコン・ウェハにおいて、炭素濃度は第４の深さＤ４において３．５×１０１７／ｃｍ３である。ＳＯＩウェハにおいては、第４の深さは炭素濃度が３．５×１０１７／ｃｍ３となり、上層のシリコン層の厚さよりも小さくなる深さに対応させることができ、或いは代替的に、第４の深さは、上層のシリコン層の厚さと同じにすることができて炭素濃度は上層のシリコン層全域で３．５×１０１７／ｃｍ３を上回る。従って、第３の深さプロファイル６３６は、上で定められた第１の体積部分に対応する第１の部分６３５、上で定められた第２の体積部分に対応する第２の部分６３３、上で定められた第３の体積部分に対応する第３の部分６３４、及び上で定められた第４の体積部分に対応する第４の部分６３２を含む複数の部分に分割される。
本発明の第１の実施形態により、深さプロファイル６３６の第１の部分６３５内の平均炭素濃度は、深さプロファイル６３６の第２の部分６３３内の平均炭素濃度の２５％又はそれ以下とする。深さプロファイル６３６の第２の部分６３３内の平均炭素濃度が原子濃度で２％を超える場合には、深さプロファイル６３６の第１の部分６３５内の平均炭素濃度は、深さプロファイル６３６の第２の部分６３３内の平均炭素濃度の１５％又はそれ以下とすることが好ましい。深さプロファイル６３６の第１の部分６３５内の平均炭素濃度は、約１．０×１０２０／ｃｍ３即ち原子濃度で約０．２％又はそれ以下であることが非常に好ましい。このパラグラフにおける限定又は選択は、以下に提示する本発明の第２の実施形態にも同様に適用される。
本発明の第１の実施形態によれば、深さプロファイル６３６の第２の部分６３３の炭素濃度は、原子濃度で５％又はそれ以下とする。深さプロファイル６３６の第２の部分６３３の平均炭素濃度は、原子濃度で０．２％又はそれ以上且つ５％又はそれ以下とすることが好ましい。深さプロファイル６３６の第２の部分６３３の平均炭素濃度は、原子濃度で０．５％又はそれ以上且つ４％又はそれ以下とすることがより好ましい。深さプロファイル６３６の第２の部分６３３の平均炭素濃度は、原子濃度で０．８％又はそれ以上且つ３％又はそれ以下とすることが非常に好ましい。また、深さプロファイル６３６の第２の部分６３３内に平坦な炭素プロファイルを有することが好ましい。このパラグラフにおける限定又は選択は、以下に提示する本発明の第２の実施形態にも同様に適用される。
本発明の第１の実施形態によれば、深さプロファイル６３６の第２の部分６３３は、炭素濃度プロファイル６００中に実質的に平坦な部分を含む。換言すれば、第２の部分６３３は、炭素濃度プロファイル６００内のプラトーを含む。プラトーの存在は炭素注入シリコン層４３６内又は上層のシリコン層５３６内の全炭素組入れを最大にする試みを反映する。深さプロファイルの第２の部分６３３内の炭素濃度の範囲は、第２の部分６３３の平均炭素濃度の５０％乃至１５０％の範囲にあることが好ましく、７５％乃至１２５％の範囲にあることがさらに好ましく、８７．５％乃至１１２．５％の範囲内にあることが非常に好ましい。
本発明のＳＯＩ基板上での実施において、炭素注入は上層のシリコン層５３６内に制限することができ、或いは埋込み酸化物層５２０内にまで延ばすことができる。炭素注入が埋込み酸化物層内にまで延びる場合には、半導体基板の表面から全厚の６０％から１００％まで離れた第４の体積部分内の平均炭素濃度は、第２の部分６３３の平均炭素濃度の５０％乃至１５０％の範囲にあることが好ましく、７５％乃至１２５％の範囲にあることがさらに好ましく、８７．５％乃至１１２．５％の範囲にあることが非常に好ましい。
本発明の第１の実施形態によれば、深さプロファイル６３６の第３の部分６３４内で単調に変化する炭素濃度を有することがまた好ましい。深さプロファイル６３６の第２の部分６３３内の平均炭素濃度は、第１の部分６３５の平均炭素濃度よりも高いので、炭素濃度は、炭素置換型単結晶シリコン層の厚さの３０％の深さから炭素置換型単結晶シリコン層の厚さの２％の深さまで、単調に減少する。このパラグラフにおける選択は、以下に提示する本発明の第２の実施形態にも同様に適用される。
次に、炭素注入シリコン層にアニールを施して層内の固相エピタキシ・プロセスを促進する。本発明の第１の実施形態の目的に関して、固相エピタキシの様々な方法を用いることができる。これらには、炉内での通常のアニール、急速熱アニール、フラッシュ・アニール、及びレーザ・アニールが含まれる。アニールの機構は熱的に支配されるが、特定のアニール法を選択すると、普通、そのアニール法に関する温度範囲に制限が加えられる。アニール・プロセスに関する典型的な温度範囲は、炉内でのアニールによる固相エピタキシに対して約６５０℃乃至約１０００℃であり、急速アニールによる固相エピタキシに対して約６５０℃乃至約１２００℃であり、そしてレーザ・アニールによる固相エピタキシに対して約７００℃乃至約１４２８℃である。炭素注入シリコン層の厚さが増加すると、アニール時間も増加する。固相エピタキシ・プロセスの機構は、本来は温度に依存するので、アニール時間は主として、その層の所与の厚さ及び所与の炭素濃度プロファイルに関する温度によって決定される。典型的には、アニール時間は、低温度限界付近で１時間以内であり、高温度限界付近で数秒又は数ミリ秒にも近づく。
本発明の第１の実施形態による、特定レベルの表面炭素濃度を有する炭素置換型単結晶シリコンの欠陥密度は、同程度のバルク炭素濃度を有する従来技術の炭素置換型単結晶シリコンの欠陥密度と同程度である。従来技術では、炭素濃度が約１．０×１０２０／ｃｍ３又はそれ以下であるときにだけ、約１．０×１０９／ｃｍ２未満の低欠陥密度を有する炭素置換型単結晶シリコン層が形成される。その結果、従来技術の炭素置換型単結晶シリコンに関して可能な最大バルク炭素濃度は約２．０×１０２０／ｃｍ３、即ち原子濃度で０．４％となる。これと同じ制限が、本発明の第１の実施形態による炭素置換型単結晶シリコン層の表面濃度にも適用されるが、バルク濃度はこの制限を受けない。事実、バルク濃度は表面濃度よりも少なくとも４倍高くなる。従って、本発明の第１の実施形態による炭素置換型単結晶シリコンでは、約１．０×１０９／ｃｍ２未満の低欠陥密度、及びバルク炭素濃度に対して約２．０×１０２０／ｃｍ３を上回る炭素濃度が可能になるが、一方従来技術では、炭素置換型単結晶シリコンにおいて、約１．０×１０９／ｃｍ２未満の低欠陥密度、又はバルク炭素濃度に対して約２．０×１０２０／ｃｍ３を上回る炭素濃度の何れか一方だけが可能となり、両方の組合せは不可能である。このパラグラフにおける限定又は選択は、以下に提示する本発明の第２の実施形態にも同様に適用される。
図７は、本発明の第１の実施形態による、ＳＯＩシリコン基板上に形成された炭素置換型単結晶シリコン層７３０のＴＥＭ７００を示す。下層のシリコン層７１０、埋込み酸化物層７２０、及び、炭素置換型単結晶シリコン層７３０の上に堆積させたクロム層７６０がまた示されている。プリアモルファス化注入のエネルギーは、プリアモルファス化注入の領域端が埋込み酸化物層７２０内に入るように設定したが、これが領域端欠陥を防止した。炭素置換型単結晶シリコン層７３０の厚さは約７０ｎｍである。６ｋｅＶ及び８ｋｅＶのイオン注入エネルギー設定を用いて、約３．５×１０１５／ｃｍ２の全ドーズ量を基板内に供給した。その注入後のバルク炭素濃度は約５．０×１０２０／ｃｍ３である。表面炭素濃度は、約１．０×１０２０／ｃｍ３未満である。この低い表面濃度は、本発明により、意図的に２ｋｅＶの炭素注入を削除して逆行性プロファイルを生成することにより達成された。ＴＥＭ試料の０．４ミクロンの長さにわたるＴＥＭ７００には欠陥がないので、欠陥密度は約１．０×１０９／ｃｍ２を下回る。本発明の第１の実施形態によるＴＥＭ７００は、従来技術によるＴＥＭ３００とは対照的であり、両方のＴＥＭの試料は同じレベルのバルク炭素濃度、及び同じ寸法のＳＯＩ基板内の種々の層を有するが、従来技術によるＴＥＭ３００は炭素置換型単結晶シリコン層３３０の表面近傍で多くの結晶欠陥を示すのに対して、本発明の第１の実施形態によるＴＥＭ７００は炭素置換型単結晶シリコン層７３０の表面近傍で欠陥を示さない。
本発明の第２の実施形態による、Ｓｉ：Ｃ層内の炭素濃度に積極的逆行性プロファイルを組み入れたトランジスタ構造体８００を図８に示す。トランジスタ構造体８００は、下層のシリコン層８１０、埋込み酸化物層８２０、トランジスタ本体８３０、ゲート誘電体８４２、ゲート導電体スタック８４４、ＦＥＴ延長部８３２、第１のスペーサ８５２、第２のスペーサ８５４、ソース／ドレーン電気的ドーピングを含まない埋込みＳｉ：Ｃ層８３４、及び、ソース／ドレーン電気的ドーピングを含む埋込みＳｉ：Ｃ層８３６を備える。２つの炭素置換型単結晶シリコン層の各々は、ソース／ドレーン電気的ドーピングを含まない埋込みＳｉ：Ｃ層８３４の一つと、ソース／ドレーン電気的ドーピングを含む埋込みＳｉ：Ｃ層８３６の一つとの両方を含む。原理的には、ソース内にのみ、又はドレーン内にのみＳｉ：Ｃ層を組み入れることが可能であるが、ソース及びドレーンの両方がそれぞれＳｉ：Ｃ層を組み入れることが好ましい。
トランジスタ構造体８００内において、Ｓｉ：Ｃ層の厚さ及び全ての他の垂直寸法に関するパラメータは、炭素注入領域８３８、又は、炭素注入シリコン層の中の炭素原子が隈なく注入された部分の内部で測定される。換言すれば、炭素注入シリコン層中の、注入炭素原子の横方向の散在又は「突き出し散在」のみによって形成される周縁の部分は、何れの垂直寸法パラメータを定量化するのにも用いない。これは、炭素濃度の垂直プロファイルは炭素注入を直接受けた領域の端からの距離に依存して変化するという明白な理由による。
本発明の第２の実施形態によれば、図６のグラフ６００の深さプロファイル６３６は、炭素注入領域８３８の内部に当てはまる。本発明の第２の実施形態に特に関連する炭素濃度についての全ての制限及び選択は、本発明の第２の実施形態に適用される。本発明の第１の実施形態と第２の実施形態との間の基本的な違いは、第１の実施形態によりＳｉ：Ｃ層は連続膜に形成され、一方第２の実施形態によりＳｉ：Ｃ層はトランジスタのソース及び／又はドレーン内の埋込み膜として形成されることである。
トランジスタのソース及びドレーン領域への炭素注入の後、トランジスタ構造体８００をアニールして埋込み炭素注入シリコン層の固相エピタキシを促進する。本発明の第１の実施形態におけるのと同じ固相エピタキシ用アニール・プロセス、即ち、炉内での通常のアニール、急速熱アニール、及びレーザ・アニール、を用いることができる。アニール温度及びアニール時間のようなプロセス条件は、埋込みＳｉ：Ｃ層の炭素濃度及び厚さに応じて最適化される。
本発明の第２の実施形態によるトランジスタ構造体８００のソース及びドレーン内の欠陥密度は、従来技術による、ソース及びドレーン内に同程度の炭素濃度を有する類似のトランジスタ構造体におけるよりも遥かに小さい。本発明の第２の実施形態に特に関連して言及した欠陥密度についての全ての制限及び選択は、本発明の第２の実施形態に適用される。
当業者であれば、ソース及びドレーン内の電気的ドーピングの深さは、図８に示すように炭素注入シリコン層の厚さよりも小さくする必要はないことを直ちに認識するであろう。両方の注入物が埋込み酸化物層に達するＳＯＩ基板において起こり得るように、電気的ドーピングの深さが炭素注入シリコン層の厚さと同じになる場合には、図８におけるソース／ドレーンの電気的ドーピングを含まない埋込みＳｉ：Ｃ層８３４は構造体から消失する。さらに、電気的ドーピングの深さが炭素注入シリコン層の厚さを越える場合には、ソース又はドレーンの一部分が炭素ドーピングを有しない可能性があり、Ｓｉ：Ｃ層はソース及びドレーンの一部分のみを占める可能性がる。本発明は、これらの明白な変形物を包含する。
本発明の重要な特徴は、バルク炭素濃度に比べての表面炭素濃度の減少である。どの従来技術も、炭素注入シリコン層の表面近傍の炭素濃度の如何なる減少をも提案していない。さらに、シリコン表面近傍の炭素濃度を、バルク内の平均炭素濃度の２５％以下に減少させることは、Ｓｉ：Ｃ層内の炭素濃度を増加させる一般的な目的とは反対である。一方、隣接するシリコン構造体内の応力を増加させるには、炭素の全含有量を最大にすることが必要であり、Ｓｉ：Ｃ層の全ての部分に可能な限り多くの炭素を組み入れることが示唆される。また、本発明に先立って利用することができた欠陥に関する理論は、欠陥生成における表面の役割を予測するものではなかった。
本発明は、高いバルク炭素濃度と比較的低い表面炭素濃度の組合せにより、炭素置換型単結晶シリコン層への全体的により多くの炭素総量の組み入れ、及び低欠陥密度を可能にする。従来技術による、２．０×１０２０／ｃｍ３を上回るバルク炭素濃度を有するＳｉ：Ｃ層は、１．０×１０９／ｃｍ２を上回る欠陥密度を避けることができないが、一方、本発明による、同じ総量の組み入れ炭素及び同じ厚さを有するＳｉ：Ｃ層は、バルク炭素濃度が、例えば５％を越える過度に高くない条件で、約１．０×１０９／ｃｍ２を下回る欠陥密度を達成することができる。本発明により、炭素注入中に、炭素注入シリコン層の厚さの３０％と２％の間の深さにおいて炭素濃度の深さプロファイルに逆行性を生成することにより、高炭素濃度及び低欠陥密度の両方を有する炭素置換型単結晶シリコン層が得られる。
本発明は、特定の実施形態に関して説明されたが、前述の説明を考慮すれば多くの代替物、変更物及び改変物が当業者には明らかとなることは明白である。従って、本発明は、本発明及び添付の特許請求の範囲の趣旨及び範囲に入るそれら全ての代替物、変更物及び改変物を包含することが意図されている。
本発明は、半導体の製造において産業上の利用可能性を有し、より具体的には、ＶＬＳＩチップ内の圧縮応力及び低欠陥密度を有する半導体構造体の形成を可能にする、低欠陥炭素置換型単結晶シリコン層デバイスの製造において産業上の利用可能性を有する。
１００、２００、６００：グラフ
１３６、２３６、６３６：深さプロファイル
３００、７００：透過電子顕微鏡写真（ＴＥＭ）
３１０：シリコン基板
３２０：埋込み酸化物（ＢＯＸ）層
３３０、７３０：炭素置換型単結晶シリコン（Ｓｉ：Ｃ）層
３４９：結晶欠陥
３６０、７６０：クロム層
４００：バルク・シリコン基板
４１０：シリコン層
４３２、５３２：第４の体積部分
４３３、５３３：第２の体積部分
４３４、５３４：第３の体積部分
４３５、５３５：第１の体積部分
４３６：炭素注入シリコン層
５００：ＳＯＩシリコン基板
５１０、７１０、８１０：下層のシリコン層
５２０、７２０、８２０：埋込み酸化物層
５３６：上層のシリコン層
６３２：深さプロファイル６３６の第４の部分
６３３：深さプロファイル６３６の第２の部分
６３４：深さプロファイル６３６の第３の部分
６３５：深さプロファイル６３６の第１の部分
６３６：深さプロファイル
８００：トランジスタ構造体
８３０：トランジスタ本体
８３２：ＦＥＴ延長部
８３４：ソース／ドレーン電気的ドーピングを含まない埋込みＳｉ：Ｃ層
８３６：ソース／ドレーン電気的ドーピングを含む埋込みＳｉ：Ｃ層
８３８：炭素注入領域
８４２：ゲート誘電体
８４４：ゲート導電体スタック
８５２：第１のスペーサ
８５４：第２のスペーサ

Claims (30)

  1. 半導体基板の表面直下に位置し、一定の厚さを有し、１×１０９／cm２未満の欠陥密度を有する炭素置換型単結晶シリコン層を備えた半導体構造体であって、
    前記炭素置換型単結晶シリコン層は、前記単結晶シリコン層内に位置して前記表面から前記厚さの２％未満だけ離れた第１の体積部分と、前記単結晶シリコン層内に位置して前記表面から前記厚さの３０％から６０％まで離れた第２の体積部分とを有し、
    前記第１の体積部分内の平均炭素濃度は、前記第２の体積部分内の平均炭素濃度の２５％又はそれ以下である、
    半導体構造体。
  2. 前記炭素濃度は、前記炭素置換型単結晶シリコン層の前記厚さの３０％における深さから、前記炭素置換型単結晶シリコン層の前記厚さの２％における深さまで単調に減少する、請求項１に記載の半導体構造体。
  3. 前記第２の体積部分内の前記平均炭素濃度は、原子濃度で０．２％又はそれ以上であり且つ５％又はそれ以下である、請求項１に記載の半導体構造体。
  4. 前記第２の体積部分内の前記平均炭素濃度は、原子濃度で０．５％又はそれ以上であり且つ４％又はそれ以下である、請求項３に記載の半導体構造体。
  5. 前記第２の体積部分内の前記平均炭素濃度は、原子濃度で０．８％又はそれ以上であり且つ３％又はそれ以下である、請求項４に記載の半導体構造体。
  6. 前記第１の体積部分内の前記平均炭素濃度は、１．０×１０２０／cm３又はそれ以下である、請求項１に記載の半導体構造体。
  7. 半導体基板上のソース及びドレーンを有する少なくとも１つのトランジスタを備えた半導体デバイスであって、
    前記ソース及び前記ドレーンの各々は、半導体基板の表面の直下に位置し、一定の厚さを有し、１×１０９／cm２未満の欠陥密度を有する炭素置換型単結晶シリコン層を含み、
    前記炭素置換型単結晶シリコン層は、前記単結晶シリコン層内に位置して前記表面から前記厚さの２％未満だけ離れた第１の体積部分と、前記単結晶シリコン層内に位置して前記表面から前記厚さの３０％から６０％まで離れた第２の体積部分とを有し、
    前記第１の体積部分内の平均炭素濃度は、前記第２の体積部分内の平均炭素濃度の２５％又はそれ以下である、
    半導体デバイス。
  8. 前記炭素濃度は、前記炭素置換型単結晶シリコン層の前記厚さの３０％における深さから、前記炭素置換型単結晶シリコン層の前記厚さの２％における深さまで単調に減少する、請求項７に記載の半導体構造体。
  9. 前記第２の体積部分内の前記平均炭素濃度は、原子濃度で０．２％又はそれ以上であり且つ５％又はそれ以下である、請求項７に記載の半導体構造体。
  10. 前記第２の体積部分内の前記平均炭素濃度は、原子濃度で０．５％又はそれ以上であり且つ４％又はそれ以下である、請求項９に記載の半導体構造体。
  11. 前記第２の体積部分内の前記平均炭素濃度は、原子濃度で０．８％又はそれ以上であり且つ３％又はそれ以下である、請求項１０に記載の半導体構造体。
  12. 前記半導体基板は、絶縁体上シリコン（ＳＯＩ）基板であり、
    前記炭素置換型単結晶シリコン層は、前記半導体基板の前記表面から前記厚さの１００％離れた位置で埋込み酸化物層に接触する、請求項７に記載の半導体構造体。
  13. 前記半導体基板の前記表面から前記厚さの６０％から１００％まで離れた第３の体積部分内の平均炭素濃度は、前記第２の体積部分内の前記平均炭素濃度の５０％と１００％の間の範囲にある、請求項１２に記載の半導体構造体。
  14. 前記炭素濃度は、前記炭素置換型単結晶シリコン層の前記厚さの３０％における深さから、前記炭素置換型単結晶シリコン層の前記厚さの２％における深さまで単調に減少する、請求項１３に記載の半導体構造体。
  15. 前記炭素置換型単結晶シリコン層の前記厚さは、１０ｎｍと３００ｎｍの間の範囲にある、請求項１４に記載の半導体構造体。
  16. 前記炭素置換型単結晶シリコン層の前記厚さは、３０ｎｍと１００ｎｍの間の範囲にある、請求項１５に記載の半導体構造体。
  17. 前記半導体基板はバルク基板である、請求項７に記載の半導体構造体。
  18. 前記第１の体積部分内の前記平均炭素濃度は、１．０×１０２０／cm３又はそれ以下である、請求項７に記載の半導体構造体。
  19. １×１０９／cm２未満の欠陥密度を有し、半導体基板の表面の直下に位置する炭素置換型単結晶シリコン層の半導体構造体を形成する方法であって、
    半導体基板を準備するステップと、
    前記半導体基板に炭素を注入して、前記半導体基板内に位置して前記表面から炭素注入シリコン層の厚さの２％未満だけ離れた第１の体積部分内の平均炭素濃度が、前記単結晶シリコン層内に位置して前記表面から前記厚さの３０％と６０％の間にある第２の体積部分内の平均炭素濃度の２５％又はそれ以下となるようにする、ステップと、
    前記炭素注入シリコン層の固相エピタキシを実施するステップと
    を含む方法。
  20. 前記炭素濃度は、前記炭素置換型単結晶シリコン層の前記厚さの３０％における深さから、前記炭素置換型単結晶シリコン層の前記厚さの２％における深さまで単調に減少する、請求項１９に記載の方法。
  21. 前記第２の体積部分内の前記平均炭素濃度は、原子濃度で０．２％又はそれ以上であり且つ５％又はそれ以下である、請求項１９に記載の方法。
  22. 前記第２の体積部分内の前記平均炭素濃度は、原子濃度で０．５％又はそれ以上であり且つ４％又はそれ以下である、請求項２１に記載の方法。
  23. 前記第２の体積部分内の前記平均炭素濃度は、原子濃度で０．８％又はそれ以上であり且つ３％又はそれ以下である、請求項２２に記載の半導体構造体。
  24. 前記固相エピタキシは、炉アニールにより６５０℃乃至１０００℃の温度において実施される、請求項１９に記載の方法。
  25. 前記固相エピタキシは、急速熱アニールにより６５０℃乃至１２００℃の温度において実施される、請求項１９に記載の方法。
  26. 前記固相エピタキシは、レーザ・アニールにより７００℃乃至１４２８℃の温度において実施される、請求項１９に記載の方法。
  27. 半導体基板上のソース及びドレーンを有する少なくとも１つのトランジスタを備えた半導体デバイスを形成する方法であって、
    前記ソース及び前記ドレーンの各々は、半導体基板の表面の直下に位置し、１×１０９／cm２未満の欠陥密度を有する一定の厚さの炭素置換型単結晶シリコン層を含み、
    少なくとも１つのパターン形成されたゲートを有する半導体基板を準備するステップと、
    前記単結晶層に炭素を注入して、前記半導体基板内に位置して前記表面から炭素注入シリコン層の厚さの２％未満だけ離れた第１の体積部分内の平均炭素濃度が、前記単結晶シリコン層内に位置して前記表面から前記厚さの３０％と６０％の間にある第２の体積部分内の平均炭素濃度の２５％又はそれ以下となるようにする、ステップと、
    前記炭素注入シリコン層の固相エピタキシを実施するステップと
    を含む方法。
  28. 前記第２の体積部分内の前記平均炭素濃度は、原子濃度で０．２％又はそれ以上であり且つ５％又はそれ以下である、請求項２７に記載の方法。
  29. 前記第２の体積部分内の前記平均炭素濃度は、原子濃度で０．５％又はそれ以上であり且つ４％又はそれ以下である、請求項２７に記載の方法。
  30. 前記第２の体積部分内の前記平均炭素濃度は、原子濃度で０．８％又はそれ以上であり且つ３％又はそれ以下である、請求項２７に記載の方法。
JP2009539383A 2006-12-01 2007-10-10 逆行性炭素プロファイルを有する低欠陥Ｓｉ：Ｃ層 Expired - Fee Related JP5398537B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/565,793 2006-12-01
US11/565,793 US7696000B2 (en) 2006-12-01 2006-12-01 Low defect Si:C layer with retrograde carbon profile
PCT/US2007/080908 WO2008070272A1 (en) 2006-12-01 2007-10-10 Low defect si:c layer with retrograde carbon profile

Publications (2)

Publication Number Publication Date
JP2010512006A true JP2010512006A (ja) 2010-04-15
JP5398537B2 JP5398537B2 (ja) 2014-01-29

Family

ID=39493249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009539383A Expired - Fee Related JP5398537B2 (ja) 2006-12-01 2007-10-10 逆行性炭素プロファイルを有する低欠陥Ｓｉ：Ｃ層

Country Status (7)

Country Link
US (1) US7696000B2 (ja)
EP (1) EP2087521B1 (ja)
JP (1) JP5398537B2 (ja)
KR (1) KR101137155B1 (ja)
CN (1) CN101548384B (ja)
TW (1) TWI407563B (ja)
WO (1) WO2008070272A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003788A (ja) * 2009-06-19 2011-01-06 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP2012511256A (ja) * 2008-12-05 2012-05-17 マイクロン テクノロジー， インク． エネルギー障壁がトランジスタ・チャネルに隣接したトランジスタを有する半導体デバイス構造体および関連方法
JP2012525709A (ja) * 2009-05-01 2012-10-22 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド 低温炭素及び／又は分子炭素注入された歪み薄膜上の隆起型ソース／ドレインの形成
JP2013058668A (ja) * 2011-09-09 2013-03-28 Toshiba Corp 半導体素子及びその製造方法

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100001317A1 (en) 2008-07-03 2010-01-07 Yi-Wei Chen Cmos transistor and the method for manufacturing the same
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US8836036B2 (en) * 2010-01-05 2014-09-16 Globalfoundries Singapore Pte. Ltd. Method for fabricating semiconductor devices using stress engineering
US10128115B2 (en) * 2010-02-26 2018-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming ultra-shallow junctions in semiconductor devices
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
US8377783B2 (en) 2010-09-30 2013-02-19 Suvolta, Inc. Method for reducing punch-through in a transistor device
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
ITRM20110400A1 (it) † 2011-07-27 2013-01-28 Uni Politecnica Delle Marche Nuove composizioni per la protezione solare.
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
WO2013022753A2 (en) 2011-08-05 2013-02-14 Suvolta, Inc. Semiconductor devices having fin structures and fabrication methods thereof
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US8481341B2 (en) 2011-11-05 2013-07-09 Tokyo Electron Limited Epitaxial film growth in retrograde wells for semiconductor devices
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8476706B1 (en) 2012-01-04 2013-07-02 International Business Machines Corporation CMOS having a SiC/SiGe alloy stack
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
US9431068B2 (en) 2012-10-31 2016-08-30 Mie Fujitsu Semiconductor Limited Dynamic random access memory (DRAM) with low variation transistor peripheral circuits
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
CN103811349A (zh) * 2012-11-06 2014-05-21 中国科学院微电子研究所 半导体结构及其制造方法
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US8994415B1 (en) 2013-03-01 2015-03-31 Suvolta, Inc. Multiple VDD clock buffer
US8988153B1 (en) 2013-03-09 2015-03-24 Suvolta, Inc. Ring oscillator with NMOS or PMOS variation insensitivity
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9112495B1 (en) 2013-03-15 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit device body bias circuits and methods
US9449967B1 (en) 2013-03-15 2016-09-20 Fujitsu Semiconductor Limited Transistor array structure
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US8976575B1 (en) 2013-08-29 2015-03-10 Suvolta, Inc. SRAM performance monitor
US9865731B2 (en) * 2013-11-15 2018-01-09 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
JP6831911B2 (ja) * 2016-10-26 2021-02-17 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 向上した電荷捕獲効率を有する高抵抗率シリコンオンインシュレータ基板
CN108962754B (zh) * 2017-05-19 2021-11-30 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US11837634B2 (en) * 2020-07-02 2023-12-05 Atomera Incorporated Semiconductor device including superlattice with oxygen and carbon monolayers
CN117670876B (zh) * 2024-01-31 2024-05-03 成都数之联科技股份有限公司 一种面板缺陷严重程度判级方法、系统、设备及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3207851B2 (ja) * 1989-04-14 2001-09-10 イギリス国 シリコン中の置換炭素
JP2001332492A (ja) * 2000-05-19 2001-11-30 Sony Corp 炭化ケイ素薄膜構造体およびその製造方法ならびに薄膜トランジスタ
JP2005537678A (ja) * 2002-09-03 2005-12-08 コミツサリア タ レネルジー アトミーク エピタキシー段階を含むＳｉＣＯＩ型複合基板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5360986A (en) 1993-10-05 1994-11-01 Motorola, Inc. Carbon doped silicon semiconductor device having a narrowed bandgap characteristic and method
JP4377139B2 (ja) * 2003-02-19 2009-12-02 株式会社 日立ディスプレイズ 表示装置
US7223994B2 (en) 2004-06-03 2007-05-29 International Business Machines Corporation Strained Si on multiple materials for bulk or SOI substrates
US7288443B2 (en) 2004-06-29 2007-10-30 International Business Machines Corporation Structures and methods for manufacturing p-type MOSFET with graded embedded silicon-germanium source-drain and/or extension
US7169675B2 (en) * 2004-07-07 2007-01-30 Chartered Semiconductor Manufacturing, Ltd Material architecture for the fabrication of low temperature transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3207851B2 (ja) * 1989-04-14 2001-09-10 イギリス国 シリコン中の置換炭素
JP2001332492A (ja) * 2000-05-19 2001-11-30 Sony Corp 炭化ケイ素薄膜構造体およびその製造方法ならびに薄膜トランジスタ
JP2005537678A (ja) * 2002-09-03 2005-12-08 コミツサリア タ レネルジー アトミーク エピタキシー段階を含むＳｉＣＯＩ型複合基板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012511256A (ja) * 2008-12-05 2012-05-17 マイクロン テクノロジー， インク． エネルギー障壁がトランジスタ・チャネルに隣接したトランジスタを有する半導体デバイス構造体および関連方法
JP2012525709A (ja) * 2009-05-01 2012-10-22 バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド 低温炭素及び／又は分子炭素注入された歪み薄膜上の隆起型ソース／ドレインの形成
JP2011003788A (ja) * 2009-06-19 2011-01-06 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP2013058668A (ja) * 2011-09-09 2013-03-28 Toshiba Corp 半導体素子及びその製造方法
US8994034B2 (en) 2011-09-09 2015-03-31 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
EP2087521A4 (en) 2011-11-09
KR20090089363A (ko) 2009-08-21
WO2008070272A1 (en) 2008-06-12
CN101548384A (zh) 2009-09-30
US20080128806A1 (en) 2008-06-05
CN101548384B (zh) 2012-05-30
TWI407563B (zh) 2013-09-01
JP5398537B2 (ja) 2014-01-29
TW200840040A (en) 2008-10-01
US7696000B2 (en) 2010-04-13
EP2087521A1 (en) 2009-08-12
EP2087521B1 (en) 2012-12-05
KR101137155B1 (ko) 2012-04-19

Similar Documents

Publication Publication Date Title
JP5398537B2 (ja) 逆行性炭素プロファイルを有する低欠陥Ｓｉ：Ｃ層
US7169675B2 (en) Material architecture for the fabrication of low temperature transistor
US7947546B2 (en) Implant damage control by in-situ C doping during SiGe epitaxy for device applications
US7915148B2 (en) Method of producing a tensioned layer on a substrate
US7897444B2 (en) Strained semiconductor-on-insulator (sSOI) by a simox method
JP2004014856A (ja) 半導体基板の製造方法及び半導体装置の製造方法
CN108461394B (zh) 采用应力记忆技术制造半导体器件的方法及半导体器件
JP2009535850A (ja) ｉｎｓｉｔｕまたはｅｘｓｉｔｕ熱処理と組み合わされた改良型電界効果トランジスタ向けのイオン注入（ＦＥＴデバイスを製造する方法およびＦＥＴデバイス）
US8963255B2 (en) Strained silicon carbide channel for electron mobility of NMOS
US7999326B2 (en) Tensile strain source using silicon/germanium in globally strained silicon
US8518784B2 (en) Adjusting of strain caused in a transistor channel by semiconductor material provided for threshold adjustment
US7129516B2 (en) Ion recoil implantation and enhanced carrier mobility in CMOS device
US6869897B2 (en) Manufacturing method for semiconductor substrate, and semiconductor device having a strained Si layer
Borland High Electron and Hole Mobility by Localized Tensile & Compressive Strain Formation Using Ion Implantation and Advanced Annealing of Group IV Materials (Si+ C, Si+ Ge & Ge+ Sn)
US7429749B2 (en) Strained-silicon for CMOS device using amorphous silicon deposition or silicon epitaxial growth
US20170213897A1 (en) Method of fabricating pmos devices with embedded sige
KR100738459B1 (ko) Ｓｏｉ 기판을 이용한 게르마늄-온-절연체 기판의 제조방법
CN118098981A (zh) nFET器件及其制造方法
JP2010219426A (ja) 半導体装置およびその製造方法
JP2008159672A (ja) 歪み半導体基板の製造方法および歪みｍｏｓｆｅｔの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130322

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130704

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131022

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees